JPH01300606A - 半波整流回路 - Google Patents
半波整流回路Info
- Publication number
- JPH01300606A JPH01300606A JP13019588A JP13019588A JPH01300606A JP H01300606 A JPH01300606 A JP H01300606A JP 13019588 A JP13019588 A JP 13019588A JP 13019588 A JP13019588 A JP 13019588A JP H01300606 A JPH01300606 A JP H01300606A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- analog switch
- wave rectifier
- circuit
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＯＳプロセスによる集積回路化に適した半波
整流回路に関する。
整流回路に関する。
従来の半波整流回路の一例を第３図に示す。この回路は
入力端子１及び出力端子１０と、演算増幅器４と、抵抗
２，３．１１と、ダイオード１２．１３とから構成され
、以下のように動作する。
入力端子１及び出力端子１０と、演算増幅器４と、抵抗
２，３．１１と、ダイオード１２．１３とから構成され
、以下のように動作する。
すなわち、入力信号Ｖ ｉ ｎが正（Ｖｉイ≧０）の時
は、演算増幅器４の出力電圧は、演算増幅器の利得を無
限大と仮定すると、負の最大電圧となる。
は、演算増幅器４の出力電圧は、演算増幅器の利得を無
限大と仮定すると、負の最大電圧となる。
そのため、ダイオード１２は順方向にバイアスされ、導
通状態になり、一方ダイオード１３は逆方向にバイアス
されて非導通状態になる。したがって、このとき本回路
は反転増幅器を形成し、出力端子１０には入力信号Ｖ
ｉ ｎの極性を反転した信号ＶＯ３１、信号が出力され
る（ただし、Ｒ１，Ｒ２はそれぞれ抵抗２．３の抵抗値
を表す）。また、入力信号Ｖ ｉ ｎが負（Ｖｉ、＜Ｏ
）の時は、上記の場合と逆にダイオード１３のみが導通
状態となって反転増幅器が形成されるため、出力端子１
０には演算増幅器４の反転入力端子（この場合は仮想接
地となる）の電位、すなわち接地電位が現れ、■。ｕＬ
＝０となる。したがって本回路は半波整流回路として動
作する。
通状態になり、一方ダイオード１３は逆方向にバイアス
されて非導通状態になる。したがって、このとき本回路
は反転増幅器を形成し、出力端子１０には入力信号Ｖ
ｉ ｎの極性を反転した信号ＶＯ３１、信号が出力され
る（ただし、Ｒ１，Ｒ２はそれぞれ抵抗２．３の抵抗値
を表す）。また、入力信号Ｖ ｉ ｎが負（Ｖｉ、＜Ｏ
）の時は、上記の場合と逆にダイオード１３のみが導通
状態となって反転増幅器が形成されるため、出力端子１
０には演算増幅器４の反転入力端子（この場合は仮想接
地となる）の電位、すなわち接地電位が現れ、■。ｕＬ
＝０となる。したがって本回路は半波整流回路として動
作する。
〔発明が解決しようとする課題〕
しかしながら上述した従来の半波整流回路は、ダイオー
ド１２．１３が通常のＭＯＳプロセスでは実現できない
ため、集積化が不可能であるという欠点を持っている。
ド１２．１３が通常のＭＯＳプロセスでは実現できない
ため、集積化が不可能であるという欠点を持っている。
本発明の目的は、このような欠点を除去し、通常のＭＯ
Ｓプロセスによって集積化が可能な半波整流回路を提供
することにある。
Ｓプロセスによって集積化が可能な半波整流回路を提供
することにある。
本発明は、演算増幅器を用いて構成した半波整流回路に
おいて、 一方の端子が共通接続された第１および第２の抵抗と、 反転入力端子が前記第１および第２の抵抗の共通接続端
子に接続され、非反転入力端子が接地された演算増幅器
と、 第１の入力端子が前記第１の抵抗の他方の端子に接続さ
れ、第２の入力端子が接地された比較器と、 入力端子が前記比較器の出力端子に接続されたインバー
タと、 一方の端子が前記第２の抵抗の他方の端子に接続され、
前記インバータの出力信号によりその開閉を制御される
第１のアナログスイッチと、一方の端子が前記第１のア
ナログスイッチの他方の端子に接続され、他方の端子が
接地され、前記比較器の出力信号によりその開閉が制御
される第２のアナログスイッチと、 一方の端子が前記演算増幅器の出力端子に接続され、他
方の端子が前記第１のアナログスイッチの他方の端子に
接続され、前記インバータの出力信号によりその開閉が
制御される第３のアナログスイッチとを備え、 前記比較器の第１の入力端子を入力端子、前記第３のア
ナログスイッチの他方の端子を出力端子とすることを特
徴とする。
おいて、 一方の端子が共通接続された第１および第２の抵抗と、 反転入力端子が前記第１および第２の抵抗の共通接続端
子に接続され、非反転入力端子が接地された演算増幅器
と、 第１の入力端子が前記第１の抵抗の他方の端子に接続さ
れ、第２の入力端子が接地された比較器と、 入力端子が前記比較器の出力端子に接続されたインバー
タと、 一方の端子が前記第２の抵抗の他方の端子に接続され、
前記インバータの出力信号によりその開閉を制御される
第１のアナログスイッチと、一方の端子が前記第１のア
ナログスイッチの他方の端子に接続され、他方の端子が
接地され、前記比較器の出力信号によりその開閉が制御
される第２のアナログスイッチと、 一方の端子が前記演算増幅器の出力端子に接続され、他
方の端子が前記第１のアナログスイッチの他方の端子に
接続され、前記インバータの出力信号によりその開閉が
制御される第３のアナログスイッチとを備え、 前記比較器の第１の入力端子を入力端子、前記第３のア
ナログスイッチの他方の端子を出力端子とすることを特
徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明による半波整流回路の一実施例を示す回
路図である。
路図である。
この回路は、演算増幅器４、抵抗器２，３、アナログス
イッチ７〜９、比較器５、インバータ６、入力端子１、
ならびに出力端子１０により構成され、これら各構成要
素は次のように接続されている。
イッチ７〜９、比較器５、インバータ６、入力端子１、
ならびに出力端子１０により構成され、これら各構成要
素は次のように接続されている。
すなわち、抵抗２，３の一端は互いに接続されて演算増
幅器４の反転入力に、抵抗２の他端は入力端子１に、抵
抗３の他端はアナログスイッチ７の一端にそれぞれ接続
されている。演算増幅器４の非反転入力はグランドに、
また出力はアナログスイッチ９の一端にそれぞれ接続さ
れている。比較器５の負入力は端子１に、正入力はグラ
ンドに、出力はインバータ６の入力とアナログスイッチ
８の制御端子にそれぞれ接続されている。インバータ６
の出力はアナログスイッチ７．９の制御端子に接続され
ている。アナログスイッチ９の他端は、アナログスイッ
チ７の他端、一端が接地されたアナログスイッチ８の他
端、ならびに出力端子１０に接続されている。そして、
これら要素はアナログスイッチ７〜９を含めすべて通常
のＭＯＳプロセスにより実現可能である。
幅器４の反転入力に、抵抗２の他端は入力端子１に、抵
抗３の他端はアナログスイッチ７の一端にそれぞれ接続
されている。演算増幅器４の非反転入力はグランドに、
また出力はアナログスイッチ９の一端にそれぞれ接続さ
れている。比較器５の負入力は端子１に、正入力はグラ
ンドに、出力はインバータ６の入力とアナログスイッチ
８の制御端子にそれぞれ接続されている。インバータ６
の出力はアナログスイッチ７．９の制御端子に接続され
ている。アナログスイッチ９の他端は、アナログスイッ
チ７の他端、一端が接地されたアナログスイッチ８の他
端、ならびに出力端子１０に接続されている。そして、
これら要素はアナログスイッチ７〜９を含めすべて通常
のＭＯＳプロセスにより実現可能である。
次に動作を説明する。まず入力信号■、。が正（Ｖ、、
、≧０）の時は、比較器５及び１“ンパータ６の出力信
号によりアナログスイッチ７．９が導通し、アナログス
イッチ８は非導通となる。したがって、抵抗２．３と演
算増幅器４とにより反転増幅器が形成され、出力端子１
０にはＶ ８．の極性を反転した出力信号Ｖ。ｕＬ、す
なわち が現れる。
、≧０）の時は、比較器５及び１“ンパータ６の出力信
号によりアナログスイッチ７．９が導通し、アナログス
イッチ８は非導通となる。したがって、抵抗２．３と演
算増幅器４とにより反転増幅器が形成され、出力端子１
０にはＶ ８．の極性を反転した出力信号Ｖ。ｕＬ、す
なわち が現れる。
また入力信号Ｖ ｉｎが負（■８．．〈０）の時は、ア
ナログスイッチ７．９が非導通に、アナログスイッチ８
が導通になるため、■。ｕｔ−０となる。第２図は入力
信号Ｖ ＝ ｆｉと出力信号Ｖ。ｕｔ との関係を示し
た波形図であり、入力信号が上述のように半波整流され
て出力される様子を示している。
ナログスイッチ７．９が非導通に、アナログスイッチ８
が導通になるため、■。ｕｔ−０となる。第２図は入力
信号Ｖ ＝ ｆｉと出力信号Ｖ。ｕｔ との関係を示し
た波形図であり、入力信号が上述のように半波整流され
て出力される様子を示している。
上述したようにこの半波整流回路は、ダイオードを使用
することなく通常のＭＯＳプロセスにより実現できる回
路素子のみを用いて構成したので、通常のＭＯＳプロセ
スによって集積化することが可能である。
することなく通常のＭＯＳプロセスにより実現できる回
路素子のみを用いて構成したので、通常のＭＯＳプロセ
スによって集積化することが可能である。
以上説明したように本発明によれば、ダイオードを用い
ることなく半波整流回路を構成できるので、演算増幅器
による半波整流回路を通常のＭＯＳプロセスによって容
易に集積化することが可能となる。
ることなく半波整流回路を構成できるので、演算増幅器
による半波整流回路を通常のＭＯＳプロセスによって容
易に集積化することが可能となる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示した実施例の各部の信号波形を示す波形図、 第３図は従来の半波整流回路の一例を示す回路図である
。 １・・・・・入力端子 ２．３・・・抵抗 ４・・・・・演算増幅器 ５・・・・・比較器 ６・・・・・インバータ ７．８．９・・・アナログスイッチ １０・・・・・出力端子 １２、１３・・・ダイオード
図に示した実施例の各部の信号波形を示す波形図、 第３図は従来の半波整流回路の一例を示す回路図である
。 １・・・・・入力端子 ２．３・・・抵抗 ４・・・・・演算増幅器 ５・・・・・比較器 ６・・・・・インバータ ７．８．９・・・アナログスイッチ １０・・・・・出力端子 １２、１３・・・ダイオード
Claims (1)
- （１）演算増幅器を用いて構成した半波整流回路におい
て、 一方の端子が共通接続された第１および第２の抵抗と、 反転入力端子が前記第１および第２の抵抗の共通接続端
子に接続され、非反転入力端子が接地された演算増幅器
と、 第１の入力端子が前記第１の抵抗の他方の端子に接続さ
れ、第２の入力端子が接地された比較器と、 入力端子が前記比較器の出力端子に接続されたインバー
タと、 一方の端子が前記第２の抵抗の他方の端子に接続され、
前記インバータの出力信号によりその開閉を制御される
第１のアナログスイッチと、一方の端子が前記第１のア
ナログスイッチの他方の端子に接続され、他方の端子が
接地され、前記比較器の出力信号によりその開閉が制御
される第２のアナログスイッチと、 一方の端子が前記演算増幅器の出力端子に接続され、他
方の端子が前記第１のアナログスイッチの他方の端子に
接続され、前記インバータの出力信号によりその開閉が
制御される第３のアナログスイッチとを備え、 前記比較器の第１の入力端子を入力端子、前記第３のア
ナログスイッチの他方の端子を出力端子とすることを特
徴とする半波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13019588A JPH01300606A (ja) | 1988-05-30 | 1988-05-30 | 半波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13019588A JPH01300606A (ja) | 1988-05-30 | 1988-05-30 | 半波整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01300606A true JPH01300606A (ja) | 1989-12-05 |
Family
ID=15028362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13019588A Pending JPH01300606A (ja) | 1988-05-30 | 1988-05-30 | 半波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01300606A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005102488A (ja) * | 2003-09-02 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2010226954A (ja) * | 2003-09-02 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102064696A (zh) * | 2010-12-24 | 2011-05-18 | 苏州华芯微电子股份有限公司 | 一种滞环电流控制电路 |
-
1988
- 1988-05-30 JP JP13019588A patent/JPH01300606A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005102488A (ja) * | 2003-09-02 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4549779B2 (ja) * | 2003-09-02 | 2010-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2010226954A (ja) * | 2003-09-02 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8416220B2 (en) | 2003-09-02 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102064696A (zh) * | 2010-12-24 | 2011-05-18 | 苏州华芯微电子股份有限公司 | 一种滞环电流控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188586A (en) | Demodulator circuit for chopper amplifier | |
| EP0348918A3 (en) | D/a converter | |
| JPH01300606A (ja) | 半波整流回路 | |
| JPH0155762B2 (ja) | ||
| JPH07131322A (ja) | タッチ式切替スイッチ回路 | |
| JPH0310243B2 (ja) | ||
| JPH0159812B2 (ja) | ||
| JPH0224272Y2 (ja) | ||
| JPS6333664A (ja) | 整流回路 | |
| JPH0237135B2 (ja) | ||
| SU1539753A1 (ru) | Источник опорного напр жени | |
| JPH0528824Y2 (ja) | ||
| JPH0435966Y2 (ja) | ||
| JPH01273408A (ja) | 整流回路 | |
| JPH0124971Y2 (ja) | ||
| JPH0554629B2 (ja) | ||
| JPS6292508A (ja) | 電圧振幅制限回路 | |
| JPS60153314U (ja) | 電流切り換え回路 | |
| JPS5859220U (ja) | 利得制御回路 | |
| JPS61242154A (ja) | 電話交換機の平衡型課金パルス送出回路 | |
| JPS6257470U (ja) | ||
| GB2007884A (en) | Reference voltage sources | |
| JPS5981121U (ja) | 信号振幅調整回路 | |
| JPH0378663A (ja) | ピーク検波回路 | |
| JPH06224763A (ja) | Ａ／ｄ変換回路 |