JPH01273408A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH01273408A JPH01273408A JP10295388A JP10295388A JPH01273408A JP H01273408 A JPH01273408 A JP H01273408A JP 10295388 A JP10295388 A JP 10295388A JP 10295388 A JP10295388 A JP 10295388A JP H01273408 A JPH01273408 A JP H01273408A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output terminal
- mos
- operational amplifier
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMO3型素子で構成される半導体集積回路装置
に適した整流回路に関する。
に適した整流回路に関する。
従来の整流回路の一例を第3図に示す。この回路は、演
算増幅器4を主体に構成し、その反転入力端子に抵抗2
を介して信号入力端子1を接続し、また抵抗3を介して
信号出力端子5を接続している。更に、出力端子はダイ
オード8を介して信号出力端子5に接続した構成とされ
ている。
算増幅器4を主体に構成し、その反転入力端子に抵抗2
を介して信号入力端子1を接続し、また抵抗3を介して
信号出力端子5を接続している。更に、出力端子はダイ
オード8を介して信号出力端子5に接続した構成とされ
ている。
この回路では、第2図のように信号入力端子1に入力さ
れる入力信号viが正(Vl−≧0)のとき、演算増幅
器4の出力電圧は、演算増幅器4の利得を無限大とすれ
ば、負の最大出力電圧となり、ダイオード8は逆方向に
バイアスされて非導通となる。したがって、入力信号V
iaはそのまま抵抗2.3を通って信号出力端子5に現
れ、v0□=V i aとなる。
れる入力信号viが正(Vl−≧0)のとき、演算増幅
器4の出力電圧は、演算増幅器4の利得を無限大とすれ
ば、負の最大出力電圧となり、ダイオード8は逆方向に
バイアスされて非導通となる。したがって、入力信号V
iaはそのまま抵抗2.3を通って信号出力端子5に現
れ、v0□=V i aとなる。
また、入力信号V i aが負(Vt−≦0)のときは
、演算増幅器4の出力電圧は正の最大出力電圧となり、
ダイオード8は順方向にバイアスされて導通する。した
がって、この回路は反転増幅器となり、v0□−Vin
となって希望の整流特性が得られる。
、演算増幅器4の出力電圧は正の最大出力電圧となり、
ダイオード8は順方向にバイアスされて導通する。した
がって、この回路は反転増幅器となり、v0□−Vin
となって希望の整流特性が得られる。
上述した従来の整流回路は、回路構成要素の1つとして
PN接合からなるダイオード8が必要とされる、しかし
ながら、MO3素子で構成される半導体集積回路装置で
は、そのプロセス中にこの種のダイオードを構成する工
程が存在していないため、従来のMO3素子製造プロセ
スを変えずにこの種のダイオードを構成することは困難
である。
PN接合からなるダイオード8が必要とされる、しかし
ながら、MO3素子で構成される半導体集積回路装置で
は、そのプロセス中にこの種のダイオードを構成する工
程が存在していないため、従来のMO3素子製造プロセ
スを変えずにこの種のダイオードを構成することは困難
である。
したがってこの整流回路をMO3型半導体集積回路装置
で構成することは殆ど不可能であり、強いて構成すると
きにはプロセスの変更により製造工程の複雑化をまねく
ことになる。
で構成することは殆ど不可能であり、強いて構成すると
きにはプロセスの変更により製造工程の複雑化をまねく
ことになる。
本発明は従来のMO3型半導体集積回路装置のプロセス
を変更することなく回路を構成することができる整流回
路を提供することを目的としている。
を変更することなく回路を構成することができる整流回
路を提供することを目的としている。
本発明の整流回路は、演算増幅器と、この演算増幅器の
反転入力端子と信号入力端子及び信号出力端子との間に
夫々接続した等しい抵抗値の抵抗と、前記演算増幅器の
出力端子と信号出力端子との間にソース・ドレインを接
続したMOSトランジスタと、前記信号入力端子とMO
Sトランジスタのゲートとの間に接続したインバータと
で構成している。
反転入力端子と信号入力端子及び信号出力端子との間に
夫々接続した等しい抵抗値の抵抗と、前記演算増幅器の
出力端子と信号出力端子との間にソース・ドレインを接
続したMOSトランジスタと、前記信号入力端子とMO
Sトランジスタのゲートとの間に接続したインバータと
で構成している。
上述した構成では、信号入力端子に入力される入力信号
の反転信号によってMOSt−ランジスタを導通、非導
通状態に切換え、このMOSトランジスタの切換え状態
によって演算増幅器を開放し、或いは非反転増幅器とし
て構成し、入力信号を整流した信号を信号出力端子に出
力させる。
の反転信号によってMOSt−ランジスタを導通、非導
通状態に切換え、このMOSトランジスタの切換え状態
によって演算増幅器を開放し、或いは非反転増幅器とし
て構成し、入力信号を整流した信号を信号出力端子に出
力させる。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の回路図である。演算増幅器
4の反転入力端子には抵抗2を介して信号入力端子1を
接続し、かつ抵抗3を介して信号出力端子5を接続して
いる。また、出力端子にはMO3型スイッチとしてのM
OSトランジスタフのソース・ドレインを介して信号出
力端子5に接続している。更に、前記信号入力端子1に
はインバータ6を接続し、このインバータ6の出力端を
前記MOSt−ランジスタフのゲートに接続している。
4の反転入力端子には抵抗2を介して信号入力端子1を
接続し、かつ抵抗3を介して信号出力端子5を接続して
いる。また、出力端子にはMO3型スイッチとしてのM
OSトランジスタフのソース・ドレインを介して信号出
力端子5に接続している。更に、前記信号入力端子1に
はインバータ6を接続し、このインバータ6の出力端を
前記MOSt−ランジスタフのゲートに接続している。
なお、このMOSトランジスタフはゲートの入力信号が
低レベルのときにソース・ドレイン間を非導通状態とし
、ゲート入力信号が高レベルのときに導通状態とする。
低レベルのときにソース・ドレイン間を非導通状態とし
、ゲート入力信号が高レベルのときに導通状態とする。
この回路において、信号入力端子1に入力される入力信
号■ム7が正(Vz−≧0)のとき、インバータ6によ
って反転された入力信号は低レベルとなり、これがMO
Sトランジスタ7のゲートに印加されMOSトランジス
タを非導通状態とする。
号■ム7が正(Vz−≧0)のとき、インバータ6によ
って反転された入力信号は低レベルとなり、これがMO
Sトランジスタ7のゲートに印加されMOSトランジス
タを非導通状態とする。
これにより、演算増幅器4の出力端子と出力信号端子5
との間は開放状態となり、入力信号Vinはそのまま抵
抗2.3を通って信号出力端子5に現れ、v0□−Vi
aとなる。
との間は開放状態となり、入力信号Vinはそのまま抵
抗2.3を通って信号出力端子5に現れ、v0□−Vi
aとなる。
一方、入力信号■1が負(V五−≦0)のときは、イン
バータ6によって反転される入力信号は高レベルとなり
、MOSt−ランジスタフを導通状態とする。したがっ
て、演算増幅器4.抵抗2及び3゜更にMOSトランジ
スタフで構成される回路は反転増幅器となり、■。□−
−vいとなる信号が現れる。これにより、第2図に示し
たような入力信号■iと出力信号V。、tの関係が得ら
れ、希望の整流特性が得られる。
バータ6によって反転される入力信号は高レベルとなり
、MOSt−ランジスタフを導通状態とする。したがっ
て、演算増幅器4.抵抗2及び3゜更にMOSトランジ
スタフで構成される回路は反転増幅器となり、■。□−
−vいとなる信号が現れる。これにより、第2図に示し
たような入力信号■iと出力信号V。、tの関係が得ら
れ、希望の整流特性が得られる。
この回路ではPN接合からなるダイオードが不要であり
、代わりにMOSトランジスタを用いているので、MO
3素子の製造プロセスを変更することなく整流回路が構
成できる。
、代わりにMOSトランジスタを用いているので、MO
3素子の製造プロセスを変更することなく整流回路が構
成できる。
〔発明の効果]
以上説明したように本発明は、演算増幅器の出力端子に
接続したMOS トランジスタを、入力信号の反転信号
によって導通、非導通に切換えるように構成しているの
で、このMOSトランジスタの切換え状態によって演算
増幅器を開放し、或いは非反転増幅器として構成し、入
力信号を整流した信号を信号出力端子に出力させること
ができる。
接続したMOS トランジスタを、入力信号の反転信号
によって導通、非導通に切換えるように構成しているの
で、このMOSトランジスタの切換え状態によって演算
増幅器を開放し、或いは非反転増幅器として構成し、入
力信号を整流した信号を信号出力端子に出力させること
ができる。
これにより、PN接合のダイオードを必要とすることは
なく、通常のMOSプロセスをそのまま用いた半導体集
積回路装置への適用を可能とした整流回路を構成できる
。
なく、通常のMOSプロセスをそのまま用いた半導体集
積回路装置への適用を可能とした整流回路を構成できる
。
第1図は本発明の一実施例の回路図、第2図は入力信号
と出力信号の関係を示す図、第3図は従来の回路図であ
る。 1・・・信号入力端子、2・・・抵抗、3・・・抵抗、
4・・・演算増幅き、5・・・信号出力端子、6・・・
インバータ、7・・・MOSトランジスタ、8・・・ダ
イオード。 第1図 第2図
と出力信号の関係を示す図、第3図は従来の回路図であ
る。 1・・・信号入力端子、2・・・抵抗、3・・・抵抗、
4・・・演算増幅き、5・・・信号出力端子、6・・・
インバータ、7・・・MOSトランジスタ、8・・・ダ
イオード。 第1図 第2図
Claims (1)
- 1、演算増幅器と、この演算増幅器の反転入力端子と信
号入力端子及び信号出力端子との間に夫々接続した等し
い抵抗値の抵抗と、前記演算増幅器の出力端子と信号出
力端子との間にソース・ドレインを接続したMOSトラ
ンジスタと、前記信号入力端子とMOSトランジスタの
ゲートとの間に接続したインバータとで構成したことを
特徴とする整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10295388A JPH01273408A (ja) | 1988-04-26 | 1988-04-26 | 整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10295388A JPH01273408A (ja) | 1988-04-26 | 1988-04-26 | 整流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01273408A true JPH01273408A (ja) | 1989-11-01 |
Family
ID=14341173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10295388A Pending JPH01273408A (ja) | 1988-04-26 | 1988-04-26 | 整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01273408A (ja) |
-
1988
- 1988-04-26 JP JP10295388A patent/JPH01273408A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3809926A (en) | Window detector circuit | |
US3922569A (en) | Potential detector | |
JPH0155762B2 (ja) | ||
JPH05249148A (ja) | 集積コンパレータ回路 | |
JPH01273408A (ja) | 整流回路 | |
JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
JPS59221A (ja) | 双安定マルチバイブレ−タ回路 | |
US3476956A (en) | Bilateral transistor gate circuit | |
JPH01154620A (ja) | 半導体集積回路 | |
JPH01300606A (ja) | 半波整流回路 | |
JPS584279Y2 (ja) | 電子スイッチ回路 | |
JP3100804B2 (ja) | アナログスイッチ | |
JPH0230786Y2 (ja) | ||
SU1338014A1 (ru) | Триггер-формирователь | |
SU849502A1 (ru) | Устройство согласовани | |
JPS6012351Y2 (ja) | スイツチング回路 | |
JPS6143824A (ja) | 論理集積回路 | |
SU1651367A1 (ru) | Транзисторное реле | |
JPH0542486Y2 (ja) | ||
JPS5936039Y2 (ja) | スイッチング回路 | |
JPH0377687B2 (ja) | ||
JPH01291173A (ja) | 電圧−電流変換回路 | |
JPH04326074A (ja) | スレッショルド電圧の測定方法 | |
JPS60227172A (ja) | 過電圧検出回路 | |
JPH01137707A (ja) | 電流オン・オフ機能付ハイインピーダンス回路 |