JPS6012351Y2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS6012351Y2 JPS6012351Y2 JP16420879U JP16420879U JPS6012351Y2 JP S6012351 Y2 JPS6012351 Y2 JP S6012351Y2 JP 16420879 U JP16420879 U JP 16420879U JP 16420879 U JP16420879 U JP 16420879U JP S6012351 Y2 JPS6012351 Y2 JP S6012351Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- operating power
- transistors
- switching
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は単一電源で双極性の電圧を出力する電子回路に
関するものである。
関するものである。
従来のスイッチング回路の例を第１図に示す。
第１図において１は信号源、２はリレー、３は電ｉ、４
，５は２のリレーの各々トランスファーの接点、６，７
は電流の流れる向き、８は負荷抵抗の如く構成されてお
り、１の信号源スイッチがＯＦＦの状態では６の向きに
電流が流れ、ＯＮの状態では７の向きに電流が流れる。
，５は２のリレーの各々トランスファーの接点、６，７
は電流の流れる向き、８は負荷抵抗の如く構成されてお
り、１の信号源スイッチがＯＦＦの状態では６の向きに
電流が流れ、ＯＮの状態では７の向きに電流が流れる。
従って単一電源で双極性の電圧を出力できるが、リレー
を用いているため動作速度が遅く、また接点のチャタリ
ングにより受信側で誤動作する等の欠点があった。
を用いているため動作速度が遅く、また接点のチャタリ
ングにより受信側で誤動作する等の欠点があった。
従来のスイッチング回路の他の例を第２図に示す。
第２図において、１１は信号源、１４，１５．１８．１
９は抵抗、１２，１３，２０，２１は相補特性のトラン
ジスタ、１６．１７はダイオード、２２．２３は電流の
流れる向き、２４は負荷抵抗、＋Ｖｃｃ Ｖｃｃは両
極性の電源、Ｖｓは入力レベルを判定する基準電圧の如
く構成され、小信号レベルの入力を大信号レベルでかつ
定電流の出力に変換したものである。
９は抵抗、１２，１３，２０，２１は相補特性のトラン
ジスタ、１６．１７はダイオード、２２．２３は電流の
流れる向き、２４は負荷抵抗、＋Ｖｃｃ Ｖｃｃは両
極性の電源、Ｖｓは入力レベルを判定する基準電圧の如
く構成され、小信号レベルの入力を大信号レベルでかつ
定電流の出力に変換したものである。
第２図の回路は半導体により構成されるので第１図の欠
点を改善し高速でチャタリングのない回路を提供してい
るが、双極性の電源が必要であり、かつ定電流にあるた
めには、２０．２１のトランジスタに消費電力の大きい
トランジスタを使用しなければならず、まだ別々に電流
を調整しなければならないという欠点があった。
点を改善し高速でチャタリングのない回路を提供してい
るが、双極性の電源が必要であり、かつ定電流にあるた
めには、２０．２１のトランジスタに消費電力の大きい
トランジスタを使用しなければならず、まだ別々に電流
を調整しなければならないという欠点があった。
従って本考案は従来の技術の上記欠点を改善するもので
、その目的は単一電源により双極性のチャタリングのな
い電圧を出力することが出来る高速動作のスイッチング
回路を提供することにあり、その特徴は、第１の１対の
相補特性のトランジスタによるスイッチング素子と、該
素子のエミッタに共通に接続される一方の出力端子と、
該素子の各コレクタの間に接続される単一の動作電源と
、第２の１対の相補特性のトランジスタによるスイッチ
ング素子と、該素子のコレクタに共通に接続される他方
の出力端子と、第２の素子の各エミッタの間に前記動作
電源を接続する手段と、前述の２対の相補特性のトラン
ジスタの各ベースと前記動作電源の一端との間に入力端
子を接続する手段とを有腰入力信号に従って出力端子に
双極性の出力を提供するごときスイッチング回路にある
。
、その目的は単一電源により双極性のチャタリングのな
い電圧を出力することが出来る高速動作のスイッチング
回路を提供することにあり、その特徴は、第１の１対の
相補特性のトランジスタによるスイッチング素子と、該
素子のエミッタに共通に接続される一方の出力端子と、
該素子の各コレクタの間に接続される単一の動作電源と
、第２の１対の相補特性のトランジスタによるスイッチ
ング素子と、該素子のコレクタに共通に接続される他方
の出力端子と、第２の素子の各エミッタの間に前記動作
電源を接続する手段と、前述の２対の相補特性のトラン
ジスタの各ベースと前記動作電源の一端との間に入力端
子を接続する手段とを有腰入力信号に従って出力端子に
双極性の出力を提供するごときスイッチング回路にある
。
本考案の修飾例として、定電流化するときは、パワート
ランジスタ１個を主要素子とする回路を動作電源に付加
するのみでよく、電流調整も１回路のみで行なうことが
出来る。
ランジスタ１個を主要素子とする回路を動作電源に付加
するのみでよく、電流調整も１回路のみで行なうことが
出来る。
以下図面により実施例を説明する。
第３図は本考案の実施例であって、３１は信号源、３２
，３４，３５，３６，３７は抵抗、３３は電源、３８，
３９，４０，４１は相補特性のトランジスタ、４２．４
３は電流の向き、４４は負荷抵抗であり、入力信号は３
４，３５，３６，３７の各抵抗を通して、４つのトラン
ジスタのベースに接続されている。
，３４，３５，３６，３７は抵抗、３３は電源、３８，
３９，４０，４１は相補特性のトランジスタ、４２．４
３は電流の向き、４４は負荷抵抗であり、入力信号は３
４，３５，３６，３７の各抵抗を通して、４つのトラン
ジスタのベースに接続されている。
３８．３９のトランジスタはエミッタが共通接続されて
出力端子に接続されている。
出力端子に接続されている。
また各々のコレクタは３３の電源に接続されている。
４０．４１のトランジスタはコレクタが共通接続され他
の出力端子に接続されている。
の出力端子に接続されている。
また各々のエミッタは３３の電源に接続されている。
３１の信号源（スイッチ）がオフの状態では３８．４１
のトランジスタがオンして、３９．４０のトランジスタ
はオフとなり４３の方向に電流が流れる。
のトランジスタがオンして、３９．４０のトランジスタ
はオフとなり４３の方向に電流が流れる。
３２の信号源（スイッチ）がオンの状態では３９．４０
のトランジスタがオン、３８，４１のトランジスタがオ
フとなり、４２の方向に電流が流れる。
のトランジスタがオン、３８，４１のトランジスタがオ
フとなり、４２の方向に電流が流れる。
この様にしてリレー接点の代りにトランジスタを用いて
いるため単一電源で双極性の電圧を出力でき、かつ高速
でかつチャタリングのない電子回路を構成することがで
きる。
いるため単一電源で双極性の電圧を出力でき、かつ高速
でかつチャタリングのない電子回路を構成することがで
きる。
また第４図は本考案を定電流化した場合の実施例であっ
て、５１は信号源５２．５４，５５，５６．５７，７２
，７３は抵抗、５３は電源５８゜５９．６０．６１は相
補特性のトランジスタ、６２．６３は電流の流れる向き
、６４は負荷抵抗、７１はダイオード、７４はトランジ
スタの如く構成され、第３図の電源を定電流化したもの
で、動作は第３図と全く同じである。
て、５１は信号源５２．５４，５５，５６．５７，７２
，７３は抵抗、５３は電源５８゜５９．６０．６１は相
補特性のトランジスタ、６２．６３は電流の流れる向き
、６４は負荷抵抗、７１はダイオード、７４はトランジ
スタの如く構成され、第３図の電源を定電流化したもの
で、動作は第３図と全く同じである。
第４図によれば単一電源であるため定電流化してもパワ
ートランジスタは７４のトランジスタのみで良くまた電
流調整も１回路ですむ利点がある。
ートランジスタは７４のトランジスタのみで良くまた電
流調整も１回路ですむ利点がある。
本考案はトランジスタによってスイッチング回路を構成
しているため高速でチャタリングのない利点があり単一
電源で双極性の電圧を出力することができるので、一般
の電子回路に利用することができる。
しているため高速でチャタリングのない利点があり単一
電源で双極性の電圧を出力することができるので、一般
の電子回路に利用することができる。
第１図は従来のスイッチング回路例、第２図は従来のス
イッチング回路の別の例、第３図は本考案の実施例の回
路図、第４図は本考案を定電流化した場合の実施例であ
る。 １・・・・・・信号源、２・・・・・・リレー、３・・
・・・・電源、４．５・・・・・・リレー２の接点、６
，７・・・・・・電流の流れる方向、訃・・・・・負荷
抵抗、１１・・・・・・信号源、１２．１３，２０，２
１・・・・・・トランジスタ、１４゜１５．１８，１９
・・・・・・抵抗、１６，１７・・・・・・ダイオード
、２２．２３・・・・・・電流の流れる方向、２４・・
・・・・負荷抵抗、±■。 。・・・・・・電源、■３・・・・・・基準電圧、Ｃ・
・・・・・共通電圧、３１・・・・・・信号源、３２，
３４．３５，３６，３７・・・・・・抵抗、３３・・・
・・・電源、３８．３９，４０，４１・・・・・・トラ
ンジスタ、４２．４３・・・・・・電流の流れる方向、
４４・・・・・・負荷抵抗、５１・・・・・・信号源、
５２．５４．５５．５６゜５７．７２，７３・・・・・
・抵抗、５３・・・・・・電源、５８．５９．６０，６
１．７４・・・・・・トランジスタ、６２．６３・・・
・・・電流の流れる方向、６４・・・・・・負荷抵抗、
７１・・・・・・ダイオード、囚・・・・・・入力、Ｏ
ＵＴ・・・・・・出力。
イッチング回路の別の例、第３図は本考案の実施例の回
路図、第４図は本考案を定電流化した場合の実施例であ
る。 １・・・・・・信号源、２・・・・・・リレー、３・・
・・・・電源、４．５・・・・・・リレー２の接点、６
，７・・・・・・電流の流れる方向、訃・・・・・負荷
抵抗、１１・・・・・・信号源、１２．１３，２０，２
１・・・・・・トランジスタ、１４゜１５．１８，１９
・・・・・・抵抗、１６，１７・・・・・・ダイオード
、２２．２３・・・・・・電流の流れる方向、２４・・
・・・・負荷抵抗、±■。 。・・・・・・電源、■３・・・・・・基準電圧、Ｃ・
・・・・・共通電圧、３１・・・・・・信号源、３２，
３４．３５，３６，３７・・・・・・抵抗、３３・・・
・・・電源、３８．３９，４０，４１・・・・・・トラ
ンジスタ、４２．４３・・・・・・電流の流れる方向、
４４・・・・・・負荷抵抗、５１・・・・・・信号源、
５２．５４．５５．５６゜５７．７２，７３・・・・・
・抵抗、５３・・・・・・電源、５８．５９．６０，６
１．７４・・・・・・トランジスタ、６２．６３・・・
・・・電流の流れる方向、６４・・・・・・負荷抵抗、
７１・・・・・・ダイオード、囚・・・・・・入力、Ｏ
ＵＴ・・・・・・出力。
Claims (1)
- 【実用新案登録請求の範囲】 １ 第１の１対の相補特性のトランジスタによるスイッ
チング素子と、該素子のエミッタに共通に接続される一
方の出力端子と、該素子の各コレクタの間に接続される
単一の動作電源と、第２の１対の相補特性のトランジス
タによるスイッチング素子と、該素子のコレクタに共通
に接続される他方の出力端子と、第２の素子の各エミッ
タの間に前記動作電源を接続する手段と、一端が前記第
１の１対の相補特性トランジスタ及び前記第２の１対の
相補特性トランジスタのそれぞれのベースに抵抗を介し
て接続されるとともに前記動作電源の一端に前記抵抗と
は別の抵抗を介して接続され他端が前記動作電源の他端
に接続される入力端子と、該入力端子間の開放及び短絡
を行なうスイッチング手段とを有し、該スイッチング手
段の動作により得られる入力信号に従って出力端子に双
極性の出力を提供することを特徴とするスイッチング回
路。 ２ 前記動作電源に定電流回路が具備される、実用新案
登録請求の範囲第１項のスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16420879U JPS6012351Y2 (ja) | 1979-11-29 | 1979-11-29 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16420879U JPS6012351Y2 (ja) | 1979-11-29 | 1979-11-29 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5683149U JPS5683149U (ja) | 1981-07-04 |
| JPS6012351Y2 true JPS6012351Y2 (ja) | 1985-04-22 |
Family
ID=29675163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16420879U Expired JPS6012351Y2 (ja) | 1979-11-29 | 1979-11-29 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012351Y2 (ja) |
-
1979
- 1979-11-29 JP JP16420879U patent/JPS6012351Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5683149U (ja) | 1981-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6462016A (en) | Output buffer circuit | |
| EP0367301A3 (en) | Semiconductor switch circuit | |
| JPS6012351Y2 (ja) | スイツチング回路 | |
| US4714844A (en) | Logarithmic compression circuit | |
| KR840007325A (ko) | 스위치 회로 | |
| ATE48353T1 (de) | Bipolare verstaerkerschaltung. | |
| US5258661A (en) | High noise tolerance receiver | |
| JPH0413696Y2 (ja) | ||
| TW361009B (en) | Variable gain amplifier circuit | |
| JPH0542486Y2 (ja) | ||
| JPH0349469Y2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS5833707Y2 (ja) | トランジスタ回路装置 | |
| JPS59108230U (ja) | カメラの測光回路 | |
| JPS5840668Y2 (ja) | ミユ−テイング回路 | |
| JPH0542850B2 (ja) | ||
| JPS6230476Y2 (ja) | ||
| JPS5837698B2 (ja) | トランジスタカイロソウチ | |
| JPS6369319A (ja) | スイツチング装置 | |
| CS222706B1 (cs) | Zapojení tranzistorového spínače | |
| JPH0799432A (ja) | ソリッドステートリレー | |
| JPS61206329U (ja) | ||
| JPS63316513A (ja) | スイッチ装置 | |
| JPH0642627B2 (ja) | 論理回路 | |
| JPS64853B2 (ja) |