JPS5840668Y2 - ミユ−テイング回路 - Google Patents
ミユ−テイング回路Info
- Publication number
- JPS5840668Y2 JPS5840668Y2 JP1978142563U JP14256378U JPS5840668Y2 JP S5840668 Y2 JPS5840668 Y2 JP S5840668Y2 JP 1978142563 U JP1978142563 U JP 1978142563U JP 14256378 U JP14256378 U JP 14256378U JP S5840668 Y2 JPS5840668 Y2 JP S5840668Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- contact
- base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
本考案はミューティング回路の改良に係り、特に電源ス
ィッチの切換時に発生する雑音を有効に除去することの
出来るミューティング回路に関する。
ィッチの切換時に発生する雑音を有効に除去することの
出来るミューティング回路に関する。
ＡＭチューナとＦＭチューナとを備えるラジオ受信機に
おいては、通常出力回路が共用されており、前記ＡＭチ
ューナもしくはＦＭチューナに印加する電源を切換える
ことによって一方を選択する様に構成されている。
おいては、通常出力回路が共用されており、前記ＡＭチ
ューナもしくはＦＭチューナに印加する電源を切換える
ことによって一方を選択する様に構成されている。
しかして、その様なラジオ受信機においては、前記電源
を切換える時に雑音が発生し聴取者に不快感を与えると
いう欠点を有している。
を切換える時に雑音が発生し聴取者に不快感を与えると
いう欠点を有している。
本考案は上述の点に鑑み威されたもので、以下実施例に
基き、図面を参照しながら説明する。
基き、図面を参照しながら説明する。
第１図において、１はＦＭチューナ、２はＡＭチューナ
、３は１Ｍチューナ１の出力信号もしくはＡＭチューナ
２の出力信号の一方を通過させる分岐回路、４は出力端
子、５は電源６に接続された第１接点７と、１Ｍチュー
ナ１に接続され該ＦＭチューナ１に電源電圧を供給する
端子となる第２接点８と、ＡＭチューナ２に接続され該
ＡＭチューナ２に電源電圧を供給する端子となる第３接
点９とを有するショーテイング型の電源切換スイッチ、
１０はコレクタが信号伝送路１１に接続されたミューテ
ィングトランジスタ、１２は該ミューティングトランジ
スタ１０のエミッタとアース間に接続されたツェナーダ
イオード、１３は前記第２接点８とミューティングトラ
ンジスタ１００ベースとの間に挿入された第１抵抗、及
び１４は前記第３接点９と前記ミューティングトランジ
スタ１０のベースとの間に挿入された第２抵抗である。
、３は１Ｍチューナ１の出力信号もしくはＡＭチューナ
２の出力信号の一方を通過させる分岐回路、４は出力端
子、５は電源６に接続された第１接点７と、１Ｍチュー
ナ１に接続され該ＦＭチューナ１に電源電圧を供給する
端子となる第２接点８と、ＡＭチューナ２に接続され該
ＡＭチューナ２に電源電圧を供給する端子となる第３接
点９とを有するショーテイング型の電源切換スイッチ、
１０はコレクタが信号伝送路１１に接続されたミューテ
ィングトランジスタ、１２は該ミューティングトランジ
スタ１０のエミッタとアース間に接続されたツェナーダ
イオード、１３は前記第２接点８とミューティングトラ
ンジスタ１００ベースとの間に挿入された第１抵抗、及
び１４は前記第３接点９と前記ミューティングトランジ
スタ１０のベースとの間に挿入された第２抵抗である。
次に動作を説明する。
いま、電源切換スイッチ５が第２図イの如き状態にある
とすれば、電源６からの電圧は第１接点７から第２接点
８を介して１Ｍチューナ１に印加され、該ＦＭチューナ
１が動作状態となり分岐回路３を介して出力端子４に１
Ｍチューナ１の出力信号が得られる。
とすれば、電源６からの電圧は第１接点７から第２接点
８を介して１Ｍチューナ１に印加され、該ＦＭチューナ
１が動作状態となり分岐回路３を介して出力端子４に１
Ｍチューナ１の出力信号が得られる。
それとともに前記電源６からの電圧は、第１接点７から
第２接点８及び第１抵抗１３を介してミューテイングト
ランジスタ１０のベースに印加される。
第２接点８及び第１抵抗１３を介してミューテイングト
ランジスタ１０のベースに印加される。
その時電源６の電圧を■。
、第１抵抗１３の値をＲ１、第３抵抗１５の値をＲ３と
すれば、ミューティングトランジスタ１０のベース電圧
■１は、 となる。
すれば、ミューティングトランジスタ１０のベース電圧
■１は、 となる。
従って、前記ベース電圧ｖ１が印加されている時、ミュ
ーティングトランジスタ１ｏが非導通状態を維持する様
に、すなわち Ｖ １＜ＶＢＥ＋Ｖｚ・・・・・・（２）〔ただし、Ｖ
ＢＥはミューティングトランジスタ１０のベース・エミ
ッタ間電圧、■２はツェナーダイオード１２の両端電圧
〕 となる様に設定しておけば、ミューティングトランジス
タ１０は信号伝送路１１に対し、何らの影響を及ぼさな
い。
ーティングトランジスタ１ｏが非導通状態を維持する様
に、すなわち Ｖ １＜ＶＢＥ＋Ｖｚ・・・・・・（２）〔ただし、Ｖ
ＢＥはミューティングトランジスタ１０のベース・エミ
ッタ間電圧、■２はツェナーダイオード１２の両端電圧
〕 となる様に設定しておけば、ミューティングトランジス
タ１０は信号伝送路１１に対し、何らの影響を及ぼさな
い。
又、電源スィッチ５が第２図ハの如き状態にあるとすれ
ば、電源６からの電圧は第１接点７がら第３接点９を介
してＡＭチューナ２に印加され、該ＡＭチューナ２が動
作状態となり、分岐回路３を介して出力端子４にＡＭチ
ューナ２の出力信号が得られる。
ば、電源６からの電圧は第１接点７がら第３接点９を介
してＡＭチューナ２に印加され、該ＡＭチューナ２が動
作状態となり、分岐回路３を介して出力端子４にＡＭチ
ューナ２の出力信号が得られる。
それとともに、前記電源６がらの電圧は、第１接点７か
ら第３接点９及び第２抵抗１４を介してミューティング
トランジスタ１ｏのベースに印加される。
ら第３接点９及び第２抵抗１４を介してミューティング
トランジスタ１ｏのベースに印加される。
その時電源６の電圧をＶ。、第２抵抗１４の値をＲ２と
すれば、ミューティングトランジスタ１０のベース電圧
ｖ２は、 となる。
すれば、ミューティングトランジスタ１０のベース電圧
ｖ２は、 となる。
従って、前記ベース電圧■２が印加されている時、ミュ
ーティングトランジスタ１０が非導通となる様に、すな
わち Ｖ２＜ＶＢＥ＋ＶＺ・・・・・・（４） となる様に設定しておけば、ミューティングトランジス
タ１０は信号伝送路１１に対し、何らの影響も及は゛さ
ない。
ーティングトランジスタ１０が非導通となる様に、すな
わち Ｖ２＜ＶＢＥ＋ＶＺ・・・・・・（４） となる様に設定しておけば、ミューティングトランジス
タ１０は信号伝送路１１に対し、何らの影響も及は゛さ
ない。
電源スィッチ５の状態が第２図イの状態がら第２図への
状態に切換わる時、又は第２図への状態から第２図イの
状態に切換わる時、ショーテイング型である為、第２図
口の状態を経由する。
状態に切換わる時、又は第２図への状態から第２図イの
状態に切換わる時、ショーテイング型である為、第２図
口の状態を経由する。
そして、電源スィッチ５が第２図口の状態になると、電
源６からの電圧は、それぞれ第１抵抗１３及び第２抵抗
１４を介してミューティングトランジスタ１゜のベース
に印加される。
源６からの電圧は、それぞれ第１抵抗１３及び第２抵抗
１４を介してミューティングトランジスタ１゜のベース
に印加される。
そして、その時のベース電圧■３は
となる。
従って、前記ベース電圧■３が、Ｖ ３＞ＶＢＥ＋Ｖｚ
・・・・・・（６）となる様に、設定すれば、電源スィ
ッチ５が第２図口の状態になった時、ミューティングト
ランジスタ１０が導通状態となり、信号伝送路１１を通
過する信号は、前記ミューティングトランジスタ１ｏの
コレクタ・エミッタ通路及びツェナーダイオード１２を
介してアースに側路されミューティングが遠戚される。
・・・・・・（６）となる様に、設定すれば、電源スィ
ッチ５が第２図口の状態になった時、ミューティングト
ランジスタ１０が導通状態となり、信号伝送路１１を通
過する信号は、前記ミューティングトランジスタ１ｏの
コレクタ・エミッタ通路及びツェナーダイオード１２を
介してアースに側路されミューティングが遠戚される。
以上述べた如く、本考案に依れば、電源スィッチ５の切
換時に確実に動作して雑音を除去し、しがも通常時は信
号伝送路１１に対して何ら悪影響を及ぼさないミューテ
ィング回路を提供することが出来る。
換時に確実に動作して雑音を除去し、しがも通常時は信
号伝送路１１に対して何ら悪影響を及ぼさないミューテ
ィング回路を提供することが出来る。
そして、本考案に依れば、電源スィッチ５そのものをミ
ューティングスイッチとして用いることが出来るので、
回路構成が簡単となり、コス斗の低減を計ることが出来
る。
ューティングスイッチとして用いることが出来るので、
回路構成が簡単となり、コス斗の低減を計ることが出来
る。
尚、第１図における第１抵抗１３及び第２抵抗１４の値
を等しくすれば、ミューティンダレベルの設定が非常に
簡単になり、設計を更に容易に出来るという利点を有す
る。
を等しくすれば、ミューティンダレベルの設定が非常に
簡単になり、設計を更に容易に出来るという利点を有す
る。
第１図は本考案に係るミューティング回路の一実施例を
示す回路図、及び第２図は本考案の動作を説明する為の
模型図である。 主な図番の説明 ５・・・・・・ショーテイング型電源
スィッチ、１０・・・・・・ミューティングトランジス
タ、１３．１４・・・・・・抵抗。
示す回路図、及び第２図は本考案の動作を説明する為の
模型図である。 主な図番の説明 ５・・・・・・ショーテイング型電源
スィッチ、１０・・・・・・ミューティングトランジス
タ、１３．１４・・・・・・抵抗。
Claims (1)
- コレクタ・エミッタ線路が信号伝送路とアース間に挿入
されたトランジスタ、電源端子に接続された第１接点と
、第１電源供給端子となる第２接点と、第２電源供給端
子となる第３接点とを有するショーテイング型電源切換
スイッチ、前記トランジスタのベースと前記第２接点と
の間に挿入された第１抵抗、及び前記トランジスタのベ
ースと前記第３接点との間に挿入された第２抵抗と前記
トランジスタのベースとアースとの間に挿入された第３
抵抗とから戊り、前記電源スィッチの操作時に前記第１
抵抗と第２抵抗とを並列接続することにより、前記トラ
ンジスタのベース電位を所定値と威して前記トランジス
タを導通させ、前記電源切換スイッチの操作時に前記ト
ランジスタによって信号伝送路を流れる信号を側路する
ようにしたことを特徴とするミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978142563U JPS5840668Y2 (ja) | 1978-10-12 | 1978-10-12 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978142563U JPS5840668Y2 (ja) | 1978-10-12 | 1978-10-12 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5556057U JPS5556057U (ja) | 1980-04-16 |
| JPS5840668Y2 true JPS5840668Y2 (ja) | 1983-09-13 |
Family
ID=29119422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978142563U Expired JPS5840668Y2 (ja) | 1978-10-12 | 1978-10-12 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840668Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314411B2 (ja) * | 1973-10-30 | 1978-05-17 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314411U (ja) * | 1976-07-16 | 1978-02-06 |
-
1978
- 1978-10-12 JP JP1978142563U patent/JPS5840668Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314411B2 (ja) * | 1973-10-30 | 1978-05-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5556057U (ja) | 1980-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349750A (en) | Switching circuit comprising a plurality of input channels and an output channel | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| JPS5840668Y2 (ja) | ミユ−テイング回路 | |
| GB1500364A (en) | Dc static switch circuit with transistor surge current pass capability | |
| JPS6339162B2 (ja) | ||
| JP2664263B2 (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JPS632487B2 (ja) | ||
| JPH0533080Y2 (ja) | ||
| JPS6031266B2 (ja) | 電流検出回路 | |
| JPH0247641Y2 (ja) | ||
| JPS6119550Y2 (ja) | ||
| JPH0332110Y2 (ja) | ||
| JPS6036890Y2 (ja) | ミュ−ティング回路 | |
| JPS6241477Y2 (ja) | ||
| JPH0413696Y2 (ja) | ||
| JPS6241466Y2 (ja) | ||
| JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
| JPS6117412B2 (ja) | ||
| JPS5910829Y2 (ja) | Ａｍ−ｆｍ切換回路 | |
| JPH0141253Y2 (ja) | ||
| JPS5910837Y2 (ja) | スイツチ回路 | |
| JPS5816266Y2 (ja) | トランシ−バにおけるチャンネル切換回路 | |
| JPS58212249A (ja) | 電子化電話機回路 | |
| JPS617167U (ja) | スイツチ回路 | |
| JPS6016132B2 (ja) | 半導体集積回路 |