JPS6241477Y2 - - Google Patents
Info
- Publication number
- JPS6241477Y2 JPS6241477Y2 JP14322582U JP14322582U JPS6241477Y2 JP S6241477 Y2 JPS6241477 Y2 JP S6241477Y2 JP 14322582 U JP14322582 U JP 14322582U JP 14322582 U JP14322582 U JP 14322582U JP S6241477 Y2 JPS6241477 Y2 JP S6241477Y2
- Authority
- JP
- Japan
- Prior art keywords
- stereo
- level
- monaural
- voltage
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 108010062804 fibroblast migration inhibitory factor Proteins 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】
(イ) 考案の分野
本考案はステレオ受信機に関するものである。
(ロ) 従来技術
PLL回路を含むFMステレオ復調回路を内蔵
し、ステレオ・モノラル切換信号入力端子を備え
た集積回路を用いたFMステレオ受信機として従
来から第１図に示す様な回路が知られている。
し、ステレオ・モノラル切換信号入力端子を備え
た集積回路を用いたFMステレオ受信機として従
来から第１図に示す様な回路が知られている。
第１図に於いて、１はPLL回路を含むFMステ
レオ復調回路を内蔵し、ステレオ・モノラル切換
信号入力端子（ピン）２を備えた集積回路
（IC）（例えばLA−3361）である。３（ピン）
は検波信号入力端子、４（ピン）及び５（ピ
ン）は夫々左（Ｌ）右（Ｒ）のステレオ復調信号
出力端子、６（ピン）はアース端子である。
レオ復調回路を内蔵し、ステレオ・モノラル切換
信号入力端子（ピン）２を備えた集積回路
（IC）（例えばLA−3361）である。３（ピン）
は検波信号入力端子、４（ピン）及び５（ピ
ン）は夫々左（Ｌ）右（Ｒ）のステレオ復調信号
出力端子、６（ピン）はアース端子である。
IC１のFMステレオ復調回路は、IC１のピン
２に印加される直流電圧の大きさによつて所定の
動作モードに切換えられる。即ち第２図に示す様
に、ピン２に印加される直流電圧が第１レベル
（例えば0.7V）以下ときにはFMステレオ復調回
路がステレオモードに設定され、ピン２に印加
される直流電圧が第１レベルと第１レベルよりも
高い第２レベル（例えば2.1V）の間のレベルの
ときにはIC１内で19KHzのパイロツト信号が遮断
されFMステレオ復調回路が強制的にモノラルモ
ードに設定されピン２に印加される直流電圧が
第２レベル以上のときにはIC１内の電圧制御発
振器（VCO）が停止するように設定される。そ
して第２図の斜線で示す領域、即ちピン２に第
１レベルの電圧を中心とした±1Vの領域（0.6〜
0.8V）及び第２レベルの電圧を中心とした±1V
の領域（2.0〜2.2V）では、ノイズが入に易くな
つている。
２に印加される直流電圧の大きさによつて所定の
動作モードに切換えられる。即ち第２図に示す様
に、ピン２に印加される直流電圧が第１レベル
（例えば0.7V）以下ときにはFMステレオ復調回
路がステレオモードに設定され、ピン２に印加
される直流電圧が第１レベルと第１レベルよりも
高い第２レベル（例えば2.1V）の間のレベルの
ときにはIC１内で19KHzのパイロツト信号が遮断
されFMステレオ復調回路が強制的にモノラルモ
ードに設定されピン２に印加される直流電圧が
第２レベル以上のときにはIC１内の電圧制御発
振器（VCO）が停止するように設定される。そ
して第２図の斜線で示す領域、即ちピン２に第
１レベルの電圧を中心とした±1Vの領域（0.6〜
0.8V）及び第２レベルの電圧を中心とした±1V
の領域（2.0〜2.2V）では、ノイズが入に易くな
つている。
R1は一端がIC１のピン２に接続された抵
抗、７はFMIF用IC（図示せず）のミユーテイン
グ信号出力端子、D1は該ミユーテイング信号出
力端子と抵抗R1の他端間に接続した第１ダイオ
ード、S1は共通端子COMが電源供給線路８に接
続されたステレオ・モノラル切換スイツチで、該
スイツチのモノラル側固定端子MOはカソードが
抵抗R1の他端に接続された第２ダイオードD2の
アノードに接続され、スイツチS1のステレオ側固
定端子STは遊び端子となつている。
抗、７はFMIF用IC（図示せず）のミユーテイン
グ信号出力端子、D1は該ミユーテイング信号出
力端子と抵抗R1の他端間に接続した第１ダイオ
ード、S1は共通端子COMが電源供給線路８に接
続されたステレオ・モノラル切換スイツチで、該
スイツチのモノラル側固定端子MOはカソードが
抵抗R1の他端に接続された第２ダイオードD2の
アノードに接続され、スイツチS1のステレオ側固
定端子STは遊び端子となつている。
第１図の回路に於いて、IC１のFMステレオ復
調回路を強制的にモノラルモードにしたい場合、
スイツチS1をモノラル側（MO側）に切換えるこ
とにより、電源供給線路８→スイツチS1→ダイオ
ードD2→抵抗R1を介してIC１のピン２に2.1V
以上の直流電圧を加えIC１内のVCOを完全に停
止させてモノラルモードにしている。又FM弱入
力時には、FMIF用ICのミユーテイング信号出力
端子７から、ダイオードD1及び抵抗R1を介して
IC１のピン２に2.1V以上の直流電圧を加えて
IC１内のVCOを完全に停止させモノラルモード
にしている。
調回路を強制的にモノラルモードにしたい場合、
スイツチS1をモノラル側（MO側）に切換えるこ
とにより、電源供給線路８→スイツチS1→ダイオ
ードD2→抵抗R1を介してIC１のピン２に2.1V
以上の直流電圧を加えIC１内のVCOを完全に停
止させてモノラルモードにしている。又FM弱入
力時には、FMIF用ICのミユーテイング信号出力
端子７から、ダイオードD1及び抵抗R1を介して
IC１のピン２に2.1V以上の直流電圧を加えて
IC１内のVCOを完全に停止させモノラルモード
にしている。
(ハ) 従来技術の問題点
第１図の回路の場合、モノラルモードに切換え
るとき、IC１内のVCOを完全に停止させている
ためにVCOの立上りが悪く、又第２図の斜線で
示すノイズ発生領域を通過するために、シヨツク
音等の異常音が発生したり、ステレオ表示用発光
体（図示せず）が誤点灯するという欠点があつ
た。
るとき、IC１内のVCOを完全に停止させている
ためにVCOの立上りが悪く、又第２図の斜線で
示すノイズ発生領域を通過するために、シヨツク
音等の異常音が発生したり、ステレオ表示用発光
体（図示せず）が誤点灯するという欠点があつ
た。
(ニ) 考案の目的
本考案は斯る点に鑑み、モノラルモードへの切
換時異常音が発生したり、ステレオ表示器が誤動
作するのを防止することを目的とする。
換時異常音が発生したり、ステレオ表示器が誤動
作するのを防止することを目的とする。
(ホ) 考案の実施例
第３図は本考案の一実施例を示す回路図であ
る。尚、第３図に於いて、第１図と同一部分につ
いては第１図と同一の図番を用いている。
る。尚、第３図に於いて、第１図と同一部分につ
いては第１図と同一の図番を用いている。
第３図の回路では、IC１のステレオ・モノラ
ル切換信号入力端子（ピン）とアース（基準電
位点）９との間に２個の定電圧用のシリコンダイ
オードD3，D4を直列に接続したことを特徴とし
ている。その他の構成は第１図と同一である。
ル切換信号入力端子（ピン）とアース（基準電
位点）９との間に２個の定電圧用のシリコンダイ
オードD3，D4を直列に接続したことを特徴とし
ている。その他の構成は第１図と同一である。
第３図の回路に於いて、スイツチS1をモノラル
側（MO側）に切換えたとき、及びFM弱入力時
には、IC１のピン２にダイオードD3，D4によ
つて決まる定電圧即ち1.4Vの電圧が印加され
る。この定電圧は、第２図からも判る様に第１レ
ベル（0.7V）と第２レベル（2.1V）の丁度中間
の電圧で、IC１内のVCOが停止しないでステレ
オ復調回路がモノラルモードとなり、しかもノイ
ズが発生しない安定な電圧である。従つて異常音
が発生したり、ステレオ表示用発光体が誤点灯す
る虞れがない。
側（MO側）に切換えたとき、及びFM弱入力時
には、IC１のピン２にダイオードD3，D4によ
つて決まる定電圧即ち1.4Vの電圧が印加され
る。この定電圧は、第２図からも判る様に第１レ
ベル（0.7V）と第２レベル（2.1V）の丁度中間
の電圧で、IC１内のVCOが停止しないでステレ
オ復調回路がモノラルモードとなり、しかもノイ
ズが発生しない安定な電圧である。従つて異常音
が発生したり、ステレオ表示用発光体が誤点灯す
る虞れがない。
第４図は本考案の他の実施例を示す図で、第４
図の場合第３図で用いていたシリコンダイオード
D3，D4の代りに定電圧用のツエナダイオードD5
を用い、モノラル時IC１のピン２に1.4Vの電
圧が加わる様にしている。
図の場合第３図で用いていたシリコンダイオード
D3，D4の代りに定電圧用のツエナダイオードD5
を用い、モノラル時IC１のピン２に1.4Vの電
圧が加わる様にしている。
(ヘ) 考案の効果
以上の様に本考案に依れば、モノラルモードに
切換えたとき異常音が発生したり、ステレオ表示
器が誤動作するのを防止することが出来る。
切換えたとき異常音が発生したり、ステレオ表示
器が誤動作するのを防止することが出来る。
第１図は従来のステレオ受信機の要部を示す回
路図、第２図はステレオ復調用集積回路の動作領
域図、第３図は本考案に係るステレオ受信機の一
実施例を示す回路図、第４図は本考案の他の実施
例を示す回路図である。 １……集積回路、２……ステレオ・モノラル切
換信号入力端子、D3，D4，D5……定電圧用ダイ
オード。
路図、第２図はステレオ復調用集積回路の動作領
域図、第３図は本考案に係るステレオ受信機の一
実施例を示す回路図、第４図は本考案の他の実施
例を示す回路図である。 １……集積回路、２……ステレオ・モノラル切
換信号入力端子、D3，D4，D5……定電圧用ダイ
オード。
Claims (1)
- PLL回路を含むステレオ復調回路を内蔵し、ス
テレオ・モノラル切換信号入力端子を備え、該ス
テレオ・モノラル切換信号入力端子に第１レベル
以下の直流電圧が印加されたとき前記ステレオ復
調回路がステレオモードに設定され、前記ステレ
オ・モノラル切換信号入力端子に第１レベルと該
第１レベルよりも高い第２レベルとの間の直流電
圧が印加されたとき前記PLL回路の電圧制御発振
器を停止させずに前記ステレオ復調回路が強制的
にモノラルモードに設定され、前記ステレオ・モ
ノラル切換信号入力端子に前記第２レベル以上の
直流電圧が印加されたとき前記電圧制御発振器が
停止するように設定される集積回路を用いたステ
レオ受信機に於いて、前記ステレオ復調回路をモ
ノラルモードに設定するとき、前記ステレオ・モ
ノラル切換信号入力端子に前記第１レベルと第２
レベルの略中間の直流電圧を加えるための定電圧
用ダイオードを前記ステレオ・モノラル切換信号
入力端子と基準電位点間に接続したことを特徴と
するステレオ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14322582U JPS5948157U (ja) | 1982-09-20 | 1982-09-20 | ステレオ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14322582U JPS5948157U (ja) | 1982-09-20 | 1982-09-20 | ステレオ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948157U JPS5948157U (ja) | 1984-03-30 |
| JPS6241477Y2 true JPS6241477Y2 (ja) | 1987-10-23 |
Family
ID=30319765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14322582U Granted JPS5948157U (ja) | 1982-09-20 | 1982-09-20 | ステレオ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948157U (ja) |
-
1982
- 1982-09-20 JP JP14322582U patent/JPS5948157U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5948157U (ja) | 1984-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6241477Y2 (ja) | ||
| JPS6241475Y2 (ja) | ||
| JPH04600Y2 (ja) | ||
| JPS5840668Y2 (ja) | ミユ−テイング回路 | |
| JPH0354449Y2 (ja) | ||
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPH04603Y2 (ja) | ||
| EP0153775B1 (en) | Circuit for signal processing in a picture display device | |
| JPS6241478Y2 (ja) | ||
| JPH0141253Y2 (ja) | ||
| JPS6241466Y2 (ja) | ||
| JPH0115217Y2 (ja) | ||
| JPS60229507A (ja) | ミユ−ト回路 | |
| JPH0516725Y2 (ja) | ||
| JPH0631530Y2 (ja) | 定電圧回路の保護回路 | |
| JPS639148Y2 (ja) | ||
| JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
| JPS5813646Y2 (ja) | ステレオ↓−モノラル切換回路 | |
| JPS6316182Y2 (ja) | ||
| JPS5916421A (ja) | スイッチング回路 | |
| KR910006183Y1 (ko) | 비디오 모드 스위칭 회로 | |
| JPS6223153Y2 (ja) | ||
| JPS6031312Y2 (ja) | スイツチング回路 | |
| JPS61146076A (ja) | 直流再生回路 | |
| JPH0833419B2 (ja) | ピークホールド回路 |