JPH04603Y2 - - Google Patents
Info
- Publication number
- JPH04603Y2 JPH04603Y2 JP1984042913U JP4291384U JPH04603Y2 JP H04603 Y2 JPH04603 Y2 JP H04603Y2 JP 1984042913 U JP1984042913 U JP 1984042913U JP 4291384 U JP4291384 U JP 4291384U JP H04603 Y2 JPH04603 Y2 JP H04603Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- oscillation
- stereo
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 57
- 230000010355 oscillation Effects 0.000 claims description 30
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims 1
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、FMステレオ受信機のステレオマル
チプレツクス回路に関するもので、特に前記ステ
レオマルチプレツクス回路中に含まれるVCO(電
圧制御発振器)の発振停止を確実に行うことの出
来るステレオマルチプレツクス回路に関する。 (ロ) 従来技術 左右ステレオ信号の復調に必要な38KHz副搬送
波信号を再生する為にPLL(フエーズロツクドル
ープ)回路を使用するFMステレオ受信機のステ
レオマルチプレツクス回路が知られている。しか
して、前記ステレオマルチプレツクス回路を
AM・FM兼用受信機に使用すると、AM放送受
信時に、AM中間周波信号と前記VCOの発振出
力の高調波信号との間でビートを生じるので、
AM放送受信時には、前記VCOの発振を強制的
に停止させる必要がある。特公昭55−41582号公
報には、その様な発振停止機能を有するステレオ
マルチプレツクス回路が開示されており、VCO
に外部から強制電圧を印加して前記VCOの発振
を停止させるブロツク図が示されている。 ところで、前記特公昭55−41582号には、ブロ
ツク図が示されているだけで具体回路例が示され
ていないが、本願出願人は、従来から同様の発振
停止機能を有する第1図に示す如きステレオマル
チプレツクス回路を使用している。第1図のステ
レオマルチプレツクス回路は、VCO1と、該
VCO1の発振出力信号を分周して38KHzの信号
を発生する第1分周器2と、該第1分周器2の出
力信号を更に分周して19KHzの信号を発生させる
第2分周器3と、該第2分周器3の出力信号を用
いて、入力端子4に印加される19KHzステレオパ
イロツト信号を同期検波する同期検波回路5と、
該同期検波回路5の出力信号を増幅する差動増幅
回路6と、該差動増幅回路6の出力信号に応じて
点灯するステレオ表示ランプ7と、外部電源8
と、該外部電源8からの電圧を前記差動増幅回路
6の第1トランジスタ9のベースに強制電圧とし
て印加する為のスイツチ10と、前記差動増幅回
路6の両入力間の電位差を検出する検出トランジ
スタ11と、該検出トランジスタ11の動作に応
じて、前記VCO1の発振を停止させる短絡トラ
ンジスタ12とによつて構成されている。 VCO1は、PLL回路の一部を構成しており、
第1分周器2の出力端に接続された第3分周器
(図示せず)から発生する19KHz信号と、19KHz
ステレオパイロツト信号との位相差に応じた信号
により発振周波数が制御される様に成されてい
る。また、第1分周器2の出力信号は、ステレオ
デコーダ(図示せず)に制御信号として印加さ
れ、前記デコーダで左右ステレオ信号の分離が行
なわれる。 いま、スイツチ10が開放されているとすれ
ば、同期検波回路5の電源13により、差動増幅
回路6の第1及び第2トランジスタ9及び14の
ベースバイアス電圧は、略Vrに保たれており、
前記入力端子4に印加される19KHzステレオパイ
ロツト信号が同期検波回路5で同期検波され、差
動増幅回路6の第2トランジスタ14のベース
に、検波出力信号が印加される。その為、前記第
2トランジスタ14のコレクタ電流が大となり、
第3乃至第5トランジスタ15乃至17がオン
し、ステレオ表示ランプ7が点灯してステレオ状
態であることを表示する。その時、差動増幅回路
6の第1及び第2トランジスタ9及び14のベー
ス間の電位差は、前記19KHzステレオパイロツト
信号の検波出力分(たかだか数十mV)だけしか
無いので、検出トランジスタ11がオンすること
は無く、短絡トランジスタ12もオンしない。そ
の為、VCO1は発振状態を保ち、FMステレオ放
送の良好なる受信が達成される。 次に、AM放送を受信する為、スイツチ10を
閉成すると、外部電源8の電圧VSが差動増幅回
路6の第1トランジスタ9のベースに印加され、
該第1トランジスタ9がオン、第2トランジスタ
14がオフになる。その為、第3乃至第5トラン
ジスタ15乃至17がオフし、ステレオ表示ラン
プ7が消灯する。また、前記外部電源8の電圧
VSは、十分大(Vr+VBE以上)である為、検出ト
ランジスタ11がオンし、それに応じて短絡トラ
ンジスタ12もオンする。その為、VCO1の定
電流源となる定電流トランジスタ18のベースが
接地され、前記VCO1の発振動作が停止し、第
1及び第2分周器2及び3の動作も停止する。従
つて、AM放送の受信時には、VCO1が発振を
停止することになり、ビート障害の発生が防止さ
れる。 しかしながら、第1図の回路は、検出トランジ
スタ11の動作が不安定になり易く、VCO1の
発振停止状態を確実に維持出来ない危険があつ
た。すなわち、スイツチ10を閉成し、検出トラ
ンジスタ11及び短絡トランジスタ12をオンさ
せると、VCO1の発振が停止し、第1及び第2
分周器2及び3の動作が停止するが、前記VCO
1の発振停止のタイミングにより、前記第2分周
器3の一方の出力3aが「H」、他方の出力3b
が「L」になつて前記第2分周器3が停止する場
合と、前記一方の出力3aが「L」、他方の出力
3bが「H」になつて前記第2分周器3が停止す
る場合とが生じる。しかして、前記一方の出力3
aが「H」、他方の出力3bが「L」となる場合
は、同期検波回路5の第1トランジスタ19がオ
ン、第2トランジスタ20がオフになり、検出ト
ランジスタ11のベース電流が同期検波回路5の
第1抵抗21、第1トランジスタ19を介して電
源13に流入するので問題は無い。ところが、前
記一方の出力3aが「L」、他方の出力3bが
「H」となる場合は、前記検出トランジスタ11
のベース電流が、第1抵抗21、第2抵抗22、
第3抵抗23、第2トランジスタ20を介して電
源13に流入するので、前記経路の抵抗が大とな
り、前記ベース電流が流れ難く、前記検出トラン
ジスタ11がオフになる危険が生じていた。 (ハ) 考案の目的 本考案は、上述の点に鑑み成されたもので、発
振停止用のスイツチが閉成されたとき動作する検
出回路を正帰還型とし、ステレオマルチプレツク
ス回路のVCOの発振停止時の誤動作を確実に防
止せんとするものである。 (ニ) 考案の構成 本考案に係るステレオマルチプレツクス回路
は、19KHzステレオパイロツト信号を検波する同
期検波回路と、該同期検波回路の出力信号を増幅
する差動増幅回路と、該差動増幅回路の一方の入
力に強制電圧を印加する強制電圧印加手段と、前
記差動増幅回路の両入力間の電位差を検出する正
帰還型の検出回路と、該検出回路の出力信号に応
じて動作し、VCOの発振を停止させる発振停止
回路とによつて構成される。 (ホ) 実施例 第2図は、本考案の一実施例を示す回路図で、
24はエミツタが抵抗25を介して差動増幅回路
6の第1トランジスタ9のベースに、コレクタが
抵抗26を介して同期検波回路5の電源13に接
続された第1検出トランジスタ27と、ベース及
びエミツタが前記第1検出トランジスタ27と共
通接続された第2検出トランジスタ28と、コレ
クタが抵抗32を介して前記第1及び第2検出ト
ランジスタ27及び28の共通ベースに、ベース
が前記第1検出トランジスタ27のコレクタに、
エミツタが同期検波回路5の電源13にそれぞれ
接続された正帰還トランジスタ29とから成る検
出回路である。尚、第2図において、外部電源8
及びスイツチ10は、強制電圧印加手段を構成
し、第1及び第2検出トランジスタ27及び28
と正帰還トランジスタ29と、抵抗25,26及
び32とは、正帰還型の検出回路を構成し、短絡
トランジスタ12は、発振停止回路を構成してお
り、また、第1図と同一の回路素子には、同一の
符号が付されている。 スイツチ10が開放されている場合、差動増幅
回路6の第1及び第2トランジスタ9及び14の
ベース電圧は略等しくかつ第1検出トランジスタ
27のエミツタ電圧と正帰還トランジスタ29の
エミツタ電圧とが等しくなるので、第1及び第2
検出トランジスタ27及び28はオンしない。そ
の為、VCO1の発振停止が行なわれず、ステレ
オマルチプレツクス回路は、正常なステレオ動作
を行う。 次に、VCO1の発振停止を行う為スイツチ1
0を閉成すると、外部電源8からの強制電圧VS
が差動増幅回路6の第1トランジスタ9のベース
に印加され、前記第1トランジスタ9のベース電
圧が第2トランジスタ14のベース電圧よりも高
くなる。その為、第1及び第2検出トランジスタ
27及び28のエミツタ・ベース間が順バイアス
状態になり、両検出トランジスタ27及び28は
オンになる。前記第1検出トランジスタ27がオ
ンになると、そのコレクタ電流に応じて正帰還ト
ランジスタ29がオンし、第1検出トランジスタ
27のベース・コレクタ間に正帰還路が形成され
る。前記正帰還路により、第1検出トランジスタ
27のベース電圧が十分に低下するので、第1及
び第2検出トランジスタ27及び28のオン状態
が維持され、前記第2検出トランジスタ28のコ
レクタ電流に応じて短絡トランジスタ12がオン
し、VCO1の発振が停止される。 従つて、第2図の如き構成とすれば、発振停止
用のスイツチ10の開閉に応じてVCO1の発振
停止及び発振停止の解除を確実に行うことが出来
る。 第3図は、本考案の別の実施例を示すもので、
第2図の検出回路24にNPNトランジスタ30
を追加し、外部電圧源8のインピーダンスが、前
記検出回路24に影響を与えることを防止したも
のである。第3図において、NPNトランジスタ
30のベースは、第2図の差動増幅回路6の第1
トランジスタ9のベースに、第2検出トランジス
タ28のコレクタは、短絡トランジスタ12のベ
ースに、正帰還トランジスタ29のコレクタは、
前記差動増幅回路6の第2トランジスタ14のベ
ースに、前記正帰還トランジスタ29のエミツタ
は、電源13にそれぞれ接続される。しかして、
差動増幅回路6の第1トランジスタ9のベース
に、外部電源8からスイツチ10を介して強制電
圧VSが印加されると、該電圧VSはNPNトランジ
スタ30のベースにも印加され、該NPNトラン
ジスタ30がオンする。その時、抵抗31の値を
Rとすれば、前記NPNトランジスタ30のベー
スから検出回路24を見たときのインピーダンス
は、βR(ただし、βはNPNトランジスタ30の
電流増幅率)となり、前記抵抗31の値Rを大と
すれば非常に大きなものとなるので、外部電源8
のインピーダンスが検出回路24に悪影響を及ぼ
すことが無くなる。通常、外部電源8としては、
マイクロコンピユータの電圧発生端子が利用され
るが、第3図の回路構成とすれば、設計の自由度
が増すという利点が得られる。 (ヘ) 考案の効果 以上述べた如く、本考案に依れば、検出回路を
正帰還型に構成しているので、VCOの発振停止
動作を確実にすることが出来るという利点が得ら
れる。また、本考案に依れば、正帰還用トランジ
スタのエミツタを同期検波回路の電源に接続して
いるので、正常ステレオ動作時に、検出回路が誤
動作しないという利点が得られる。更に、第3図
の如くNPNトランジスタを追加すれば、外部電
源のインピーダンスの影響を排除出来、安定性及
び設計の自由度が増すという利点を有する。
チプレツクス回路に関するもので、特に前記ステ
レオマルチプレツクス回路中に含まれるVCO(電
圧制御発振器)の発振停止を確実に行うことの出
来るステレオマルチプレツクス回路に関する。 (ロ) 従来技術 左右ステレオ信号の復調に必要な38KHz副搬送
波信号を再生する為にPLL(フエーズロツクドル
ープ)回路を使用するFMステレオ受信機のステ
レオマルチプレツクス回路が知られている。しか
して、前記ステレオマルチプレツクス回路を
AM・FM兼用受信機に使用すると、AM放送受
信時に、AM中間周波信号と前記VCOの発振出
力の高調波信号との間でビートを生じるので、
AM放送受信時には、前記VCOの発振を強制的
に停止させる必要がある。特公昭55−41582号公
報には、その様な発振停止機能を有するステレオ
マルチプレツクス回路が開示されており、VCO
に外部から強制電圧を印加して前記VCOの発振
を停止させるブロツク図が示されている。 ところで、前記特公昭55−41582号には、ブロ
ツク図が示されているだけで具体回路例が示され
ていないが、本願出願人は、従来から同様の発振
停止機能を有する第1図に示す如きステレオマル
チプレツクス回路を使用している。第1図のステ
レオマルチプレツクス回路は、VCO1と、該
VCO1の発振出力信号を分周して38KHzの信号
を発生する第1分周器2と、該第1分周器2の出
力信号を更に分周して19KHzの信号を発生させる
第2分周器3と、該第2分周器3の出力信号を用
いて、入力端子4に印加される19KHzステレオパ
イロツト信号を同期検波する同期検波回路5と、
該同期検波回路5の出力信号を増幅する差動増幅
回路6と、該差動増幅回路6の出力信号に応じて
点灯するステレオ表示ランプ7と、外部電源8
と、該外部電源8からの電圧を前記差動増幅回路
6の第1トランジスタ9のベースに強制電圧とし
て印加する為のスイツチ10と、前記差動増幅回
路6の両入力間の電位差を検出する検出トランジ
スタ11と、該検出トランジスタ11の動作に応
じて、前記VCO1の発振を停止させる短絡トラ
ンジスタ12とによつて構成されている。 VCO1は、PLL回路の一部を構成しており、
第1分周器2の出力端に接続された第3分周器
(図示せず)から発生する19KHz信号と、19KHz
ステレオパイロツト信号との位相差に応じた信号
により発振周波数が制御される様に成されてい
る。また、第1分周器2の出力信号は、ステレオ
デコーダ(図示せず)に制御信号として印加さ
れ、前記デコーダで左右ステレオ信号の分離が行
なわれる。 いま、スイツチ10が開放されているとすれ
ば、同期検波回路5の電源13により、差動増幅
回路6の第1及び第2トランジスタ9及び14の
ベースバイアス電圧は、略Vrに保たれており、
前記入力端子4に印加される19KHzステレオパイ
ロツト信号が同期検波回路5で同期検波され、差
動増幅回路6の第2トランジスタ14のベース
に、検波出力信号が印加される。その為、前記第
2トランジスタ14のコレクタ電流が大となり、
第3乃至第5トランジスタ15乃至17がオン
し、ステレオ表示ランプ7が点灯してステレオ状
態であることを表示する。その時、差動増幅回路
6の第1及び第2トランジスタ9及び14のベー
ス間の電位差は、前記19KHzステレオパイロツト
信号の検波出力分(たかだか数十mV)だけしか
無いので、検出トランジスタ11がオンすること
は無く、短絡トランジスタ12もオンしない。そ
の為、VCO1は発振状態を保ち、FMステレオ放
送の良好なる受信が達成される。 次に、AM放送を受信する為、スイツチ10を
閉成すると、外部電源8の電圧VSが差動増幅回
路6の第1トランジスタ9のベースに印加され、
該第1トランジスタ9がオン、第2トランジスタ
14がオフになる。その為、第3乃至第5トラン
ジスタ15乃至17がオフし、ステレオ表示ラン
プ7が消灯する。また、前記外部電源8の電圧
VSは、十分大(Vr+VBE以上)である為、検出ト
ランジスタ11がオンし、それに応じて短絡トラ
ンジスタ12もオンする。その為、VCO1の定
電流源となる定電流トランジスタ18のベースが
接地され、前記VCO1の発振動作が停止し、第
1及び第2分周器2及び3の動作も停止する。従
つて、AM放送の受信時には、VCO1が発振を
停止することになり、ビート障害の発生が防止さ
れる。 しかしながら、第1図の回路は、検出トランジ
スタ11の動作が不安定になり易く、VCO1の
発振停止状態を確実に維持出来ない危険があつ
た。すなわち、スイツチ10を閉成し、検出トラ
ンジスタ11及び短絡トランジスタ12をオンさ
せると、VCO1の発振が停止し、第1及び第2
分周器2及び3の動作が停止するが、前記VCO
1の発振停止のタイミングにより、前記第2分周
器3の一方の出力3aが「H」、他方の出力3b
が「L」になつて前記第2分周器3が停止する場
合と、前記一方の出力3aが「L」、他方の出力
3bが「H」になつて前記第2分周器3が停止す
る場合とが生じる。しかして、前記一方の出力3
aが「H」、他方の出力3bが「L」となる場合
は、同期検波回路5の第1トランジスタ19がオ
ン、第2トランジスタ20がオフになり、検出ト
ランジスタ11のベース電流が同期検波回路5の
第1抵抗21、第1トランジスタ19を介して電
源13に流入するので問題は無い。ところが、前
記一方の出力3aが「L」、他方の出力3bが
「H」となる場合は、前記検出トランジスタ11
のベース電流が、第1抵抗21、第2抵抗22、
第3抵抗23、第2トランジスタ20を介して電
源13に流入するので、前記経路の抵抗が大とな
り、前記ベース電流が流れ難く、前記検出トラン
ジスタ11がオフになる危険が生じていた。 (ハ) 考案の目的 本考案は、上述の点に鑑み成されたもので、発
振停止用のスイツチが閉成されたとき動作する検
出回路を正帰還型とし、ステレオマルチプレツク
ス回路のVCOの発振停止時の誤動作を確実に防
止せんとするものである。 (ニ) 考案の構成 本考案に係るステレオマルチプレツクス回路
は、19KHzステレオパイロツト信号を検波する同
期検波回路と、該同期検波回路の出力信号を増幅
する差動増幅回路と、該差動増幅回路の一方の入
力に強制電圧を印加する強制電圧印加手段と、前
記差動増幅回路の両入力間の電位差を検出する正
帰還型の検出回路と、該検出回路の出力信号に応
じて動作し、VCOの発振を停止させる発振停止
回路とによつて構成される。 (ホ) 実施例 第2図は、本考案の一実施例を示す回路図で、
24はエミツタが抵抗25を介して差動増幅回路
6の第1トランジスタ9のベースに、コレクタが
抵抗26を介して同期検波回路5の電源13に接
続された第1検出トランジスタ27と、ベース及
びエミツタが前記第1検出トランジスタ27と共
通接続された第2検出トランジスタ28と、コレ
クタが抵抗32を介して前記第1及び第2検出ト
ランジスタ27及び28の共通ベースに、ベース
が前記第1検出トランジスタ27のコレクタに、
エミツタが同期検波回路5の電源13にそれぞれ
接続された正帰還トランジスタ29とから成る検
出回路である。尚、第2図において、外部電源8
及びスイツチ10は、強制電圧印加手段を構成
し、第1及び第2検出トランジスタ27及び28
と正帰還トランジスタ29と、抵抗25,26及
び32とは、正帰還型の検出回路を構成し、短絡
トランジスタ12は、発振停止回路を構成してお
り、また、第1図と同一の回路素子には、同一の
符号が付されている。 スイツチ10が開放されている場合、差動増幅
回路6の第1及び第2トランジスタ9及び14の
ベース電圧は略等しくかつ第1検出トランジスタ
27のエミツタ電圧と正帰還トランジスタ29の
エミツタ電圧とが等しくなるので、第1及び第2
検出トランジスタ27及び28はオンしない。そ
の為、VCO1の発振停止が行なわれず、ステレ
オマルチプレツクス回路は、正常なステレオ動作
を行う。 次に、VCO1の発振停止を行う為スイツチ1
0を閉成すると、外部電源8からの強制電圧VS
が差動増幅回路6の第1トランジスタ9のベース
に印加され、前記第1トランジスタ9のベース電
圧が第2トランジスタ14のベース電圧よりも高
くなる。その為、第1及び第2検出トランジスタ
27及び28のエミツタ・ベース間が順バイアス
状態になり、両検出トランジスタ27及び28は
オンになる。前記第1検出トランジスタ27がオ
ンになると、そのコレクタ電流に応じて正帰還ト
ランジスタ29がオンし、第1検出トランジスタ
27のベース・コレクタ間に正帰還路が形成され
る。前記正帰還路により、第1検出トランジスタ
27のベース電圧が十分に低下するので、第1及
び第2検出トランジスタ27及び28のオン状態
が維持され、前記第2検出トランジスタ28のコ
レクタ電流に応じて短絡トランジスタ12がオン
し、VCO1の発振が停止される。 従つて、第2図の如き構成とすれば、発振停止
用のスイツチ10の開閉に応じてVCO1の発振
停止及び発振停止の解除を確実に行うことが出来
る。 第3図は、本考案の別の実施例を示すもので、
第2図の検出回路24にNPNトランジスタ30
を追加し、外部電圧源8のインピーダンスが、前
記検出回路24に影響を与えることを防止したも
のである。第3図において、NPNトランジスタ
30のベースは、第2図の差動増幅回路6の第1
トランジスタ9のベースに、第2検出トランジス
タ28のコレクタは、短絡トランジスタ12のベ
ースに、正帰還トランジスタ29のコレクタは、
前記差動増幅回路6の第2トランジスタ14のベ
ースに、前記正帰還トランジスタ29のエミツタ
は、電源13にそれぞれ接続される。しかして、
差動増幅回路6の第1トランジスタ9のベース
に、外部電源8からスイツチ10を介して強制電
圧VSが印加されると、該電圧VSはNPNトランジ
スタ30のベースにも印加され、該NPNトラン
ジスタ30がオンする。その時、抵抗31の値を
Rとすれば、前記NPNトランジスタ30のベー
スから検出回路24を見たときのインピーダンス
は、βR(ただし、βはNPNトランジスタ30の
電流増幅率)となり、前記抵抗31の値Rを大と
すれば非常に大きなものとなるので、外部電源8
のインピーダンスが検出回路24に悪影響を及ぼ
すことが無くなる。通常、外部電源8としては、
マイクロコンピユータの電圧発生端子が利用され
るが、第3図の回路構成とすれば、設計の自由度
が増すという利点が得られる。 (ヘ) 考案の効果 以上述べた如く、本考案に依れば、検出回路を
正帰還型に構成しているので、VCOの発振停止
動作を確実にすることが出来るという利点が得ら
れる。また、本考案に依れば、正帰還用トランジ
スタのエミツタを同期検波回路の電源に接続して
いるので、正常ステレオ動作時に、検出回路が誤
動作しないという利点が得られる。更に、第3図
の如くNPNトランジスタを追加すれば、外部電
源のインピーダンスの影響を排除出来、安定性及
び設計の自由度が増すという利点を有する。
第1図は、従来のステレオマルチプレツクス回
路を示す回路図、第2図は本考案の一実施例を示
す回路図、及び第3図は本考案の別の実施例を示
す回路図である。 主な図番の説明、1……VCO、5……同期検
波回路、6……差動増幅回路、8……外部電源、
10……スイツチ、13……電源、24……検出
回路、27,28……検出トランジスタ、29…
…正帰還トランジスタ、30……NPNトランジ
スタ。
路を示す回路図、第2図は本考案の一実施例を示
す回路図、及び第3図は本考案の別の実施例を示
す回路図である。 主な図番の説明、1……VCO、5……同期検
波回路、6……差動増幅回路、8……外部電源、
10……スイツチ、13……電源、24……検出
回路、27,28……検出トランジスタ、29…
…正帰還トランジスタ、30……NPNトランジ
スタ。
Claims (1)
- ステレオコンポジツト信号中に含まれる19KHz
ステレオパイロツト信号を検波する同期検波回路
と、該同期検波回路の出力信号を増幅する差動増
幅回路と、該差動増幅回路の一方の入力に強制電
圧を印加する強制電圧印加手段と、前記差動増幅
回路の両入力間の電位差を検出する正帰還型の検
出回路と、該検出回路の出力信号に応じて作動
し、副搬送波再生用のPLL回路中に含まれる
VCOの発振を停止させる発振停止回路とから成
り、前記強制電圧印加手段から強制電圧が印加さ
れたことを前記検出回路で検出し、前記発振停止
回路を作動させてVCOの発振停止を行う様にし
たことを特徴とするステレオマルチプレツクス回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984042913U JPS60155238U (ja) | 1984-03-26 | 1984-03-26 | ステレオマルチプレツクス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984042913U JPS60155238U (ja) | 1984-03-26 | 1984-03-26 | ステレオマルチプレツクス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60155238U JPS60155238U (ja) | 1985-10-16 |
JPH04603Y2 true JPH04603Y2 (ja) | 1992-01-09 |
Family
ID=30554092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984042913U Granted JPS60155238U (ja) | 1984-03-26 | 1984-03-26 | ステレオマルチプレツクス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60155238U (ja) |
-
1984
- 1984-03-26 JP JP1984042913U patent/JPS60155238U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60155238U (ja) | 1985-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4485312A (en) | Hysteresis circuit | |
US4140878A (en) | Stereo demodulator system | |
JPH0154893B2 (ja) | ||
JPH04603Y2 (ja) | ||
US3950620A (en) | Electric circuit containing an integral phase-locked loop | |
US4897560A (en) | Semiconductor integrated circuit with reduced power consumption | |
US4054839A (en) | Balanced synchronous detector circuit | |
US4383136A (en) | Muting circuit for AM stereophonic receiver | |
JPH0354449Y2 (ja) | ||
JPS5813647Y2 (ja) | ステレオマルチプレツクス回路 | |
CA1173911A (en) | Stereo identifying signal detection device | |
JP2560711Y2 (ja) | Vco停止回路 | |
US4095191A (en) | Phase locked loop circuit | |
JPH0348698B2 (ja) | ||
JPH0350451B2 (ja) | ||
US4166925A (en) | FM stereo demodulator | |
JPS6241477Y2 (ja) | ||
JPH0453136B2 (ja) | ||
JPH04602Y2 (ja) | ||
JPH0526846Y2 (ja) | ||
JPS6321375B2 (ja) | ||
JPS5934023B2 (ja) | 受信器 | |
JPH0611671Y2 (ja) | ミユ−テイング回路 | |
JP3029944B2 (ja) | 位相比較器 | |
JPS5931725B2 (ja) | 安定化電源回路 |