JPS5813647Y2 - ステレオマルチプレツクス回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、ＰＬＬループを有するステレオマルチプレッ
クス回路の改良に係り、特に簡単な回路構成で種々の機
能を達成出来るステレオマルチプレックス回路を提供せ
んとするものである。

ＰＬＬループを有するステレオマルチプレックス回路は
、ＰＬＬループにより１９ＫＨｚステレオパイロツト信
号と同期した３８ＫＨｚ分離信号を作成し、デコーダで
前記３８ＫＨｚ分離信号とコンポジット信号を用いて左
右のステレオ信号を再生している。

しかして、モノラル信号受信時やステレオ弱信号受信時
には、前記ステレオマルチプレックス回路のデコーダの
左右信号分離動作を停止し、マルチプレックス回路をモ
ノラル状態とする必要がある。

又、ＦＭ受信とＡＭ受信とを行うことが出来る受信機に
おいては、ＡＭ受信時に、ＰＬＬループの電圧制御発振
器の発振周波数（例えば７６ＫＨｚ ）の高調波がＡＭ
受信に防害を与えるのを防止する為、前記電圧制御発振
器の発振動作を停止する必要がある。

本考案は、上述の２つの機能を簡ヰな回路で達成せしめ
んとするもので、以下本考案の一実施例に基き、図面を
参照しながら説明する。

第１図は、本考案を適用する為の基本となるＦＭ受信機
を示すブロック図で、１はアンテナ、２はＲＦ増幅器、
３は混合回路、４は局部発振器、５はＩＦ増幅器、６ば
ＦＭ検波器、７はＰＬＬループを有するステレオマルチ
プレックス回路である。

しかして、前記ステレオマルチプレックス回路７は、入
力段増幅回路８と、左右信号を分離する為のデコーダ９
と、該デコーダ９に印加する３８ＫＨｚスイッチング信
号を作成する為のＰＬＬループとから成り、該ＰＬＬル
ープは、電圧制御発振器（ＶＣＯ）１０と、該ＶＣＯ１
０の出力信号周波数を分割して、３８ＫＨｚスイッチン
グ信号と１９ＫＨｚ信号とを作成する周波数分割回路１
１と、前記入力段増幅回路８からの１９ＫＨｚパイロッ
ト信号と前記周波数分割回路１１からの１９ＫＨｚ信号
との周波数及び位相を比較し、その差に応じた直流信号
を発生する位相比較回路１２と、該位相比較回路１２の
出力信号を通過させるローパスフィルター１３と、該ロ
ーパスフィルター１３の出力信号を増幅するＤＣ増幅回
路１４とによって構成されており、前記ＰＬＬループに
よって、受信信号中に含１れる１９ＫＨｚパイロット信
号に同期した３８ＫＨｚスイッチング信号が作成される
。

上述の如き回路構成において、アンテナ１にＦＭステレ
オ信号が受信されると、該ＦＭステレオ信号は、第１図
図示の各段を順次伝送され、左右の出力端子１５及び１
６に分離された左右信号が導出されるが、その詳細な動
作説明は本考案と直接関係しないので省略する。

い１、アンテナ１にＦＭモノラル信号やＦＭステレオ弱
信号が受信されたとすれば、その時には、マルチプレッ
クス回路７のデコーダ９の分離動作を停止せしめ、左右
の出力端子１５及び１６に同一の出力信号を得るように
しなければならない。

その為、本考案においては、第２図に示す如く、第１抵
抗１７と第１トランジスタ１８とから成る第１停止回路
１９を設け、該第１停止回路１９の第１トランジスタ１
８のコレクタをデコーダ９の定電流トランジスタ２０の
ベースに接続し、検出回路２１及び波形整形回路２２を
介して得られる制御信号によって第１停止回路１９を作
動せしめデコーダ９の分離動作を停止せしめている。

又、本考案においては、第２及び第３トランジスタ２３
及び２４と、第１及び第２ダイオード２５及び２６と第
２抵抗２７とから成る第２停止回路２８を備えており、
前記第２停止回路２８の入力端子は、第１停止回路１９
０入力端子と点Ａで共通接続されている。

前記第１停止回路１９を作動させる為の制御信号は、検
出回路２１及び波形整形回路２２を介して印加されるが
、その値は略０．７Ｖ程度に設定されている。

従って、前記制御信号の大きさは、第２停止回路２８の
動作開始電圧レベル（略１．４■）以下となり、第２停
止回路２８は前記制御信号によっては影響を受けない。

前記第２停止回路２８の第３トランジスタ２４のコレク
タは、ＰＬＬループの■Ｃ０１０を構成する差動回路に
接続されている。

そして、第２停止回路２８が作動し、第３トランジスタ
２４が導通すると前記差動回路を構成するトランジスタ
２９のベースは、所定の電圧（−）Ｂ３）に固定される
ので、■Ｃ０１０の発振動作は停止する。

その場合、前記差動回路の状態によっては、トランジス
タ２９のベースを第２トランジスタ２３のコレクタ・エ
ミツタ路により直接接地してもか１わない。

ＶＣＯｌｏの発振停止は、ＡＭ信号受信時に行なわなけ
ればならないので、ＡＭ−１Ｍ切換スイッチ（図示せず
）に連動するスイッチ３０を設け、該スイッチ３０がＡ
Ｍ側に切換わった時入力端子に所定の電圧（＋Ｂ２）が
印加されるよう構成されている。

前記電圧（−）−Ｂ２）は、十Ｂ１よりも犬となるよう
設定されている。

従って、第２停止回路２８の作動中は、第１停止回路１
９も常に作動状態となる。

第１停止回路を作動させる為の制御信号は、例えば検出
回路２１の入力端子３１を第１図のＩＦ増幅器５に接続
することによって得られる。

ＩＦ増幅器５から入力端子３１に中間周波信号の一部が
印加されると、検出回路２１は前記中間周波信号中に含
１れる雑音レベルを検出する。

そして、その雑音レベルが所定値以上になると、波形整
形回路２−２から所定の電圧（−）Ｂｌ）が発生され、
第１停止回路１９に印加される。

従って、第１停止回路１９が作動し、デコーダ９の左右
分離動作が停止する。

上述の動作を１とめると、次の如くなる。

（ａ） 正常なＦＭステレオ信号の受信中であれば、
第１及び第２停止回路１９及び２８の共通入力端子Ａに
は、制御信号が印加されず、その為第１及び第２停止回
路１９及び２８は作動せず、デコーダ９及びｖｃｏｉｏ
は正常に動作し、ステレオマルチプレックス回路は左右
信号分離動作を行う。

（ｂ） 微弱なＦＭステレオ信号の受信又はＦＭモノ
ラル信号の受信中であれば、第１及び第２停止回路１９
及び２８の共通入力端子Ａには、＋８１の制御信号が印
加され、その為、第１停止回路１９が作動し、デコーダ
９の左右信号分離動作が停止させられる。

その時、ＶＣＯｌｏは第２停止回路２８が作動しないの
で、正常な発振動作を継続する。

（デコーダ９の左右信号分離動作の停止中、■Ｃ０１０
が停止していてもか捷わないカヘ再びデコーダ９が動作
した時、ｖＣＯｌｏの過渡状態による悪影響をさける為
、ｖＣＯｌｏは動作を継続させる必要がある。

）（ｃ） ＡＭ信号の受信中であれば、切換スイッチ
３０を介して共通入力端子Ａに＋８２の制御信号（＋８
１＜−）Ｂ ２ ）が印加され、その為、第１及び第２
停止回路１９及び２８がともに作動し、デコーダ９の左
右信号が分離動作及びＶ（Ｄｌｏの発振動作が停止され
る。

以上述べた如く、本考案は第１と第２の停止回路を備え
たことにより、受信状態に応じてステレオマルチプレッ
クス回路の各部の動作を選択的に停止せしめることが出
来るという効果を有する。

しかして、本考案は第１と第２の停止回路の入力端子を
共通とし、共通入力端子に印加される制御信号の値によ
り各部を選択的に停止せしめることが出来るので、回路
の簡略化が達成出来、特に集積回路中にステレオマルチ
プレックス回路と第１及び第２停止回路とを含１せた場
合、制御信号を印加する為の端子を只１つとすることが
出来るので、ピン数の削減を計すことが出来るという特
徴を有する。

【図面の簡単な説明】

第１図は、本考案の説明に供する為のブロック図、及び
第２図は本考案の一実施例を示す回路図である。 主な図番の説明、７・・・・・・ステレオマルチプレッ
クス回路、９・・・・・・デコーダ、１０・・・・・・
ＶＣＯ。 １９・・・・・・第１停止回路、２８・・・・・・第２
停止回路。

Claims (1)

【実用新案登録請求の範囲】
1. ＰＬＬループを有するステレオマルチプレックス回路に
   おいて、制御信号入力端子を備え、前記ステレオマルチ
   プレックス回路のデコーダの左右信号分離動作を停止さ
   せる為の第１停止回路と、前記制御信号入力端子と共通
   の制御信号入力端子を備え、前記ＰＬＬループの電圧制
   御発振器の動作を停止させる為の第２停止回路とを有し
   、共通の制御信号入力端子に第１の所定値以上の電圧を
   印加したとき、第１停止回路が作動し、前記共通の制御
   信号入力端子に前記第１の所定値よりも高い第２の所定
   値以上の電圧を印加したとき、第２停止回路が作動する
   ように構成したことを特徴とするステレオマルチプレッ
   クス回路。