JP2560711Y2 - Ｖｃｏ停止回路 - Google Patents
Ｖｃｏ停止回路Info
- Publication number
- JP2560711Y2 JP2560711Y2 JP1988136223U JP13622388U JP2560711Y2 JP 2560711 Y2 JP2560711 Y2 JP 2560711Y2 JP 1988136223 U JP1988136223 U JP 1988136223U JP 13622388 U JP13622388 U JP 13622388U JP 2560711 Y2 JP2560711 Y2 JP 2560711Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vco
- signal
- stop
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 （イ） 産業上の利用分野 本考案は、ステレオパイロット信号に同期して発振す
るVCO（電圧制御発振器）を強制的に停止状態にするVCO
停止回路に関するもので、特にIC（集積回路）化に適
し、マイクロコンピュータから発生する制御信号により
直接駆動することが出来るVCO停止回路に関する。
るVCO（電圧制御発振器）を強制的に停止状態にするVCO
停止回路に関するもので、特にIC（集積回路）化に適
し、マイクロコンピュータから発生する制御信号により
直接駆動することが出来るVCO停止回路に関する。
（ロ） 従来の技術 昭和61年８月10日付で発行された「′86-′87三洋半
導体データブック ホームオーディオ用集積回路編」第
275頁には、ステレオマルチプレックス回路用IC LA3410
のブロック図が記載されている。前記ブロック図中に
は、VCO、VCO停止回路が記載されており、ICの外付ピン
に強制電圧を印加することにより、VCO停止回路が作
動し、VCOの強制停止が行なわれることが開示されてい
る。第２図は、その具体回路を示すもので、（1）はス
テレオ表示を行なう為のチョッパ型検波回路、（２）及
び（３）は該検波回路を構成する差動トランジスタ
（４）及び（５）のベース間にコンデンサ（６）を外付
する為の第１及び第２外付ピン、（７）は該第２外付ピ
ン（３）に電源（８）からの強制電圧を印加する為のス
イッチ、（９）はエミッタが前記第２外付ピン（３）に
接続され、ベースに基準電源（10）が接続される検出ト
ランジスタ、（11）は位相比較回路（12）、ローパスフ
ィルタ（13）、DCアンプ（14）、VCO（15）及び分周器
（16）から成り、入力端子（17）に印加される19KHzス
テレオパイロット信号に同期した出力信号を発生するPL
L（フェーズ・ロックド・ループ）回路、（18）は前記
検出トランジスタ（９）の出力信号に応じてVCO（15）
を強制停止させる停止トランジスタである。
導体データブック ホームオーディオ用集積回路編」第
275頁には、ステレオマルチプレックス回路用IC LA3410
のブロック図が記載されている。前記ブロック図中に
は、VCO、VCO停止回路が記載されており、ICの外付ピン
に強制電圧を印加することにより、VCO停止回路が作
動し、VCOの強制停止が行なわれることが開示されてい
る。第２図は、その具体回路を示すもので、（1）はス
テレオ表示を行なう為のチョッパ型検波回路、（２）及
び（３）は該検波回路を構成する差動トランジスタ
（４）及び（５）のベース間にコンデンサ（６）を外付
する為の第１及び第２外付ピン、（７）は該第２外付ピ
ン（３）に電源（８）からの強制電圧を印加する為のス
イッチ、（９）はエミッタが前記第２外付ピン（３）に
接続され、ベースに基準電源（10）が接続される検出ト
ランジスタ、（11）は位相比較回路（12）、ローパスフ
ィルタ（13）、DCアンプ（14）、VCO（15）及び分周器
（16）から成り、入力端子（17）に印加される19KHzス
テレオパイロット信号に同期した出力信号を発生するPL
L（フェーズ・ロックド・ループ）回路、（18）は前記
検出トランジスタ（９）の出力信号に応じてVCO（15）
を強制停止させる停止トランジスタである。
第２図において、FMステレオ放送受信時に、モノラル
受信を行なう場合は、スイッチ（７）を閉成し、第２外
付ピン（３）に強制電圧を印加すればよい。前記強制電
圧は、基準電源（10）からの基準電圧よりも十分大に設
定してある為、前記強制電圧が印加されると検出トラン
ジスタ（９）がオンし、それに応じて停止トランジスタ
（18）もオンする。その為、VCO（15）が発振を停止
し、強制モノラル状態が維持される。
受信を行なう場合は、スイッチ（７）を閉成し、第２外
付ピン（３）に強制電圧を印加すればよい。前記強制電
圧は、基準電源（10）からの基準電圧よりも十分大に設
定してある為、前記強制電圧が印加されると検出トラン
ジスタ（９）がオンし、それに応じて停止トランジスタ
（18）もオンする。その為、VCO（15）が発振を停止
し、強制モノラル状態が維持される。
（ハ） 考案が解決しようとする課題 しかしながら、第２図の回路は、検波回路（1）のコ
ンデンサ（６）が接続される第２外付ピン（３）に強制
電圧を印加する構成であり、前記検波回路（1）はFM受
信時に動作しているものであるから、前記強制電圧によ
り動作に異常を来たす恐れがあった。また、検出部がPN
P型の検出トランジスタで構成されており、そのエミッ
タに強制電圧を印加する構成の為、マイクロコンピュー
タの出力ポートに得られる如き、小電流の制御信号で前
記検出トランジスタ（９）を直接駆動することが出来
ず、強制電圧を発生する為の回路を別途外付けしなけれ
ばならない、という問題があった。
ンデンサ（６）が接続される第２外付ピン（３）に強制
電圧を印加する構成であり、前記検波回路（1）はFM受
信時に動作しているものであるから、前記強制電圧によ
り動作に異常を来たす恐れがあった。また、検出部がPN
P型の検出トランジスタで構成されており、そのエミッ
タに強制電圧を印加する構成の為、マイクロコンピュー
タの出力ポートに得られる如き、小電流の制御信号で前
記検出トランジスタ（９）を直接駆動することが出来
ず、強制電圧を発生する為の回路を別途外付けしなけれ
ばならない、という問題があった。
（ニ） 課題を解決するための手段 本考案は、上述の点に鑑み成されたもので、FM受信時
に不使用状態になるICの外付ピンと、該外付ピンに制御
信号を印加するマイクロコンピュータと、前記制御信号
と基準電圧とを比較し、停止信号を発生する比較回路
と、前記停止信号に応じて前記VCOの動作を停止させる
停止回路とを備える点を特徴とする。
に不使用状態になるICの外付ピンと、該外付ピンに制御
信号を印加するマイクロコンピュータと、前記制御信号
と基準電圧とを比較し、停止信号を発生する比較回路
と、前記停止信号に応じて前記VCOの動作を停止させる
停止回路とを備える点を特徴とする。
（ホ） 作用 本考案に依れば、FM受信時に不使用状態となるICの外
付ピンに強制電圧を印加することにより、VCOの発振停
止を行なっているので、前記強制電圧を印加することに
起因する悪影響が生じない。また、マイクロコンピュー
タの出力ポートに得られる小電流の制御信号により直接
駆動することが出来るので、格別の電源回路を構成する
必要が無い。
付ピンに強制電圧を印加することにより、VCOの発振停
止を行なっているので、前記強制電圧を印加することに
起因する悪影響が生じない。また、マイクロコンピュー
タの出力ポートに得られる小電流の制御信号により直接
駆動することが出来るので、格別の電源回路を構成する
必要が無い。
（ヘ） 実施例 第１図は、本考案の一実施例を示す回路図で、（19）
はAMステレオ放送を受信する為のAM受信部、（20）は該
AM受信部（19）の動作を制御するスイッチ、（21）は前
記AM受信部（20）の検波出力信号が得られるICの外付ピ
ン、（22）は前記外付ピン（21）に制御信号を印加する
マイクロコンピュータ、（23）はベースが前記外付ピン
（21）に接続される第１トランジスタ（24）とベースが
基準電源（25）に接続される第２トランジスタ（26）と
から成る比較回路、（27）はベースが前記第１トランジ
スタ（24）のコレクタに接続された第３トランジスタ
（28）とベースが前記第３トランジスタ（28）のコレク
タに接続された第４トランジスタ（29）とから成る停止
回路、（30）はVCO、及び（31）は第５及び第６トラン
ジスタ（32）及び（33）を含む前記VCO（30）のバイア
ス回路である。尚、第１図におけるマイクロコンピュー
タ（22）は、ICの外付ピン（21）に外付され、その他の
回路はIC内に集積化される。
はAMステレオ放送を受信する為のAM受信部、（20）は該
AM受信部（19）の動作を制御するスイッチ、（21）は前
記AM受信部（20）の検波出力信号が得られるICの外付ピ
ン、（22）は前記外付ピン（21）に制御信号を印加する
マイクロコンピュータ、（23）はベースが前記外付ピン
（21）に接続される第１トランジスタ（24）とベースが
基準電源（25）に接続される第２トランジスタ（26）と
から成る比較回路、（27）はベースが前記第１トランジ
スタ（24）のコレクタに接続された第３トランジスタ
（28）とベースが前記第３トランジスタ（28）のコレク
タに接続された第４トランジスタ（29）とから成る停止
回路、（30）はVCO、及び（31）は第５及び第６トラン
ジスタ（32）及び（33）を含む前記VCO（30）のバイア
ス回路である。尚、第１図におけるマイクロコンピュー
タ（22）は、ICの外付ピン（21）に外付され、その他の
回路はIC内に集積化される。
いま、AMラジオ放送を受信しているとすれば、スイッ
チ（20）が閉成し、AM受信部（19）の各回路に動作電圧
が印加される。そして、前記AM受信部（19）から発生す
るAM検波出力信号は、外付ピン（21）及び結合コンデン
サ（34）を介して後段に伝送される。その場合、AM受信
時であるから、VCO（30）は使用されていず、前記AM検
波出力信号が比較回路（23）の第１トランジスタ（24）
のベースに印加されたとしても、VCO（30）の動作に異
常を来すことはない。
チ（20）が閉成し、AM受信部（19）の各回路に動作電圧
が印加される。そして、前記AM受信部（19）から発生す
るAM検波出力信号は、外付ピン（21）及び結合コンデン
サ（34）を介して後段に伝送される。その場合、AM受信
時であるから、VCO（30）は使用されていず、前記AM検
波出力信号が比較回路（23）の第１トランジスタ（24）
のベースに印加されたとしても、VCO（30）の動作に異
常を来すことはない。
次に、FMステレオラジオ放送を受信しているとすれ
ば、スイッチ（20）が開放され、AM受信部（19）の各回
路に動作電圧が印加されないので、前記AM受信部（19）
が動作を停止し、その出力端はハイインピーダンスとな
り、出力信号が発生しない。その時、VCO（30）は正常
動作状態にあり、そのバイアス回路（31）も正常に動作
している。尚、比較回路（23）の第１トランジスタ（2
4）のベースには、何ら信号が印加されないので、前記
第１トランジスタ（24）がオフになり、第３及び第４ト
ランジスタ（28）及び（29）もオフになっている。
ば、スイッチ（20）が開放され、AM受信部（19）の各回
路に動作電圧が印加されないので、前記AM受信部（19）
が動作を停止し、その出力端はハイインピーダンスとな
り、出力信号が発生しない。その時、VCO（30）は正常
動作状態にあり、そのバイアス回路（31）も正常に動作
している。尚、比較回路（23）の第１トランジスタ（2
4）のベースには、何ら信号が印加されないので、前記
第１トランジスタ（24）がオフになり、第３及び第４ト
ランジスタ（28）及び（29）もオフになっている。
VCO（30）の発振を強制的に停止させる為に、マイク
ロコンピュータ（22）の出力ポートに得られる所定の電
圧（例えば5V）を有し、電流の小（例えば200μＡ）な
る制御信号を、外付ピン（21）に印加したとすれば、第
２トランジスタ（26）のベースに印加される基準電圧
（例えば3.6V）よりも第１トランジスタ（24）のベース
に印加される制御信号のレベルの方が大である為、前記
第１トランジスタ（24）がオンになり、第３及び第４ト
ランジスタ（28）及び（29）もオンになる。その為、バ
イアス回路（31）を構成する第５トランジスタ（32）の
コレクタが接地され、前記バイアス回路（31）の動作が
停止する。従って、VCO（30）の発振が停止し、FM受信
機はモノラル動作状態になる。
ロコンピュータ（22）の出力ポートに得られる所定の電
圧（例えば5V）を有し、電流の小（例えば200μＡ）な
る制御信号を、外付ピン（21）に印加したとすれば、第
２トランジスタ（26）のベースに印加される基準電圧
（例えば3.6V）よりも第１トランジスタ（24）のベース
に印加される制御信号のレベルの方が大である為、前記
第１トランジスタ（24）がオンになり、第３及び第４ト
ランジスタ（28）及び（29）もオンになる。その為、バ
イアス回路（31）を構成する第５トランジスタ（32）の
コレクタが接地され、前記バイアス回路（31）の動作が
停止する。従って、VCO（30）の発振が停止し、FM受信
機はモノラル動作状態になる。
（ト） 考案の効果 以上述べた如く、本考案に依れば、FM受信時に使用し
ないICの外付ピンを用いてVCOの停止を行なっているの
で、ICの外付ピンの増加を招かず、IC内の他の回路に対
して悪影響を及ぼさない。また、マイクロコンピュータ
から得られる制御信号を直接使用してVCOの発振停止を
行なっているので、格別の電源回路を必要とせず、回路
の簡略化が計れる。更に、制御信号が印加される外付ピ
ンに大容量のコンデンサが接続されなくなるので、前記
制御信号がなまるのを防止出来、スイッチング速度の向
上を計ることが出来る。また更に、比較回路の基準電圧
を任意に設定出来、マイクロコンピュータの出力制御信
号で直接駆動する場合でも、スイッチングマージンを十
分大にすることが出来る。
ないICの外付ピンを用いてVCOの停止を行なっているの
で、ICの外付ピンの増加を招かず、IC内の他の回路に対
して悪影響を及ぼさない。また、マイクロコンピュータ
から得られる制御信号を直接使用してVCOの発振停止を
行なっているので、格別の電源回路を必要とせず、回路
の簡略化が計れる。更に、制御信号が印加される外付ピ
ンに大容量のコンデンサが接続されなくなるので、前記
制御信号がなまるのを防止出来、スイッチング速度の向
上を計ることが出来る。また更に、比較回路の基準電圧
を任意に設定出来、マイクロコンピュータの出力制御信
号で直接駆動する場合でも、スイッチングマージンを十
分大にすることが出来る。
第１図は、本考案の一実施例を示す回路図、及び第２図
は従来のVCO停止回路を示す回路図である。 （19）……AM受信部、（23）……比較回路、（27）……
停止回路、（30）……VCO。
は従来のVCO停止回路を示す回路図である。 （19）……AM受信部、（23）……比較回路、（27）……
停止回路、（30）……VCO。
Claims (2)
- 【請求項１】IC内に配置され、FMステレオ放送信号中に
含まれるステレオパイロット信号に同期して発振するVC
Oを、強制的に停止状態にするVCO停止回路において、前
記IC内に配置され、AM受信時にAM検波信号を発生すると
ともに、FM受信時の不使用状態の際その出力端が高出力
インピーダンスになるAM受信回路と、該AM受信回路の出
力端に接続される前記ICの外付ピンと、前記ICの外部回
路として、FMステレオ放送のときFM受信を強制モノラル
状態にするために、該外付ピンに小電流の制御信号を印
加するマイクロコンピュータと、前記IC内に配置され、
前記制御信号または前記AM検波信号と、前記IC内で生成
される基準電圧とを比較し、停止信号を発生する比較回
路と、前記IC内に配置され、前記停止信号に応じて前記
VCOの動作を停止させる停止回路とを備えることを特徴
とするVCO停止回路。 - 【請求項２】前記マイクロコンピュータは、そのポート
に前記基準電圧よりも高い電圧の制御信号を発生するこ
とを特徴とする請求項第１記載のVCO停止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988136223U JP2560711Y2 (ja) | 1988-10-19 | 1988-10-19 | Ｖｃｏ停止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988136223U JP2560711Y2 (ja) | 1988-10-19 | 1988-10-19 | Ｖｃｏ停止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0257634U JPH0257634U (ja) | 1990-04-25 |
| JP2560711Y2 true JP2560711Y2 (ja) | 1998-01-26 |
Family
ID=31396530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988136223U Expired - Lifetime JP2560711Y2 (ja) | 1988-10-19 | 1988-10-19 | Ｖｃｏ停止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560711Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521411Y2 (ja) * | 1976-11-01 | 1980-05-23 | ||
| JPS5813647Y2 (ja) * | 1977-12-20 | 1983-03-16 | 三洋電機株式会社 | ステレオマルチプレツクス回路 |
| JPS6016132B2 (ja) * | 1979-02-06 | 1985-04-24 | 三菱電機株式会社 | 半導体集積回路 |
| JPS6219958A (ja) * | 1985-07-19 | 1987-01-28 | Hitachi Ltd | 半導体集積回路装置 |
-
1988
- 1988-10-19 JP JP1988136223U patent/JP2560711Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0257634U (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0326940B1 (en) | A phase locked loop having a fast lock current reduction and clamping circuit | |
| EP0312141B1 (en) | Oscillator circuit comprising a phase control loop | |
| JP2560711Y2 (ja) | Ｖｃｏ停止回路 | |
| US3950620A (en) | Electric circuit containing an integral phase-locked loop | |
| JP2782963B2 (ja) | 増幅回路 | |
| US4791325A (en) | Class B clamp circuit | |
| JPH04603Y2 (ja) | ||
| JPH0354449Y2 (ja) | ||
| JPS5813647Y2 (ja) | ステレオマルチプレツクス回路 | |
| JPH0224269Y2 (ja) | ||
| JP2689477B2 (ja) | テレビジョンチューナ回路 | |
| JPS5850655Y2 (ja) | Ｐｌｌマルチプレックス復調回路 | |
| JPH04600Y2 (ja) | ||
| JPS5934023B2 (ja) | 受信器 | |
| JPH0138972Y2 (ja) | ||
| JP2966639B2 (ja) | 電圧制御発振回路 | |
| JP2535921B2 (ja) | プリスケ−ラ | |
| JPS5920213B2 (ja) | ステレオ復調回路 | |
| JPH1051299A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS6321392B2 (ja) | ||
| JPS5936048Y2 (ja) | 受信器 | |
| JPH0342009B2 (ja) | ||
| JPH05276031A (ja) | 周波数シンセサイザ | |
| JPS59229905A (ja) | 位相比較器 | |
| JPS5811082Y2 (ja) | 分周器 |