JPS6016132B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6016132B2 JPS6016132B2 JP54012921A JP1292179A JPS6016132B2 JP S6016132 B2 JPS6016132 B2 JP S6016132B2 JP 54012921 A JP54012921 A JP 54012921A JP 1292179 A JP1292179 A JP 1292179A JP S6016132 B2 JPS6016132 B2 JP S6016132B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- transistor
- diode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000010355 oscillation Effects 0.000 claims description 65
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/81—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for stereo-monaural switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明はＰＬＬ方式とＦＭステレオ復調回路用半導体
集積回路の改良に関するものである。
集積回路の改良に関するものである。
ＦＬＬ方式のＦＭステレオ復調回路においては、薮入力
信号時のステレオの信号対雑音比の低下による聞きにく
さをさげるために、モ／ラル動作の必要なときがある。
また、ＡＭ放送を受信するときには、内部発振周波数の
高調波によるビート妨害をさげることが必要なときがあ
る。これらの場合には、発振回路の動作を停止してモノ
ラル動作とするのが一般的な方法である。従来の半導体
集積回路による方法では、この発振停止のために専用の
制御端子を設けていた。また、ＦＭステレオ放送のパイ
ロット信号に同期させるために発振周波数を調整する必
要があり、このための観測端子も備えているのが普通で
ある。このように、従来の回路では、これら２つの端子
が専用のため、２つの端子が必要であった。半導体集積
回路では外部端子数に制限があり、２つの端子を１つに
共通化することのメリットは大きい。この発明は以上の
点に鑑み、このような問題を解決すると共にかかる欠点
を除去すべ〈なされたもので、その目的は簡単な構成に
よって、外部端子数を抵減し、半導体集積回路における
外部端子の利用率を向上することができる半導体集積回
路を提供するこにある。
信号時のステレオの信号対雑音比の低下による聞きにく
さをさげるために、モ／ラル動作の必要なときがある。
また、ＡＭ放送を受信するときには、内部発振周波数の
高調波によるビート妨害をさげることが必要なときがあ
る。これらの場合には、発振回路の動作を停止してモノ
ラル動作とするのが一般的な方法である。従来の半導体
集積回路による方法では、この発振停止のために専用の
制御端子を設けていた。また、ＦＭステレオ放送のパイ
ロット信号に同期させるために発振周波数を調整する必
要があり、このための観測端子も備えているのが普通で
ある。このように、従来の回路では、これら２つの端子
が専用のため、２つの端子が必要であった。半導体集積
回路では外部端子数に制限があり、２つの端子を１つに
共通化することのメリットは大きい。この発明は以上の
点に鑑み、このような問題を解決すると共にかかる欠点
を除去すべ〈なされたもので、その目的は簡単な構成に
よって、外部端子数を抵減し、半導体集積回路における
外部端子の利用率を向上することができる半導体集積回
路を提供するこにある。
このような目的を達成するため、この発明は、電源と接
地間に直列接続された第１抵抗と第１ダイオードからな
るバイアス回路を含みこのバイアス回路により定常状態
の回路動作を行う発振回路と、この発振回路の発振周波
数を観測し発振出力をモニタする機能とその発振回路の
発振を制御する機能を兼ね備えた１つの外部端子と、上
記電源と接地間に直列接続された第２抵抗と第２ダイオ
ードの接続点にェミッタが接続されベースが上記外部端
子に接続された第１トランジスタとこの第１トランジス
タの導適時に導適状態となりかつコレクタが上記バイア
ス回路の第１抵抗と第１ダイオードの接続点に接続され
導適時に上記第１ダイオードを等価的に短絡する第２ト
ランジスタとからなり上記発振回路の動作を制御する発
振制御回路とを備え、上記外部端子を第１状態にしたと
きには上記発振回路が動作を停止し、第２状態にしたと
きには上記発振回路が発振し得るようにしたものである
。
地間に直列接続された第１抵抗と第１ダイオードからな
るバイアス回路を含みこのバイアス回路により定常状態
の回路動作を行う発振回路と、この発振回路の発振周波
数を観測し発振出力をモニタする機能とその発振回路の
発振を制御する機能を兼ね備えた１つの外部端子と、上
記電源と接地間に直列接続された第２抵抗と第２ダイオ
ードの接続点にェミッタが接続されベースが上記外部端
子に接続された第１トランジスタとこの第１トランジス
タの導適時に導適状態となりかつコレクタが上記バイア
ス回路の第１抵抗と第１ダイオードの接続点に接続され
導適時に上記第１ダイオードを等価的に短絡する第２ト
ランジスタとからなり上記発振回路の動作を制御する発
振制御回路とを備え、上記外部端子を第１状態にしたと
きには上記発振回路が動作を停止し、第２状態にしたと
きには上記発振回路が発振し得るようにしたものである
。
以下、図面に基づきこの発明の実施例を詳細に説明する
。
。
まず、実施例を説明する前にこの発明の理解を容易にす
るため、原理について説明する。
るため、原理について説明する。
第１図はこの発明の原理的構成を示すブロック図である
。
。
第１図において、１は発振回路、２は分周回路、３は発
振制御回路、４は発振制御回路３の動作レベルを定めた
基準電圧端子、５は発振周波数を観測し発振出力をモニ
夕する機能と発振回路３の発振動作を制御する機能を兼
ね備えた１つの外部端子（以下、端子と略称する）、１
２は発振回路１の出力端と分周回路２の入力端を接続す
る線路、２５は分周回路２の出力端と端子５を接続する
線路、５３は端子５と発振制御回路３の入力端を接続す
る線路、３１は発振制御回路３の出力端と発振回路１の
制御入力機とを接続する線路を示す。第２図はこの発明
の一実施例の具体的構成を示す回路図であり、主要部分
にのみ符号を付してある。第１図と同じ符号の部分は、
第１図と同一の機能をもつ部分である。第２図において
、発振回路１はダイオード１０１と抵抗１０２によるバ
イアス回路を含んでおり、このバイアス回路により定常
状態の回路動作が行なわれている。分周回路２は各々が
１／２の分周比を持つ２つの分周回路２０１，２００か
ら成っており、結果的に発振回路１の発振周波数の１′
４の周波数が端子５において観測される。後段の分周回
路２００の特長は、出力トランジスタ２０３，２０４の
ェミツタと接地間にダイオード２０２が挿入されている
ことである。発振制御回路３は、電源端子６と接地間に
直列接続された抵抗３０１，ダイオード２０２，抵抗３
０３を含み、抵抗３０１とダイオード３０２の接続点‘
こ基準電圧端子４が設けられている。ＰＮＰトランジス
タ３０４のエミツタがこの基準電圧端子４に接続されて
おり、トランジスタ３０４のベースは抵抗３０７を介し
て端子５に接続されている。本例では、端子５を接地に
接続するとトランジスタ３０４のベースが端子４の基準
電圧よりも低くなり、トランジスタ３０４が導通するよ
うに設定されている。このトランジスタ３０４が導適す
ると、そのコレクタ電流が抵抗３０５を介してＮＰＮト
ランジスタ３０６のベースに供ｖ給される。トランジス
タ３０６のェミツタは接地に接続されており、コレクタ
は線路３１を介して発振回路１のバイアス回路のダイオ
ード１０１と抵抗１０２の接続点‘こ接続されている。
従って、トランジスタ３０６のベースに電流が供Ｖ給さ
れてトランジスタ３０６が飽和状態となると、ダイオー
ド１０１が等価的に短絡される形となり、発振回路１の
バイアス供給が停止され、発振回路１の動作が停止され
る。端子５が再び接地から解放されるトランジスタ３０
４が非導通となる条件にバイアス設定がされているため
、トランジスタ３０６が非導適状態となり、発振回路１
のバイアス状態が再び正常状態になるので、再び発振動
作が行われる。端子５が接地から解放された状態におい
て、端子５は線路２５を介して分周回路２の出力端に接
続されているので、端子５には常に発振出力により上下
に電圧変化が現われ、発振周波数の観測が可能である。
しかし、端子５の電圧振幅の下限がトランジスタ３０４
のバイアス条件を満たすまで下ると、前述のように発振
動作が停止してしまい、所望の特性が得られない。そこ
でこの実施例では、分周回路２の出力振幅の下限を制限
するようにしている。すなわち、ダイオード２０２をト
ランジスタ２０３，２０４のエミツタと接地間に挿入し
、トランジスタ２０３のコレクタ電圧が飽和しても少な
くともダイオード２０２の順方向電圧降下分だけは保証
できるようにして、端子５を接地から解放した時にはト
ランジスタ３０４が非導適状機になるバイアス条件を得
るようにした。発振制御回路３のダイオード３０２は、
例えば抵抗に変えても良いが、本例ではトランジスタ３
０４の温度補償の目的で挿入している。なお、以上は分
周回路２を用いた例について説明したが、分周回路を用
いずに発振回路１の出力を発振制御回路３へ直接入力す
るよう構成することも、端子５に与える電圧振幅の条件
を満たすようにすれば可能であることは明白である。
振制御回路、４は発振制御回路３の動作レベルを定めた
基準電圧端子、５は発振周波数を観測し発振出力をモニ
夕する機能と発振回路３の発振動作を制御する機能を兼
ね備えた１つの外部端子（以下、端子と略称する）、１
２は発振回路１の出力端と分周回路２の入力端を接続す
る線路、２５は分周回路２の出力端と端子５を接続する
線路、５３は端子５と発振制御回路３の入力端を接続す
る線路、３１は発振制御回路３の出力端と発振回路１の
制御入力機とを接続する線路を示す。第２図はこの発明
の一実施例の具体的構成を示す回路図であり、主要部分
にのみ符号を付してある。第１図と同じ符号の部分は、
第１図と同一の機能をもつ部分である。第２図において
、発振回路１はダイオード１０１と抵抗１０２によるバ
イアス回路を含んでおり、このバイアス回路により定常
状態の回路動作が行なわれている。分周回路２は各々が
１／２の分周比を持つ２つの分周回路２０１，２００か
ら成っており、結果的に発振回路１の発振周波数の１′
４の周波数が端子５において観測される。後段の分周回
路２００の特長は、出力トランジスタ２０３，２０４の
ェミツタと接地間にダイオード２０２が挿入されている
ことである。発振制御回路３は、電源端子６と接地間に
直列接続された抵抗３０１，ダイオード２０２，抵抗３
０３を含み、抵抗３０１とダイオード３０２の接続点‘
こ基準電圧端子４が設けられている。ＰＮＰトランジス
タ３０４のエミツタがこの基準電圧端子４に接続されて
おり、トランジスタ３０４のベースは抵抗３０７を介し
て端子５に接続されている。本例では、端子５を接地に
接続するとトランジスタ３０４のベースが端子４の基準
電圧よりも低くなり、トランジスタ３０４が導通するよ
うに設定されている。このトランジスタ３０４が導適す
ると、そのコレクタ電流が抵抗３０５を介してＮＰＮト
ランジスタ３０６のベースに供ｖ給される。トランジス
タ３０６のェミツタは接地に接続されており、コレクタ
は線路３１を介して発振回路１のバイアス回路のダイオ
ード１０１と抵抗１０２の接続点‘こ接続されている。
従って、トランジスタ３０６のベースに電流が供Ｖ給さ
れてトランジスタ３０６が飽和状態となると、ダイオー
ド１０１が等価的に短絡される形となり、発振回路１の
バイアス供給が停止され、発振回路１の動作が停止され
る。端子５が再び接地から解放されるトランジスタ３０
４が非導通となる条件にバイアス設定がされているため
、トランジスタ３０６が非導適状態となり、発振回路１
のバイアス状態が再び正常状態になるので、再び発振動
作が行われる。端子５が接地から解放された状態におい
て、端子５は線路２５を介して分周回路２の出力端に接
続されているので、端子５には常に発振出力により上下
に電圧変化が現われ、発振周波数の観測が可能である。
しかし、端子５の電圧振幅の下限がトランジスタ３０４
のバイアス条件を満たすまで下ると、前述のように発振
動作が停止してしまい、所望の特性が得られない。そこ
でこの実施例では、分周回路２の出力振幅の下限を制限
するようにしている。すなわち、ダイオード２０２をト
ランジスタ２０３，２０４のエミツタと接地間に挿入し
、トランジスタ２０３のコレクタ電圧が飽和しても少な
くともダイオード２０２の順方向電圧降下分だけは保証
できるようにして、端子５を接地から解放した時にはト
ランジスタ３０４が非導適状機になるバイアス条件を得
るようにした。発振制御回路３のダイオード３０２は、
例えば抵抗に変えても良いが、本例ではトランジスタ３
０４の温度補償の目的で挿入している。なお、以上は分
周回路２を用いた例について説明したが、分周回路を用
いずに発振回路１の出力を発振制御回路３へ直接入力す
るよう構成することも、端子５に与える電圧振幅の条件
を満たすようにすれば可能であることは明白である。
以上の説明から明らかなように、この発明によれば、複
雑な手段を用いることなく、発振回路にバイアス回路を
設け、この発振回路の動作を制御する発振制御回路に発
振周波数を観測し発振出力をモニタする機能と発振回路
の発振を制御する機能を兼ねた１つの外部端子を接続し
、この外部端子を第１状態にしたときには発振回路が動
作を特止し、第２状態にしたときには発振回路が発振し
得るようにした簡単な構成によって、外部端子数を低減
し、半導体集積回路における外部端子の利用率を向上す
ることができるので、実用上の効果は極めて大である。
雑な手段を用いることなく、発振回路にバイアス回路を
設け、この発振回路の動作を制御する発振制御回路に発
振周波数を観測し発振出力をモニタする機能と発振回路
の発振を制御する機能を兼ねた１つの外部端子を接続し
、この外部端子を第１状態にしたときには発振回路が動
作を特止し、第２状態にしたときには発振回路が発振し
得るようにした簡単な構成によって、外部端子数を低減
し、半導体集積回路における外部端子の利用率を向上す
ることができるので、実用上の効果は極めて大である。
図面の簡単な説明第１図はこの発明の概念を示すブロッ
ク図、第２図はこの発明の一実施例を示すブロック図で
ある。
ク図、第２図はこの発明の一実施例を示すブロック図で
ある。
図において、１は発振回路、２は分周回路、３は発振制
御回路、５は共通化された発振周波数観測と発振制御の
ための端子である。
御回路、５は共通化された発振周波数観測と発振制御の
ための端子である。
なお、図中同一符号は同一または相当部分を示す。第１
図 第２図
図 第２図
Claims (1)
- １ 電源と接地間に直列接続された第１抵抗と第１ダイ
オードからなるバイアス回路を含みこのバイアス回路に
より定常状態の回路動作を行う発振回路、この発振回路
の発振周波数を観測し発振出力をモニタする機能と該発
振回路の発振を制御する機能を兼ね備えた１つの外部端
子と、前記電源と接地間に直列接続された第２抵抗と第
２ダイオードの接続点にエミツタが接続されベースが前
記外部端子に接続された第１トランジスタとこの第１ト
ランジスタの導通時に導通状態となりかつコレクタが前
記バイアス回路の第１抵抗と第１ダイオードの接続点に
接続され導通時に前記第１ダイオードと等価的に短絡す
る第２トランジスタとからなり前記発振回路の動作を制
御する発振制御回路とを備え、前記外部端子を第１状態
にしたときには前記発振回路が動作を停止し、第２状態
にしたときには前記発振回路が発振し得るようにしたこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54012921A JPS6016132B2 (ja) | 1979-02-06 | 1979-02-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54012921A JPS6016132B2 (ja) | 1979-02-06 | 1979-02-06 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105440A JPS55105440A (en) | 1980-08-13 |
| JPS6016132B2 true JPS6016132B2 (ja) | 1985-04-24 |
Family
ID=11818789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54012921A Expired JPS6016132B2 (ja) | 1979-02-06 | 1979-02-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016132B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560711Y2 (ja) * | 1988-10-19 | 1998-01-26 | 三洋電機株式会社 | Ｖｃｏ停止回路 |
-
1979
- 1979-02-06 JP JP54012921A patent/JPS6016132B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105440A (en) | 1980-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677570B2 (ja) | 増幅回路配置 | |
| JPS6148310B2 (ja) | ||
| US3950620A (en) | Electric circuit containing an integral phase-locked loop | |
| JPS6016132B2 (ja) | 半導体集積回路 | |
| US4054839A (en) | Balanced synchronous detector circuit | |
| JPS6141442B2 (ja) | ||
| JPS6027211B2 (ja) | 交流電圧を電子的に供給するための回路装置 | |
| US4518933A (en) | Integrable transistor oscillator requiring only one pin to quartz resonator | |
| US4283793A (en) | Muting signal generation circuit for an FM receiver | |
| JPS58171114A (ja) | 信号入力回路 | |
| JPS5936048Y2 (ja) | 受信器 | |
| JPS5840668Y2 (ja) | ミユ−テイング回路 | |
| JPS5926662Y2 (ja) | Ｆｍ受信機の同調表示装置 | |
| JP2560711Y2 (ja) | Ｖｃｏ停止回路 | |
| JPH04600Y2 (ja) | ||
| JP2570864B2 (ja) | チャージポンプ回路 | |
| US3898484A (en) | Monolithic horizontal processing circuit with selectable duty cycle | |
| EP0153775B1 (en) | Circuit for signal processing in a picture display device | |
| JPS5850655Y2 (ja) | Ｐｌｌマルチプレックス復調回路 | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPS6031266B2 (ja) | 電流検出回路 | |
| JPH0241958Y2 (ja) | ||
| KR100669831B1 (ko) | 기생-전류 제한기를 구비한 증폭기 출력단 | |
| JP2829965B2 (ja) | プリスケーラ回路 | |
| JPS5926661Y2 (ja) | Ｆｍ受信機の同調表示装置 |