KR100669831B1 - 기생-전류 제한기를 구비한 증폭기 출력단 - Google Patents

Abstract

본 발명은 증폭기(AMP)용 출력단에 관한 것으로, 상기 증폭기용 출력단은 2개의 전원 단자들(VCC 및 GND) 사이에 배치된 그들의 주 전류 경로들을 갖는 제 1 트랜지스터(T1) 및 제 2 트랜지스터(T2)를 포함하고, 상기 제 1 트랜지스터(T1)의 바이어스 단자는 증폭기(AMP)의 출력부에 접속되고, 상기 제 2 트랜지스터(T2)의 바이어스 단자는 바이어스 회로(BC)를 통해 증폭기(AMP)의 입력부에 접속된다.

본 발명에 따라, 바이어스 회로는,

제 2 트랜지스터(T2)가 포화 상태에 들어간 순간을 시그널링하는 검출 모듈(detection module)과,

활성화될 때, 상기 제 2 트랜지스터가 포화되는 경우에, 제 2 트랜지스터(T2)의 바이어스 단자에 고 임피던스를 주는 임피던스 적응 모듈(impedance adaptation module)을 포함한다.

본 발명은 제 2 트랜지스터(T2)가 포화되는 경우에 나타나는 기생 트랜지스터(parasitic transistor; PT2)를 통해 기판에 주입된 기생 전류의 값을 제한할 수 있다.

적용 : 텔레비전을 위한 튜너 또는 무선 전화 수신기들에서의 저-노이즈 증폭기 출력단

발진기, 기생 트랜지스터, 고 임피던스, 기생 전류, 증폭기 출력단, 바이어스 단자

Description

기생-전류 제한기를 구비한 증폭기 출력단{Amplifier output stage provided with a parasitic-current limiter}

도 1은 무선 전기 신호들을 선택하기 위한 장치를 나타내는 부분적인 기능도.

도 2는 본 발명에 따른 출력단을 구비한 증폭기를 나타내는 기능도.

도 3은 본 발명의 양호한 실시예에 따른 출력단을 나타내는 전기 회로도.

* 도면의 주요 부분에 대한 부호의 간단한 설명 *

OSC: 발진기 BC : 바이어스 회로

Vm: 출력 신호 MX: 혼합기

AMP: 증폭기 OUT: 출력 단자

PPS: 출력단 DET : 검출 모듈

본 발명은 각각 바이어스 단자, 기준 단자 및 전송 단자를 구비한 제 1 및 제 2 트랜지스터를 포함하는 증폭기 출력단에 관한 것으로, 상기 제 1 및 제 2 트랜지스터들은 제 1 및 제 2 전원 단자들 사이에 배치된 그의 주 전류 경로들과, 상기 증폭기 출력단의 출력 단자를 구성하는 상기 전류 경로들 사이의 접합점을 갖고, 제 1 트랜지스터의 바이어스 단자는 증폭기의 출력부에 접속되고, 제 2 트랜지스터의 바이어스 단자는 바이어스 회로를 통해 증폭기의 입력부에 접속된다.

이러한 출력 단자들은 집적 회로들에 일반적으로 사용된다. 이 출력 단자들은 저 에너지 소산의 손실로 증폭기의 출력부에 존재하는 신호의 증폭을 실현하는 이점을 갖는다. 그러나, 공지된 출력 회로는, 제 2 트랜지스터가 포화 상태에 있는 경우에 나타나는 중대한 결점을 갖는다. 이 상태에 있어서, 제 2 트랜지스터는 제 2 트랜지스터의 도전형과 반대되는 도전형의 기생 트랜지스터를 특징으로 하고, 그 기생 트랜지스터의 바이어스 단자, 기준 단자 및 전송 단자는 제 2 트랜지스터의 각각 전송 단자, 바이어스 단자 및 기판에 의해 구성된다. 제 2 트랜지스터가 포화되는 경우에, 제 2 트랜지스터는 기생 트랜지스터의 주 전류 경로를 통해 기판으로 향하는 바이어스 단자에서 바이어스 전류를 수신한다. 제 2 트랜지스터의 바이어스 단자가 저 임피던스를 갖는 경우에, 바이어스 전류값을 제한하지 않고, 이는 정확하게 제 2 트랜지스터의 바이어스 단자가, 등가 임피던스(equivalent impedance)가 필연적으로 낮은 증폭기의 입력부에 접속되는 공지의 출력단들에 대한 경우이다. 이 접속은 직접 또는 바이어스 단자가 증폭기의 입력부에 접속되는 트랜지스터의 주 전류 경로를 통해 전원 단자에 접속된 다이오드를 구비할 수 있는 바이어스 회로를 통해 실현되지만, 바이어스 회로는 하여튼 제 2 트랜지스터의 바이어스 전류를 제한하는데 충분한 임피던스를 갖지 않는다. 따라서, 제 2 트랜지스터의 바이어스 단자의 저 임피던스 때문에, 기판의 표면상에 집적 회로내에 존재하는 모든 구성요소들의 동작을 방해할 각오로 강한 기생 전류가 기판내에 주입되고, 이 회로를 오히려 손상시킬 수 있는 결과를 갖아, 상기 바이어스 전류의 값은 제한되지 않는다. 더욱이, 제 2 트랜지스터가 출력단의 출력 단자에서의 전위의 증가의 영향 하에 선형 동작 모드를 재개하도록 제 2 트랜지스터의 포화 상태를 떠나는 경우에, 제 2 트랜지스터의 베이스에 축적된 전하의 중대한 양의 필연적인 배제는 기생 트랜지스터가 소멸하였을 때에 상기 제 2 트랜지스터의 콜렉터내에 전류 펄스를 발생한다. 현재, 집적 회로의 전원 단자들은 집적 회로를 병합하는 보호 하우징(protection housing)상에 존재하는 핀들이 와이어들에 의해 접속되어, 이 핀들이 집적 회로 및 하우징 외측의 구성요소들 사이의 전기적 접속들을 제공한다. 이 와이어들은 고유의 인덕턴스를 갖고, 상기 인덕턴스가 전류 펄스를 받는 경우에 대단히 높은 값의 전압 피크를 발생하여, 그 전압 피크가 파괴적 효과들을 갖거나 전원 단자들의 전위를 적어도 방해하여 그에 의해 전체 집적 회로의 동작을 방해할 수 있다.

본 발명의 목적은, 제 2 트랜지스터의 바이어스 전류의 값이 상기 제 2 트랜지스터가 포화 상태에 있는 경우에 제어되고, 이리하여 제어는 제 2 트랜지스터가 선형 동작 상태에 있는 경우에는 동작하지 않는 출력단을 제공함으로써 이들 결점들을 제거하는 것이다.

본 발명에 따라, 개시부에 기재된 바와 같은 출력단에 있어서,

바이어스 회로는:

제 2 트랜지스터가 포화 상태에 들어간 순간을 시그널링하는 검출 모듈과;

활성화될 때, 상기 제 2 트랜지스터가 포화되는 경우에, 제 2 트랜지스터의 바이어스 단자에 고 임피던스를 주는 임피던스 적응 모듈을 포함하는 것을 특징으로 한다

이 출력단에 있어서, 제 2 트랜지스터의 포화는 그의 바이어스 단자의 임피던스의 상당한 증가를 야기시킨다. 이 강한 임피던스의 존재는, 제 2 트랜지스터가 그 선형 동작 모드를 재개할 때까지 바이어스 전류값을 제한하는 것을 허용한다.

본 발명의 특정 실시예에 있어서, 상술한 바와 같은 출력단은, 제 2 트랜지스터의 바이어스 단자에서의 전류의 값이 미리 결정된 임계치를 초과하는 경우에, 검출 모듈이 출력부에서 검출 전류를 발생하기 위한 수단을 구비하고, 상기 검출 전류는 임피던스 적응 모듈을 활성화하는 것을 특징으로 한다.

이 실시예에 있어서, 제 2 트랜지스터가 포화되는 순간을 시그널링하는 정보는 용이하게 이용될 수 있는 전류의 형태로 구체화된다. 이하에 설명되는 바와 같이, 이 실시예는 임피던스 적응 및 검출 모듈들에 대하여 간단 및 그에 따른 저비용의 구조의 사용을 가능하게 한다.

본 발명의 특정 실시예에 있어서, 임피던스 적응 모듈은, 바이어스 단자가 저항기를 통해 증폭기의 입력부에 접속되고, 주 전류 경로가 제 1 및 제 2 전원 단자들 사이의 제 1 전류원과 직렬로 배치된 제 3 트랜지스터를 포함하고, 상기 제 3 트랜지스터의 기준 단자는 검출 모듈을 통해 제 2 트랜지스터의 바이어스 단자에 접속되고, 상기 제 3 트랜지스터의 바이어스 단자는 다이오드를 통해 검출 모듈의 출력부에 접속된다.

그 단순함의 덕택으로 유리한 이 실시예에 있어서, 검출 전류의 유일한 존재가 다이오드를 도통으로 하고, 그리하여 임피던스 적응 모듈을 활성화하여, 그것이 제 2 트랜지스터의 바이어스 전류의 제한을 가능하게 한다.

본 발명의 양호한 실시예에 있어서, 검출 모듈은 바이어스 단자가 제 3 트랜지스터의 기준 단자에 접속되고, 전송 및 기준 단자들이 각각 제 2 및 제 3 전류원들을 통해 제 1 및 제 2 전원들에 접속된 제 4 트랜지스터를 포함하고, 상기 제 4 트랜지스터의 전송 단자는 검출 모듈의 출력부를 구성하고, 상기 4 트랜지스터의 기준 단자는 제 2 트랜지스터의 바이어스 단자에 접속된다.

이 구조는, 바이어스 전류가 제 2 트랜지스터가 포화되는 순간을 표현한다고 생각되는 임계값을 간단 및 염가의 방법으로 조절하는 것을 가능하게 한다. 실제로, 상기 바이어스 전류의 값이 제 2 및 제 3 전류원들에 의해 공급되는 전류들의 값들 사이의 차의 값을 초과하는 경우에, 검출 모듈의 출력부는 부의 검출 전류를 발생하는데, 즉 값이 제 2 트랜지스터의 바이어스 전류와 상기 전류원에 의해 공급되는 전류의 값 사이의 차와 거의 같은 전류를 외부로부터 끌어낸다.

본 발명이 증폭을 요구하는 모든 종류의 장치에 사용될 수 있는 경우에, 종종 텔레비전 수신기 또는 무선 전화 장치들에 사용되는 무선 전기 신호들을 선택하기 위한 장치에서 본 발명의 구현은 특히 유리하다. 따라서, 본 발명은 또한 무선 전기 신호들을 선택하기 위한 장치에 관한 것으로, 상기 장치는:

출력부에서, 무선 주파수를 갖고, 선택된 무선 전기 신호를 나타내는 전자 신호를 공급하는 안테나 및 필터링 시스템;

동조 가능한 발진 주파수를 갖는 출력 신호를 공급하는 발진기;

발진기와, 안테나 및 필터링 시스템으로부터 출력 신호들을 수신하고, 무선 주파수와 발진 주파수 사이의 차와 같은 중간 주파수를 갖는 출력 신호를 공급하는 혼합기; 및

혼합기의 출력 신호를 증폭하는 증폭기를 포함하고,

이 장치에서 증폭기는 상술한 바와 같은 출력단을 구비한다.

본 발명에 따른 출력단은 중간 주파수를 갖는 강한 기생 전류들이 기판내를 전파하는 것을 방지하고, 상기 강한 기생 전류가 발진 주파수를 변경하여 그 장치에 의해 실행되는 선택의 정밀도를 열화시킨다. 또한, 이러한 기생 전류는 선택 장치에 의해 공급되는 신호의 처리를 방해하는 것 같은 주파수 쉬프트(frequency shift)의 원인이 된다. 이러한 열화는 선택 장치를 병합하는 장치의 사용자에 의해 최종적으로 인식되고, 본 발명에서 얻어지는 가능한 한 최소되어야 하는 결점일 수 있다.

본 발명의 상기 및 다른 특징은 이하에 기재된 실시예를 참조하여 분명해질 것이다.

도 1은 무선 전기 신호들을 선택하기 위한 장치를 개략적으로 나타낸 것으로, 상기 장치는:

출력부에서, 무선 주파수(Fr)를 갖고, 선택된 무선 전기 신호를 나타내는 전자 신호(Vr)를 공급하는 안테나 및 필터링 시스템(AF);

동조 가능한 발진 주파수(Flo)를 갖는 출력 신호(Vlo)를 공급하는된 발진기(OSC);

발진기(OSC)와, 안테나 및 필터링 시스템(AF)으로부터 출력 신호들을 수신하고, 출력 단자(M)에서, 무선 주파수와 발진 주파수 사이의 차(Fr-Flo)와 같고, 중간 주파수(Fi)를 선택하는 대역통과 필터에 의해 현재 실현되는, 미리 결정된 중간 주파수(Fi)를 갖는 출력 신호(Vm)를 공급하는된 혼합기(MX); 및

혼합기(MX)의 출력 신호를 증폭하고, 이 증폭으로부터 출력 신호(Vi)를 공급하는된 증폭기(AMP)를 포함한다.

증폭기(AMP)는, 주 전류 경로들이 제 1 전원 단자(VCC)와 제 2 전원 단자(GND) 사이에 직렬로 배치되는 2개의 트랜지스터들에 의해 구성된 푸시-풀(push-pull)형의 출력단(PPS)을 구비하고, 상기 2개의 트랜지스터들 사이의 접합점이 선택 장치의 출력 단자(OUT)를 구성한다.

도 2는 증폭기(AMP)의 출력단을 더 상세히 나타내는 기능도로서, 공지된 출력단들에 의해 제시되는 기술적 문제점을 보다 양호하게 이해하게 한다. 혼합기(MX)는 증폭기(AMP)의 입력부를 또한 구성하는 혼합기의 출력 단자(M)와 제 2 전원 단자(GND) 사이에 배치된 등가 테브냉 발생기(equivalent Thevenin generator; Em, Rm)의 형태로 나타내어진다. 출력단은 제 1 트랜지스터(T1) 및 제 2 트랜지스터(T2)를 포함한다. 도시된 예에 있어서, 제 1 및 제 2 트랜지스터들(T1, T2)은, 베이스들, 에미터들 및 콜렉터들이 각각 바이어스 단자들, 기준 단자들 및 전송 단자들을 구성하는 NPN형의 바이폴라 트랜지스터들이다. 제 1 및 제 2 트랜지스터들(T1, T2)은 이 예에서 이들 그들의 콜렉터-에미터 결합들(collector-emitter junctions)에 의해 구성된 전송 단자-기준 단자 경로들로서 정의된 주 전류 경로들을 갖는다. 이 전류 경로들은 제 1 전원 단자(VCC) 및 제 2 전원 단자(GND) 사이에 배치되고, 한편 상기 전류 경로들 사이의 접합점은 상기 출력단의 출력 단자(OUT)를 구성한다. 제 1 트랜지스터(T1)의 베이스는 증폭기(AMP)의 출력부에 접속되고, 제 2 트랜지스터(T2)의 베이스는 바이어스 회로(BC)를 통해 증폭기(AMP)의 입력부에 접속된다. 이 예에 있어서, 루프 저항기(RO)는 상기 출력단의 출력 단자(OUT)를 상기 증폭기(AMP)의 입력부에 접속한다. 이 루프 저항기의 기능은 당업자에 의해 공지된 원리에 따라서 증폭기(AMP)에 의해 실행되는 증폭의 선형성을 개선하는 것이다. 제 2 트랜지스터의 주 전류 경로는, 그의 베이스가 바이어스 전류(IB)를 수신하는 동안은 전류(IC)를 위해 의도된다. 이 전류의 값이 충분히 높아지는 경우에, 제 2 트랜지스터(T2)가 포화 상태에 들어가도록, 바이어스 전류(IB)가 IC/β(여기서 β는 제 2 트랜지스터의 이득이다)와 같은 그의 선형 동작 모드를 떠난다. 다음, 제 2 트랜지스터(T2)는 제 2 트랜지스터(T2)의 도전형과 반대되는 도전형을 갖는 기생 트랜지스터(PT2), 즉, 이 예에서는 PNP형의 기생 트랜지스터(PT2)를 특징으로 하고, 상기 기생 트랜지스터(PT2)는 제 2 트랜지스터(T2)의 각각 콜렉터, 베이스 및 기판(SUB)에 의해 구성된 그의 베이스, 에미터 및 콜렉터를 갖는다. 제 2 트랜지스터(T2)가 포화되는 경우에, 제 2 트랜지스터는 그의 베이스에서 바이어스 전류(IB)를 수신하고, 상기 바이어스 전류는 기생 트랜지스터(PT2)의 주 전류 경로를 통해 기판(SUB)쪽으로 향한다. 제 2 트랜지스터(T2)의 베이스가 저 임피던스를 갖는 경우에, 바이어스 전류(IB)의 값을 제한하지 않고, 이는 실제로 제 2 트랜지스터의 베이스가, 등가 임피던스가 필연적으로 낮은 증폭기(AMP)의 입력부에 접속되고, 루프 저항기(RO) 때문에 이 예에서 더욱 유력한 경우인 공지의 출력단들에 대한 경우이다. 상기 바이어스 전류(IB)의 값이 제 2 트랜지스터(T2)의 베이스의 지나친 저 임피던스 때문에 제한되지 않는 경우에, 강한 기생 전류(IB)가 기판(SUB)내에 주입되어, 기판(SUB)의 표면상에 집적된 선택 장치에 포함되는 모든 구성요소들의 동작을 방해하여 오히려 상기 장치에 손상을 야기하는 위험을 갖는다.

도 3은 본 발명의 양호한 실시예에 따라 출력단에 존재하는 바이어스 회로(BC)를 나타내는 전기 회로도이다. 이 바이어스 회로(BC)는:

제 2 트랜지스터(T2)가 포화 상태에 들어간 순간을 시그널링하는된 검출 모듈(DET); 및

활성화될 때, 이 제 2 트랜지스터가 포화되는 경우에, 제 2 트랜지스터(T2)의 바이어스에 고 임피던스를 돌리도록 의도된 임피던스 적응 모듈(IA)을 포함한다.

검출 모듈(DET)은, 제 2 트랜지스터(T2)의 바이어스 전류(IB)가 미리 결정된 임계치를 초과하는 경우에, 출력부에서 검출 전류(Id1)를 발생하는 수단을 구비하고, 상기 검출 전류(Id1)는 임피던스 적응 모듈(IA)을 활성화하는된다.

임피던스 적응 모듈(IA)은, 베이스가 저항기(R1)를 통해 증폭기의 입력부(M)에 접속되고, 주 전류 경로가 제 1 및 제 2 전원 단자들(VCC 및 GND) 사이의 제 1 전류원(I1)과 직렬로 배치된 제 3 트랜지스터(T3)를 포함하고, 제 3 트랜지스터(T3)의 에미터는 검출 모듈(DET)을 통해 제 2 트랜지스터(T2)의 베이스에 접속되고, 제 3 트랜지스터(T3)의 베이스는 다이오드(D1)를 통해 검출 모듈(DET)의 출력부에 접속된다. 검출 모듈(DET)은, 베이스가 제 3 트랜지스터(T3)의 에미터에 접속되고, 콜렉터 및 에미터가 각각 제 2 및 제 3 전류원들(I2 및 I3)을 통해 제 1 및 제 2 전원 단자들(VCC 및 GND)에 접속된 제 4 트랜지스터(T4)를 포함하고, 제 4 트랜지스터(T4)의 콜렉터는 검출 모듈(DET)의 출력부를 구성하며, 상기 제 4 트랜지스터(T4)의 에미터는 제 2 트랜지스터(T2)의 베이스에 접속된다.

발생기(Ema, Rma)는 상기 증폭기이 입력부(M)에서 바라본 증폭기와 병렬인 혼합기와 등가인 테브냉 발생기(Thevenin generator)를 나타낸다.

바이어스 회로(BC)의 동작은 다음과 같이 설명될 것이다. 제 2 트랜지스터(T2)가 그의 선형 동작 모드에 있는 경우, 즉 IB=IC/β(여기서, β는 제 2 트랜지스터(T2)의 이득이다)인 경우, 제 4 트랜지스터(T4)의 에미터의 임피던스와 실질적으로 같기 때문에, 상기 제 2 트랜지스터(T2)의 베이스의 임피던스는 10 Ω 정도이다. 이때, 바이어스 전류(IB)는 100 ㎂ 정도이다. 제 2 전류원(I2)에 의해 공급된 전류의 값은 이 실시예에서 제 3 전류원에 의해 공급된 전류의 값보다 약간 높게 선택된다: 즉, I2-I3=ΔI. 이 차(ΔI)는, 바이어스 전류(IB)가 그 위에서 제 2 트랜지스터(T2)가 포화 상태에 들어간 순간을 나타낸다고 생각되는 미리 결정된 임계값을 구성한다. 증가하는 콜렉터 전류(IC)의 영향하에서, 바이어스 전류(IB)가 미리 결정된 임계값(ΔI)을 초과하는 경우에, 제 2 트랜지스터(T2)의 베이스에서, 제 2 전류원(I2)이 공급할 수 없는 전류 나머지(current surplus)를 공급하도록 다이오드(D1)가 도통된다. 바꿔 말하면, 검출 모듈(DET)은 임피던스 적응 모듈(IA)을 활성화하는 검출 전류(Id1)를 발생한다. 실제로, 검출 전류(Id1)의 영향하에서 도통하게 되는 다이오드(D1)는 제 4 트랜지스터(T4)의 주 전류 경로를 통해 저항기(R1)를 제 2 트랜지스터(T2)의 베이스에 접속한다. 이때, 제 2 트랜지스터(T2)의 베이스의 임피던스는 저항(R1)과 실질적으로 같게 되어, 상기 저항이 충분히 크게 선택되는 경우에, 바이어스 전류(IB)의 값 및 그에 따라 기판내로 주입되는 기생 전류의 값의 제한을 가능하게 한다. 공지의 출력단들에서, 기생 전류의 값은 10 mA 정도이다. 저항(R1)에 대하여 kΩ정도의 값을 선택함으로써, 또한 구성요소들과 전원 전압의 비교가능한 치수에 있어서, 기생 전류는 mA 정도의 값으로 제한되어, 이는 10분의 1에 의한 저감을 구성한다. 바이어스 전류(IB)가 미리 결정된 임계값(ΔI) 이하로 감소되는 경우에, 제 2 전류원(I2)은 바이어스 전류(IB)의 전량을 다시 공급할 수 있고, 검출 모듈(DET)은, 검출 전류(Id1)의 중단에 의해, 제 2 트랜지스터(T2)가 선형 동작 모드로 들어간 순간을 시그널링한다. 이때, 다이오드(D1)는 차단되고 임피던스 적응 모듈(IA)은 비활성화된다. 따라서, 임피던스 적응 모듈(IA)은, 제 2 트랜지스터(T2)가 그의 선형 동작 모드에 있는 경우에, 바이어스 회로(BC)의 동작에 중요한 영향을 갖지 않는다.

상술된 실시예에서는 출력단내의 트랜지스터들이 바이폴라 트랜지스터들이고, 다른 실시예에서는 전계 효과 트랜지스터들이 사용될 수 있어, 그의 게이트들, 드레인들 및 소스들은 바이어스 단자, 전송 단자 및 기준 단자를 구성한다는 것에 유의한다.

Claims (5)

1. 바이어스 단자, 기준 단자 및 전송 단자를 각각 구비하는 제 1 및 제 2 트랜지스터들(T1, T2)을 포함하는 증폭기 출력단(PPS)으로서, 상기 제 1 및 제 2 트랜지스터들은 제 1 및 제 2 전원 단자(VCC, GND) 사이에 배치된 그들의 주 전류 경로들을 갖고, 상기 전류 경로들 사이의 접합점은 상기 출력단의 출력 단자(OUT)를 구성하며, 상기 제 1 트랜지스터(T1)의 바이어스 단자는 상기 증폭기의 출력부에 접속되고, 상기 제 2 트랜지스터(T2)의 바이어스 단자는 바이어스 전류(IB)를 상기 제 2 트랜지스터(T2)의 바이어스 단자에 공급하는 바이어스 회로(BC)를 통해 상기 증폭기의 입력부에 접속되고, 상기 바이어스 회로(BC)는, 상기 제 2 트랜지스터(T2)가 포화 상태에 들어간 순간을 시그널링하는된 검출 모듈(DET)을 포함하는, 상기 증폭기 출력단에 있어서:

   상기 바이어스 회로는:

   상기 증폭기의 입력부와 상기 제 2 트랜지스터(T2)의 바이어스 단자 사이에 직렬로 접속된 임피던스 적응 모듈(IA)로서, 상기 임피던스 적응 모듈(IA)은 상기 검출 모듈(DET)에 의해 활성화될 때, 상기 바이어스 단자가 상기 바이어스 회로(BC)로부터 끌어낼 수 있는 상기 바이어스 전류(IB)를 제한하기 위해 상기 제 2 트랜지스터가 포화되는 경우에, 상기 제 2 트랜지스터(T2)의 바이어스 단자에 고 임피던스(high impedance)를 주는, 상기 임피던스 적응 모듈(IA)을 더 포함하는 것을 특징으로 하는, 증폭기 출력단.
2. 제 1 항에 있어서, 상기 검출 모듈(DET)은, 상기 제 2 트랜지스터(T2)의 바이어스 단자에서의 상기 바이어스 전류(IB)의 값이 미리 결정된 임계치를 초과하는 경우에, 출력부에서 검출 전류(Id1)를 발생하기 위한 수단(T4, I2, I3)을 구비하고, 상기 검출 전류(Id1)는 임피던스 적응 모듈(IA)을 활성화하는 것을 특징으로 하는, 증폭기 출력단.
3. 제 2 항에 있어서, 상기 임피던스 적응 모듈(IA)은, 바이어스 단자가 저항기(R1)를 통해 상기 증폭기의 입력부에 접속되고, 주 전류 경로가 상기 제 1 및 제 2 전원 단자들(VCC, GND) 사이에 제 1 전류원(I1)과 직렬로 배치된 제 3 트랜지스터(T3)를 포함하고, 상기 제 3 트랜지스터(T3)의 기준 단자는 상기 검출 모듈(DET)을 통해 상기 제 2 트랜지스터(T2)의 바이어스 단자에 접속되고, 상기 제 3 트랜지스터(T3)의 바이어스 단자는 또한 다이오드(D1)를 통해 상기 검출 모듈(DET)의 출력부에 접속되는 것을 특징으로 하는, 증폭기 출력단.
4. 제 3 항에 있어서, 상기 검출 모듈(DET)은, 바이어스 단자가 상기 제 3 트랜지스터(T3)의 기준 단자에 접속되고, 전송 및 기준 단자들이 각각 제 2 및 제 3 전류원들(I2, I3)을 통해 상기 제 1 및 제 2 전원 단자들(VCC, GND)에 접속된 제 4 트랜지스터(T4)를 포함하고, 상기 제 4 트랜지스터(T4)의 전송 단자는 상기 검출 모듈(DET)의 출력부를 구성하고, 상기 제 4 트랜지스터의 기준 단자는 상기 제 2 트랜지스터(T2)의 바이어스 단자에 접속되는 것을 특징으로 하는, 증폭기 출력단.
5. 무선 전기 신호들을 선택하기 위한 장치로서,

   출력부에서, 무선 주파수(Fr)를 갖고 상기 선택된 무선 전기 신호를 나타내는 전자 신호(Vr)를 공급하는 안테나 및 필터링 시스템(AF),

   동조 가능한 발진 주파수(Flo)를 갖는 출력 신호(Vlo)를 공급하는 발진기(OSC),

   상기 발진기(OSC)와, 상기 안테나 및 상기 필터링 시스템(AF)으로부터 상기 출력 신호들(Vlo, Vr)을 수신하고, 상기 무선 주파수(Fr)와 상기 발진 주파수(Flo) 사이의 차와 같은 중간 주파수(Fi)를 갖는 출력 신호(Vm)를 공급하는 혼합기(MX), 및

   상기 혼합기의 출력 신호(Vm)를 증폭하는 증폭기(AMP)를 포함하고,

   상기 증폭기는 청구항 1에 청구된 출력단(PPS)을 구비하는 것을 특징으로 하는, 무선 전기 신호들을 선택하기 위한 장치.

Images