KR19990083604A - 기생-전류제한기가포함된증폭기출력단 - Google Patents
기생-전류제한기가포함된증폭기출력단 Download PDFInfo
- Publication number
- KR19990083604A KR19990083604A KR1019990015424A KR19990015424A KR19990083604A KR 19990083604 A KR19990083604 A KR 19990083604A KR 1019990015424 A KR1019990015424 A KR 1019990015424A KR 19990015424 A KR19990015424 A KR 19990015424A KR 19990083604 A KR19990083604 A KR 19990083604A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- output
- bias
- current
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 230000006978 adaptation Effects 0.000 claims abstract description 11
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 10
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000011664 signaling Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 증폭기(AMP)에 대한 출력단에 관한 것으로, 2개의 전원 단자(VCC 및 GND) 사이에 배치된 주 전류 경로를 갖는 제 2 트랜지스터(T2) 및 제 1 트랜지스터를 구비하며, 제 1 트랜지스터(T1)의 바이어스 단자는 증폭기(AMP)의 출력에 접속되어 있고, 제 2 트랜지스터(T2)의 바이어스 단자는 바이어스 전류(BC)를 통해서 증폭기(AMP)의 입력에 접속되어 있다.
본 발명에 따른 바이어스 회로는,
제 2 트랜지스터(T2)가 포화 상태로 들어가는 순간에 신호를 주는 검출 모듈과,
활성화되는 경우에, 상기 트랜지스터가 포화되면, 제 2 트랜지스터(T2)의 바이어스 단자를 고임피던스로 되도록 하는 임피던스 적응 모듈을 포함한다.
본 발명은 제 2 트랜지스터(T2)가 포화되는 경우에 나타나는 기생 트랜지스터(PT2)를 통해서 기판상에 주입된 기생 전류의 값을 제한할 수 있다.
Description
본 발명은 각각 바이어스 단자, 기준 단자 및 전송 단자가 제공된 제 1 및 제 2 트랜지스터를 구비하며, 상기 트랜지스터들은 제 1 및 제 2 전원 공급 단자 사이에 배치된 주전류 경로와, 상기 증폭기 출력단의 출력 단자를 구성하는 상기 전류 경로들 사이의 접점을 갖추고, 제 1 트랜지스터의 바이어스 단자는 증폭기의 출력에 접속되어 있으며, 제 2 트랜지스터의 바이어스 단자는 바이어스 회로를 통해서 증폭기의 입력에 접속되어 있는 증폭기 출력 단자에 관한 것이다.
이러한 출력 단자들은 집적 회로에 공통으로 이용된다. 이러한 출력 단자들은 낮은 에너지 소비 비용으로 증폭기의 출력에 존재하는 신호의 증폭을 실현할 수 있는 장점을 갖는다. 그러나, 공지된 출력 회로는, 제 2 트랜지스터가 포화 상태에 있는 경우에 나타나는 주된 결점을 갖는다. 이 상태에 있어서, 제 2 트랜지스터는 제 2 트랜지스터와 반대되는 도전 형태의 기생 트랜지스터로 되어 있고, 전송 단자로 이루어지는 기생 트랜지스터의 전송 단자와 기준 단자, 바이어스 단자는 각각 제 2 트랜지스터의 기판과, 바이어스 단자, 전송 단자로 이루어져 있다. 제 2 트랜지스터가 포화상태로 되면, 기생 트랜지스터의 주전류 경로를 통해서 기판으로 향하는 바이어드 단자에서의 바이어스 전류를 받는다. 제 2 트랜지스터의 바이어스 단자가 낮은 임피던스를 가지면, 바로 공지된 출력단에 대한 경우인 바이어스 전류값의 제한이 없으며, 여기서, 제 2 트랜지스터의 바이어스 단자는 등가 임피던스가 필수적으로 낮은 증폭기의 출력에 접속된다. 이러한 접속은 직접, 또는 바이어스 단자가 증폭기의 입력에 접속되는 트랜지스터의 주 전류 경로를 통해서 전원에 접속된 다이오드를 구비하는 바이어스 회로를 통해서 실현될 수 있지만, 이 바이어스 회로는 어떠한 경우에도 제 2 트랜지스터의 바이어스 전류를 제한하는데 충분한 임피던스를 갖지 못한다. 따라서, 상기 바이어스 전류의 값은 제한되지 않는다. 제 2 트랜지스터의 바이어스 단자의 저 임피던스 때문에, 결과적으로 강한 기생 전류가 기판에 주입되어 기판의 표면상에서 집적 회로에 존재하는 모든 소자의 작동을 방해할 위험이 발생하여 이 회로에 충격을 줄 수 도 있다. 더욱이, 제 2 트랜지스터가 포화된 상태가 지나가서 그 단의 출력 단자에서의 전위 증가 영향 하에서 선형 동작 모드가 다시 계속되는 경우, 제 2 트랜지스터의 베이스에 축적된 전기 전하의 중대한 량의 필수적 배출은 상기 트랜지스터의 콜렉터에서 기생 트랜지스터가 소멸되는 만큼 전류 펄스를 발생시킨다. 현재, 집적 회로의 전원 단자는 집적 회로를 병합하는 보호 하우징에 있는 핀이 와이어에 의해 접속되는데, 이 핀은 집적 회로 및 하우징 외측 소자 사이에 전기적 접속을 제공한다. 이들 와이어는 전류 펄스가 종속되는 경우, 파괴 효과를 가질 수 있고, 또한 전원 단자들의 전위 방해하여 전체 집적 회로의 작동을 방해할 수 있는 매우 높은 전압 피크를 생성한다.
본 발명의 목적은 상기 트랜지스터가 포화 상태에 있는 경우, 제 2 트랜지스터의 바이어스 전류의 값이 제어되는 출력단을 제공함으로써 이러한 단점을 개선하기 위한 것이다. 따라서, 제 2 트랜지스터가 선형 동작 상태에 있을 때, 작동하지 않는 효과가 있는 것이다.
도 1은 무선 전기 신호들을 선택하기 위한 장치를 도시한 부분적 기능도.
도 2는 본 발명에 따른 출력단이 포함된 증폭기를 도시한 기능도.
도 3은 본 발명의 양호한 실시예에 따른 출력단을 도시한 전기 회로도.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
OSC: 발진기OSC: 오실레이터
Vm: 출력 신호MX: 믹서
AMP: 증폭기OUT: 출력 단자
PPS: 출력단T1, T2: 트랜지스터
본원 발명에 따라, 서두에 기술된 바와 같은 출력단에 있어서,
바이어스 회로는:
제 2 트랜지스터가 포화 상태로 들어가는 순간을 신호하기 위한 검출 모듈과;
상기 트랜지스터가 포화 상태가 될 때, 제 2 트랜지스터의 바이어스 단자에 높은 임피던스가 되도록 하는 임피던스 적응 모듈을 구비한다.
이 출력단에 있어서, 제 2 트랜지스터의 포화는 그 바이어스 단자의 임피던스의 상당한 증가를 야기시킨다. 강한 임피던스의 존재는 제 2 트랜지스터가 그 선형 동작 모드를 다시 시작하기까지 바이어스 전류를 제한하게 한다.
본 발명의 특정 실시예에 있어서, 상기한 출력 단자는, 제 2 트랜지스터의 바이어스 단자에서 전류의 값이 소정 임계치를 초화할 때, 출력에 검출 전류를 생성하기 위한 수단이 제공되며, 상기 검출 전류는 임피던스 매칭 모듈을 활성화시키기 위한 것이다.
이 실시예에 있어서, 제 2 트랜지스터가 포화되는 순간을 신호하는 정보는 쉽게 이용될 수 있는 전류의 형태로 실현된다. 이후 기술되는 바와 같이, 이 실시예는 임피던스 적응 및 검출 모듈에 대해서 간단한 이용 및 그에 따른 저비용 구조를 가능하게 한다.
본 발명의 특정 실시예에 있어서, 임피던스 적응 모듈은 제 3 트랜지스터를 구비하며, 전체 바이어스 단자는 저항기를 통해서 증폭기의 입력에 접속되고, 전체 주 전류 경로는 제 1 및 제 2 전원 공급 단자 사이의 제 1 전류원이 직렬로 배치되어 있으며, 제 3 트랜지스터의 기준 단자는 검출 모듈을 통해서 제 2 트랜지스터의 바이어스 단자에 접속되어 있고, 또한 트랜지스터의 바이어스 단자는 다이오드를 통해서 검출 모듈의 출력에 접속되어 있다.
이 실시예에 있어서, 그 간단함에 따른 장점이 있으며, 검출 전류의 단독 존재가 다이오드 도전을 가능하게 하여, 임피던스 매칭 모듈을 활성화시키며, 제 2 트랜지스터의 바이어스 전류의 제한을 가능하게 한다.
본 발명의 양호한 실시예에 있어서, 검출 모듈은 제 4 트랜지스터를 구비하며, 전체 바이어스 단자는 제 3 트랜지스터의 기준 단자에 접속되고, 전체 전송 및 기준 단자는 각각 제 2 및 제 3 전류원을 통해서 제 1 및 제 2 전원에 접속되며, 제 4 트랜지스터의 전송 단자는 검출 모듈의 출력을 구성하고, 상기 트랜지스터의 기준 단자는 제 2 트랜지스터의 바이어스 단자에 접속되어 있다.
이러한 구조는 제 2 트랜지스터가 포화 상태가 될 때, 즉시 고려될 수 있는 바이어스 전류보다 높은 임계치가 나타나게 되며, 상기 바이어스 전류의 값이 제 2 및 제 3 전류원에 의해 인가되는 전류의 값들 사이의 값 차이를 초과하면, 검출 모듈의 출력은 음의 검출 전류를 생성하게 되는데, 즉 제 2 전류원에 의해 인가되는 전류값과 제 2 트랜지스터의 바이어스 전류 사이의 차이가 실질적으로 같게 되는 전류를 외측으로부터 이끌어내게 된다.
본 발명이 증폭을 요구하는 모든 형태의 장치에 이용될 수 있으면, 그 실행은 텔레비젼 수상기 또는 무선 전화 장치에 종종 이용되는 무선 전기 신호를 선택하기 위한 장치에 특히 유리한 것이다. 또한, 본 발명은 무선 전기 신호들을 선택하기 위한 장치에 관한 것으로,
무선 주파수를 갖고, 선택된 무선 전기 신호를 나타내게 되는 전기 신호가 출력에 공급하기 위한 필터링 시스템 및 안테나;
동조 발진 주파수를 갖는 출력 신호를 공급하기 위한 오실레이터;
무선 주파수 및 발진 주파수 사이의 차와 같은 중간 주파수를 갖는 출력 신호를 공급하고, 필터링 시스템 및 안테나와, 발진기로부터 출력 신호를 수신하기 위한 믹서; 및
상기 믹서의 출력 신호를 증폭하기 위한 증폭기를 구비하고,
상기 장치에서 증폭기는 상기한 바와 같은 출력단이 제공된다.
본 발명에 따른 출력단은 기판에서 발진 주파수를 변경하여 장치에 의해 수생되는 정확산 선택을 붕괴시킬 수 있는 전파(propagating)로부터 중간 주파수를 갖는 강한 기생 전류를 방지한다. 또한, 이러한 기생전류는 선택 장치에 의해 인가되는 신호 처리를 방해할 수 있는 주파수 변환의 원인이 될 수 있다. 이러한 문제점은 선택 장치를 병합하는 장치 사용자에 의해 궁극적으로 인지될 수 있으며, 본 발명에 따른 장치에 의해 가능한한 피해를 최소화할 수 있다.
본 발명의 또 다른 특징은 이후 기술되는 실시예를 참조로 명백히 나타나게 된다.
도 1은 무선 전기 신호를 선택하기 위한 장치를 개략적으로 도시한 것으로,
무선 주파수를 갖고, 선택된 무선 전기 신호를 나타내는 전자 신호(Vr)와 출력 공급하기 위한 필터링 시스템(AF) 및 안테나;
동조 가능 발진 주파수(Flo)를 갖는 출력 신호(Vlo)를 공급하기 위한 발진기(OSC);
필터링 시스테(AF) 및 안테나와, 오실레이터(OSC)로부터 출력 신호를 수신하고, 출력 단자(M)에서 무선 주파수 및 발진 주파수(Fr-Flo) 사이의 차와 같은 소정 주파수를 갖고, 대역 필터에 의해 상기 중간 주파수(Fi)의 선택을 실현하는 출력 신호(Vm)를 공급하기 위한 믹서(MX); 및
믹서(MX)의 출력 신호를 증폭하고, 이 증폭으로부터 출력 신호(Vi)를 공급하기 위한 증폭기(AMP)를 포함한다.
증폭기(AMP)는 주 전류 경로가 제 1 전원 단자(VCC)와 제 2 전원 단자(GND) 사이에 직렬로 배치되는 2개의 트랜지스터와, 선택 장치의 출력 단자(OUT)를 구성하는 상기 트랜지스터들 사이의 접합점으로 구성된 푸쉬-풀형인 출력단(PPS)이 제공된다.
도 2는 증폭기(AMP)의 출력단을 더 상세히 도시한 기능도로서, 공지된 출력단에 의해 존재하는 기술적 문제점을 보다 쉽게 이해할 수 있도록 한다. 믹서(MX)는 증폭기(AMP)의 입력을 또한 구성하는 믹서의 출력 단자(M)와 제 2 전원 단자(GND) 사이에 배치된 등가 테브냉 발생기의 형태로 도시되어 있다. 출력단은 제 1 트랜지스터(T1) 및 제 2 트랜지스터(T2)를 구비한다. 도시된 예에 있어서, 각각 제 1 및 제 2 트랜지스터(T1, T2)는 베이스, 에미터 및 콜렉터가 바이어스 단자를 구성하는 NPN 형 바이폴라 트랜지스터이다. 제 1 및 제 2 트랜지스터(T1, T2)는 예컨대 이들 콜렉터-에미터 접합으로 구성된 전송 단자 - 기준 탄자 경로로 정의된 주 전류 경로를 갖는다. 이 전류 경로는 제 1 전원 공급 단자(VCC) 및 제 2 전원 공급 단자(GND) 사이에 배치되면서, 상기 전류 경로들 사이의 접합점은 상기 단의 출력 단자(OUT)를 구성한다. 제 1 트랜지스터(T1)의 베이스는 증폭기(AMP)의 출력에 접속되고, 제 2 트랜지스터(T2)의 베이스는 바이어스 회로(BC)를 통해서 증폭기(AMP)의 입력에 접속되어 있다. 이 예에 있어서, 루프 저항기(RO)는 상기 단의 출력 단자(OUT)에서 증폭기(AMP)의 상기 입력에 접속한다. 루프 레지스터의 기능은 당업자에 의해 공지된 원리에 따른 증폭기(AMP)에 의해 수생되는 선형 증폭을 개선한다. 제 2 트랜지스터의 주 전류 경로는 전류(IC)를 위한 것이며, 그 베이스는 바이어스 전류(IB)를 받는다. 이 전류의 값이 충분히 높게 되면, 바이어스 전류(IB)가 IC/β(여기서 β는 제 2 트랜지스터의 이득이다)와 같은 그 선형 동작 모드를 지나가서, 포화 상태로 들어간다. 다음, 제 2 트랜지스터(T2)는 제 2 트랜지스터(T2)와는 반대 즉, 이 예에서는 PNP 형인 도전형을 갖고 제 2 트랜지스터(PT2)의 각각의 콜렉터, 베이스 및 기판(SUB)으로 구성된 베이스, 에미터 콜렉터를 갖는 기생 트랜지스터(PT2)인 것을 특징으로 한다. 제 2 트랜지스터가 포화되면, 그 베이스에서 바이어스 전류(IB)를 받는데, 그 바이어스 전류는 기생 트랜지스터(PT2)의 주 전류 경호를 통해서 기판(SUB)쪽으로 향하게 된다. 제 2 트랜지스터(T2)의 베이스가 저 임피던스를 가지면, 공지된 출력단에 대한 정확한 경우인 바이어스 전류(IB)의 값을 제한하지 않고, 루프 저항기(RO)의 원인으로 더욱 이 예에서의 경우인 제 2 트랜지스터(T2)의 베이스가 필수적으로 낮은 증폭기(AMP)의 입력에 접속된다. 상기 바이어스 전류(IB)의 값이 제 2 트랜지스터(T2)의 베이스의 너무 낮은 임피던스의 원인으로 제한되지 않으면, 기판(SUB)의 표면에 접적된 선택 장치에 포함된 모든 소자의 동작을 방해하거나, 또는 상기 장치에 충격을 줄 수 도 있는 위험을 가지고, 강한 기생 전류(IB)가 기판(SUB)으로 주입된다.
도 3은 본 발명의 양호한 실시예에 따른 출력단에 존재하는 바이어스 회로(BC)를 도시한 전기 회로도이다. 이 바이어스 회로(BC)는,
제 2 트랜지스터(T2)가 포화 상태로 들어가는 순간을 신호하기 위한 검출 모듈(DET); 및
활성화시, 이 트랜지스터(T2)가 포화되는 경우, 제 2 트랜지스터(T2)의 베이스에 고 임피던스로 하기 위한 임피던스 적응 모듈(IA)을 구비한다.
검출 모듈(DET)은 제 2 트랜지스터(T2)의 바이어스 전류(IB)가 소정 임계치를 초과할 때의 출력에 검출 전류(Id1)를 생성하기 위한 수단이 제공되며, 상기 검출 전류(Id1)는 임피던스 매칭 모듈(IA)이 활성화 되도록 한다.
임피던스 매칭 모듈(IA)은 제 3 트랜지스터(T3)를 구비하는데, 그 베이스는 레지스터(R1)를 통해서 증폭기의 입력에 접속되고, 그 주 전류 경로는 제 1 및 제 2 전원 단자(VCC 및 GND) 사이의 제 1 전류원(I1)이 직렬로 배치되며, 제 3 트랜지스터의 에미터(T3)는 검출 모듈(DET)을 통해서 제 2 트랜지스터(T2)의 베이스에 접속되어 있고, 제 3 트랜지스터의 베이스는 다이오드(D1)를 통해서 검출 모듈(DET)의 출력에 접속되어 있다. 검출 모듈(DET)은 제 4 트랜지스터(T4)를 구비하는데, 그 베이스는 제 3 트랜지스터(T3)의 에미터에 접속되고, 그 콜렉터 및 에미터는 각각 제 2 및 제 3 전류원(I2 및 I3)을 통해서 제 1 및 제 2 전원 단자(VCC 및 GND)에 접속되면서, 제 4 트랜지스터(T4)의 콜렉터는 검출 모듈(DET)의 출력을 구성하며, 트랜지스터(T4)의 에미터는 제 2 트랜지스터의 베이스에 접속되어 있다.
발생기(Ema, Rma)는 상기 증폭기로부터 관측될 때, 증폭기와 평행한 믹서와 대등한 테브냉 발생기를 나타낸다.
바이어스 회로(BC)의 동작은 다음과 같이 설명될 것이다. 제 2의 트랜지스터( T2)가 자신의 선형 동작 모드에 있는 경우, 즉 IB=IC/β(여기서, β는 제 2의 트랜지스터의 이득이다)인 경우, 상기 제 2의 트랜지스터( T2)의 베이스의 임피던스는 수 십옴 정도인데, 제 4의 트랜지스터(T4)의 에미터의 임피던스와 실질적으로 동일하기 때문이다. 이 때 바이어스 전류(IB)는 수 백 마이크로암페어 정도이다. 상기 제 2의 전류원(I2)에 의해 제공되는 전류의 값은 본 실시예에서 상기 제 3의 전류원에 의해 제공되는 전류의 값보다 약간 크게 선택된다:I2-I3=ΔI. 이 차이(ΔI)는 소정의 임계 값을 구성하는데 상기 임계 값 이상에서 바이어스 전류(IB)는 제 2의 트랜지스터(T2)가 포화 상태로 들어가는 순간을 나타내는 것으로 고려될 것이다. 증가하는 콜렉터 전류(IC)의 영향하에서, 바이어스 전류(IB)가 소정의 임계 값(ΔI)을 초과하는 경우, 다이오드(D1)는, 제 2의 트랜지스터(T2)의 베이스에서, 제 2의 전류원(I2)에 제공할 수 없는 전류 잉여분(current surplus)을 제공하도록 도전하게 된다. 다시 말하면, 검출 모듈(DET)은 임피던스 적응 모듈(IA)을 활성화시키는 검출 전류(Id1)를 생성한다. 실제, 검출 전류(Id1)의 영향하에서 도전하게 된 다이오드(D1)는 제 4의 트랜지스터(T4)의 메인 전류 경로를 통해 저항기(R1)를 제 2의 트랜지스터(T2)의 베이스에 연결한다. 이때 제 2의 트랜지스터(T2)의 베이스의 임피던스는 저항(R1)과 실질적으로 동일하게 되는데, 상기 저항(R1)은, 충분히 크게 선택된 경우 바이어스 전류(IB)의 값, 따라서 기판으로 주입되는 기생성 전류의 값의 제한을 가능하게 한다. 공지의 출력 단에서, 기생성 전류의 값은 수 십 밀리암페어 정도이다. 저항(R1)에 대해 킬로 옴 정도의 값을 선택함으로써, 그리고 소자의 필적할만한 크기와 전원 공급 전압에서, 기생성 전류는 밀리암페어 정도의 값에 제한될 것이며, 이것은 10의 비율만큼의 감소를 구성한다. 바이어스 전류(IB)가 소정의 임계 값(ΔI) 이하로 감소되는 경우, 제 2의 전류원(I2)은 다시 바이어스 전류(IB)의 전체 양을 제공할 수 있고, 검출 모듈(DET)은, 검출 전류(Id1)의 중단에 의해, 제 2의 트랜지스터(T2)가 선형 동작 모드로 들어가는 순간을 신호한다. 이대 상기 다이오드(D1)는 차단되고 임피던스 적응 모듈(IA)은 비활성화된다. 따라서 상기 임피던스 적응 모듈(IA)은 제 2의 트랜지스터(T2)가 선형 동작 모드에 있는 경우 바이어스 회로(BC)의 동작에 큰 영향을 끼치지 못한다.
상기 상술된 실시예에서 출력 단의 트랜지스터가 바이폴라 트랜지스터이지만, 다른 실시예에서 전계 효과 트랜지스터가 사용될 수도 있는데, 이때 그 게이트, 드레인 및 소스는 바이어스 단자, 전송 단자 및 기준 단자를 구성하게 될 것임을 알 수 있을 것이다.
Claims (5)
- 바이어스 단자, 기준 단자 및 전송 단자가 각각 제공된 제 1 및 제 2의 트랜지스터를 구비하는 증폭기 출력단으로서, 상기 트랜지스터들은 제 1 및 제 2 전원 단자 사이에 배치된 그들의 주 전류 경로를 갖고, 상기 전류 경로들 사이의 접합점은 상기 단의 출력 단자를 구성하며, 상기 제 1 트랜지스터의 바이어스 단자는 상기 증폭기의 출력에 접속되고, 상기 제 2 트랜지스터의 바이어스 단자는 바이어스 회로를 통해 상기 증폭기의 입력에 접속되는 증폭기 출력단에 있어서,상기 바이어스 회로는,상기 제 2 트랜지스터가 포화 상태로 들어가는 순간을 신호하기 위한 검출 모듈, 및활성화 시, 상기 트랜지스터가 포화된 경우, 상기 제 2 트랜지스터의 바이어스 단자를 고 임피던스로 하기 위한 임피던스 적응 모듈을 포함하는 것을 특징으로 하는 증폭기 출력단.
- 제 1 항에 있어서, 상기 검출 모듈은 상기 제 2 트랜지스터의 바이어스 단자에서의 전류의 값이 소정의 임계를 초과하는 경우, 출력에서 검출 전류를 생성하기 위한 수단을 구비하고, 상기 검출 전류는 임피던스 매칭 모듈을 활성화시키기 위한 것임을 특징으로 하는 증폭기 출력단.
- 제 2 항에 있어서, 상기 임피던스 적응 모듈은 바이어스 단자가 저항기를 통해 상기 증폭기의 입력에 연결되고, 메인 전류 경로가 상기 제 1 및 제 2 전원 단자 사이에서 상기 제 1의 전류원과 함께 직렬로 배치되는 제 3 트랜지스터를 포함하고,상기 제 3 트랜지스터의 기준 단자는 상기 검출 모듈을 통해서 상기 제 2의 트랜지스터의 바이어스 단자에 접속되고, 상기 제 3 트랜지스터의 바이어스 단자는 다이오드를 통해서 상기 검출 모듈의 출력에 또한 접속되는 것을 특징으로 하는 증폭기 출력단.
- 제 3항에 있어서, 상기 검출 모듈은 바이어스 단자가 상기 제 3의 트랜지스터의 기준 단자에 접속되고, 전송 단자 및 기준 단자가 각각 제 2 및 제 3 전류원을 통해서 상기 제 1 및 제 2 전원 단자에 접속되는 제 4 트랜지스터를 포함하고,상기 제 4 트랜지스터의 전송 단자는 상기 검출 모듈의 출력을 구성하고, 상기 트랜지스터의 기준 단자는 상기 제 2 트랜지스터의 바이어스 단자에 접속되는 것을 특징으로 하는 증폭기 출력단.
- 무선 전기 신호를 선택하기 위한 장치에 있어서,무선 주파수를 갖고, 선택된 무선 전기 신호를 나타내는 전자 신호를 출력에서 공급하기 위한 필터링 시스템 및 안테나,동조 가능한 발진 주파수를 갖는 출력 신호를 공급하기 위한 발진기,상기 발진기와, 필터링 시스템 및 안테나로부터 출력 신호를 수신하고, 상기 무선 주파수와 발진 주파수 사이의 차이와 동일한 중간 주파수를 갖는 출력 신호를 공급하기 위한 믹서, 및상기 믹서의 출력 신호를 증폭하기 위한 증폭기를 포함하는 무선 전기 신호를 선택하기 위한 장치에 있어서,상기 증폭기는 청구항 1에서 청구된 출력단이 제공되는 것을 특징으로 하는 무선 전기 신호 선택 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9805470 | 1998-04-30 | ||
| FR9805470 | 1998-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990083604A true KR19990083604A (ko) | 1999-11-25 |
| KR100669831B1 KR100669831B1 (ko) | 2007-01-18 |
Family
ID=9525891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990015424A KR100669831B1 (ko) | 1998-04-30 | 1999-04-29 | 기생-전류 제한기를 구비한 증폭기 출력단 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6222417B1 (ko) |
| EP (1) | EP0954094B1 (ko) |
| JP (1) | JPH11355058A (ko) |
| KR (1) | KR100669831B1 (ko) |
| DE (1) | DE69937770T2 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525919B2 (en) * | 2001-01-24 | 2003-02-25 | Intersil Americas Inc. | Current limiting switch and related method |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3555442A (en) * | 1969-05-12 | 1971-01-12 | Philco Ford Corp | Transistorized push-pull amplifier circuit utilizing dual bias supply |
| JPS5656014A (en) * | 1980-07-28 | 1981-05-16 | Toshiba Corp | Electric power amplifying circuit |
| DE3403327A1 (de) * | 1984-01-31 | 1985-08-01 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur minimierung der wirkung parasitaerer transistorfunktionselemente in integrierten bipolaren halbleiterschaltkreisen |
| GB2177274B (en) * | 1984-10-01 | 1988-10-26 | Matsushita Electric Ind Co Ltd | Amplifier for high frequency signal |
| US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
| JPH01204513A (ja) * | 1988-02-10 | 1989-08-17 | Matsushita Electric Ind Co Ltd | 電流出力回路 |
| NL8801103A (nl) * | 1988-04-28 | 1989-11-16 | Philips Nv | Transistorschakeling met stuurstroombegrenzing. |
| FR2651623A1 (fr) * | 1989-09-01 | 1991-03-08 | Radiotechnique Compelec | Circuit integre presentant une detection d'etat de saturation. |
| FR2661290A1 (fr) * | 1990-04-19 | 1991-10-25 | Philips Composants | Amplificateur de puissance notamment pour signaux carres. |
| JPH05183414A (ja) * | 1991-12-28 | 1993-07-23 | Sharp Corp | 飽和検出付出力回路 |
| DE69320464T2 (de) * | 1992-03-10 | 1998-12-24 | Analog Devices Inc | Schaltungsanordnung zur kontrolle der sättigung eines transistors. |
| US5825247A (en) * | 1993-03-02 | 1998-10-20 | Mircea Naiu | Electric power amplifier and method for its operation |
| JP3006982B2 (ja) * | 1993-08-31 | 2000-02-07 | シャープ株式会社 | 飽和状態検出機能を有する出力回路 |
-
1999
- 1999-04-20 DE DE69937770T patent/DE69937770T2/de not_active Expired - Lifetime
- 1999-04-20 EP EP99201214A patent/EP0954094B1/fr not_active Expired - Lifetime
- 1999-04-28 JP JP11120979A patent/JPH11355058A/ja active Pending
- 1999-04-29 US US09/301,934 patent/US6222417B1/en not_active Expired - Lifetime
- 1999-04-29 KR KR1019990015424A patent/KR100669831B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69937770D1 (de) | 2008-01-31 |
| EP0954094A1 (fr) | 1999-11-03 |
| KR100669831B1 (ko) | 2007-01-18 |
| US6222417B1 (en) | 2001-04-24 |
| DE69937770T2 (de) | 2008-12-24 |
| JPH11355058A (ja) | 1999-12-24 |
| EP0954094B1 (fr) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366442A (en) | Amplifier with muting circuit | |
| EP0173288A2 (en) | Voltage level converting circuit | |
| US5994744A (en) | Analog switching circuit | |
| US4453092A (en) | Comparator circuit having reduced input bias current | |
| US5206546A (en) | Logic circuit including variable impedance means | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US4367509A (en) | Anti-latch circuit for power output devices using inductive loads | |
| US5764088A (en) | Control circuit for an electronic switch, and a switch constituting an application thereof | |
| Frohmader | A novel MOS compatible light intensity-to-frequency converter suited for monolithic integration | |
| EP0280327A2 (en) | Audio output amplifier | |
| US4525636A (en) | Variable electronic impedance circuit | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| KR19990083604A (ko) | 기생-전류제한기가포함된증폭기출력단 | |
| EP0919082A1 (en) | A differential amplifier, an integrated circuit, and a telephone | |
| US4689498A (en) | Signal input circuit with constant operating power | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US4215318A (en) | Push-pull amplifier | |
| US2863995A (en) | Superregenerative detector circuit using transistors | |
| EP0272924B1 (en) | Pulse generator | |
| US3582688A (en) | Controlled hysteresis trigger circuit | |
| US4521737A (en) | Bipolar-MOS current amplifier having active turn-off circuitry | |
| EP0772111A2 (en) | Circuits for generating a current which is proportional to absolute temperature | |
| US4926073A (en) | Negative voltage clamp | |
| US4117391A (en) | Current stabilizing circuit | |
| JPH11330878A (ja) | 光受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |