JP2000216641A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JP2000216641A JP2000216641A JP11015037A JP1503799A JP2000216641A JP 2000216641 A JP2000216641 A JP 2000216641A JP 11015037 A JP11015037 A JP 11015037A JP 1503799 A JP1503799 A JP 1503799A JP 2000216641 A JP2000216641 A JP 2000216641A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- base
- power amplifier
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】携帯電話機等のマイクロ波無線通信装置に使用
されるドライバアンプとパワーアンプとを備える電力増
幅器に関し、ドライバアンプとパワーアンプとを結合す
るための段間結合容量を不要とし、集積化を容易にす
る。 【解決手段】送信信号入力端子２６から入力される送信
信号ＩＮを段間結合容量２７を介してＮＰＮトランジス
タ３９に供給して電流増幅し、ＮＰＮトランジスタ３９
のエミッタから出力されるバイアス電圧に重畳させてＮ
ＰＮトランジスタ２９のベースに供給するようにし、バ
イアス電圧発生回路３５をドライバアンプとしても機能
させる。
されるドライバアンプとパワーアンプとを備える電力増
幅器に関し、ドライバアンプとパワーアンプとを結合す
るための段間結合容量を不要とし、集積化を容易にす
る。 【解決手段】送信信号入力端子２６から入力される送信
信号ＩＮを段間結合容量２７を介してＮＰＮトランジス
タ３９に供給して電流増幅し、ＮＰＮトランジスタ３９
のエミッタから出力されるバイアス電圧に重畳させてＮ
ＰＮトランジスタ２９のベースに供給するようにし、バ
イアス電圧発生回路３５をドライバアンプとしても機能
させる。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話機などの
マイクロ波無線通信装置に使用されるドライバアンプと
パワーアンプとを備える電力増幅器に関する。
マイクロ波無線通信装置に使用されるドライバアンプと
パワーアンプとを備える電力増幅器に関する。
【０００２】
【従来の技術】図４は従来の電力増幅器の一例の要部を
示す回路図である。図４中、１は送信信号ＩＮを入力す
るための送信信号入力端子、２は段間結合容量、３はＡ
級増幅動作を行うドライバアンプであり、４はＮＰＮト
ランジスタ、５、６はバイアス抵抗、７は負荷抵抗であ
る。
示す回路図である。図４中、１は送信信号ＩＮを入力す
るための送信信号入力端子、２は段間結合容量、３はＡ
級増幅動作を行うドライバアンプであり、４はＮＰＮト
ランジスタ、５、６はバイアス抵抗、７は負荷抵抗であ
る。
【０００３】また、８は段間結合容量、９はパワーアン
プであり、１０はＮＰＮトランジスタ、１１は負荷イン
ダクタである。１２はマッチング回路であり、１３はイ
ンダクタ、１４は容量である。１５は送信信号ＯＵＴを
出力するための送信信号出力端子である。
プであり、１０はＮＰＮトランジスタ、１１は負荷イン
ダクタである。１２はマッチング回路であり、１３はイ
ンダクタ、１４は容量である。１５は送信信号ＯＵＴを
出力するための送信信号出力端子である。
【０００４】また、１６はＮＰＮトランジスタ１０のベ
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、１７は制御電圧Ｖcontを入力するための制御
電圧入力端子、１８〜２０はＮＰＮトランジスタ、２１
〜２３は抵抗である。
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、１７は制御電圧Ｖcontを入力するための制御
電圧入力端子、１８〜２０はＮＰＮトランジスタ、２１
〜２３は抵抗である。
【０００５】このバイアス電圧発生回路１６は、ＮＰＮ
トランジスタ１０のレプリカであるＮＰＮトランジスタ
１９を設け、２ＶBE（＝ＮＰＮトランジスタ１８のベー
ス・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ１９のベ
ース・エミッタ間電圧ＶBE）をＮＰＮトランジスタ２０
のベースに供給して、温度変化に関わらず、ＮＰＮトラ
ンジスタ１０のベースに常に定電圧であるＶBEを供給す
るというものである。
トランジスタ１０のレプリカであるＮＰＮトランジスタ
１９を設け、２ＶBE（＝ＮＰＮトランジスタ１８のベー
ス・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ１９のベ
ース・エミッタ間電圧ＶBE）をＮＰＮトランジスタ２０
のベースに供給して、温度変化に関わらず、ＮＰＮトラ
ンジスタ１０のベースに常に定電圧であるＶBEを供給す
るというものである。
【０００６】なお、２４はドライバアンプ３からパワー
アンプ９に供給される送信信号がバイアス電圧発生回路
１６に流れ込まないようにし、バイアス電圧発生回路１
６から出力されるバイアス電圧の安定化を図るインダク
タである。
アンプ９に供給される送信信号がバイアス電圧発生回路
１６に流れ込まないようにし、バイアス電圧発生回路１
６から出力されるバイアス電圧の安定化を図るインダク
タである。
【０００７】
【発明が解決しようとする課題】図４に示す従来の電力
増幅器は、ドライバアンプ３とパワーアンプ９とを結合
する段間結合容量８を必要とするが、例えば、キャリア
周波数を２ＧＨzとすると、段間結合容量８として２ｐ
Ｆという大きな容量が必要となり、これをトランジスタ
等とともに半導体チップに集積しようとすると、チップ
面積が大幅に増大してしまうという問題点を有してい
た。
増幅器は、ドライバアンプ３とパワーアンプ９とを結合
する段間結合容量８を必要とするが、例えば、キャリア
周波数を２ＧＨzとすると、段間結合容量８として２ｐ
Ｆという大きな容量が必要となり、これをトランジスタ
等とともに半導体チップに集積しようとすると、チップ
面積が大幅に増大してしまうという問題点を有してい
た。
【０００８】また、ドライバアンプ３から出力される送
信信号の振幅が大きくなり、バイアス電流が増加する
と、ＮＰＮトランジスタ２０のエミッタの寄生抵抗等に
よりＮＰＮトランジスタ１０のバイアス電圧が低下し、
ＮＰＮトランジスタ１０に十分なバイアス電流を供給す
ることができなくなり、送信信号ＯＵＴに歪みが生じて
しまうという問題点を有していた。
信信号の振幅が大きくなり、バイアス電流が増加する
と、ＮＰＮトランジスタ２０のエミッタの寄生抵抗等に
よりＮＰＮトランジスタ１０のバイアス電圧が低下し、
ＮＰＮトランジスタ１０に十分なバイアス電流を供給す
ることができなくなり、送信信号ＯＵＴに歪みが生じて
しまうという問題点を有していた。
【０００９】本発明は、かかる点に鑑み、ドライバアン
プとパワーアンプとを結合するための段間結合容量を不
要とし、集積化を容易にした電力増幅器を提供すること
を第１の目的とし、ドライバアンプの出力信号の振幅が
大きい場合でも、歪みのない送信信号を得ることができ
るようにした電力増幅器を提供することを第２の目的と
する。
プとパワーアンプとを結合するための段間結合容量を不
要とし、集積化を容易にした電力増幅器を提供すること
を第１の目的とし、ドライバアンプの出力信号の振幅が
大きい場合でも、歪みのない送信信号を得ることができ
るようにした電力増幅器を提供することを第２の目的と
する。
【００１０】
【課題を解決するための手段】本発明中、第１の発明
は、第１のバイポーラトランジスタを有するパワーアン
プと、コレクタを電源線に接続し、エミッタを第１のバ
イポーラトランジスタのベースに接続すると共に第１の
抵抗を介して接地し、ベースに定電圧が供給される第２
のバイポーラトランジスタを有するバイアス電圧発生回
路とを備える電力増幅器であって、第２のバイポーラト
ランジスタのベースに段間結合容量を介して入力信号を
供給するように構成されているというものである。
は、第１のバイポーラトランジスタを有するパワーアン
プと、コレクタを電源線に接続し、エミッタを第１のバ
イポーラトランジスタのベースに接続すると共に第１の
抵抗を介して接地し、ベースに定電圧が供給される第２
のバイポーラトランジスタを有するバイアス電圧発生回
路とを備える電力増幅器であって、第２のバイポーラト
ランジスタのベースに段間結合容量を介して入力信号を
供給するように構成されているというものである。
【００１１】本発明中、第１の発明によれば、入力信号
を第２のバイポーラトランジスタで増幅し、入力信号を
増幅した信号を第２のバイポーラトランジスタから出力
されるバイアス電圧に重畳させて第１のバイポーラトラ
ンジスタに供給することができる。すなわち、バイアス
電圧発生回路をドライバアンプとしても機能させるよう
にしているので、ドライバアンプとパワーアンプとを結
合する段間結合容量を必要としない。
を第２のバイポーラトランジスタで増幅し、入力信号を
増幅した信号を第２のバイポーラトランジスタから出力
されるバイアス電圧に重畳させて第１のバイポーラトラ
ンジスタに供給することができる。すなわち、バイアス
電圧発生回路をドライバアンプとしても機能させるよう
にしているので、ドライバアンプとパワーアンプとを結
合する段間結合容量を必要としない。
【００１２】本発明中、第２の発明は、入力信号を増幅
するドライバアンプと、エミッタを接地し、ベースにド
ライバアンプから出力される入力信号を増幅した信号が
段間結合容量を介して供給される第１のバイポーラトラ
ンジスタを有するパワーアンプと、コレクタを電源線に
接続し、エミッタを第１のバイポーラトランジスタのベ
ースに接続すると共に抵抗を介して接地し、ベースに定
電圧が供給される第２のバイポーラトランジスタを有す
るバイアス電圧発生回路とを備える電力増幅器であっ
て、第１のバイポーラトランジスタのコレクタと第２の
バイポーラトランジスタのベースとを容量を介して接続
しているというものである。
するドライバアンプと、エミッタを接地し、ベースにド
ライバアンプから出力される入力信号を増幅した信号が
段間結合容量を介して供給される第１のバイポーラトラ
ンジスタを有するパワーアンプと、コレクタを電源線に
接続し、エミッタを第１のバイポーラトランジスタのベ
ースに接続すると共に抵抗を介して接地し、ベースに定
電圧が供給される第２のバイポーラトランジスタを有す
るバイアス電圧発生回路とを備える電力増幅器であっ
て、第１のバイポーラトランジスタのコレクタと第２の
バイポーラトランジスタのベースとを容量を介して接続
しているというものである。
【００１３】本発明中、第２の発明によれば、第１のバ
イポーラトランジスタのコレクタと第２のバイポーラト
ランジスタのベースとを接続する容量と、第２のバイポ
ーラトランジスタと、ドライバアンプとパワーアンプと
を結合する段間結合容量とで、キャリア周波数でポンピ
ング動作を行うポンピング回路を構成することができる
ので、ドライバアンプから出力される送信信号の振幅が
大きく、第２のバイポーラトランジスタのエミッタにお
ける電圧降下が大きくなってしまう場合であっても、第
１のバイポーラトランジスタのベースに十分なバイアス
電圧を供給することができる。
イポーラトランジスタのコレクタと第２のバイポーラト
ランジスタのベースとを接続する容量と、第２のバイポ
ーラトランジスタと、ドライバアンプとパワーアンプと
を結合する段間結合容量とで、キャリア周波数でポンピ
ング動作を行うポンピング回路を構成することができる
ので、ドライバアンプから出力される送信信号の振幅が
大きく、第２のバイポーラトランジスタのエミッタにお
ける電圧降下が大きくなってしまう場合であっても、第
１のバイポーラトランジスタのベースに十分なバイアス
電圧を供給することができる。
【００１４】本発明中、第３の発明は、入力信号を増幅
するドライバアンプと、ソースを接地し、ゲートにドラ
イバアンプから出力される入力信号を増幅した信号が段
間結合容量を介して供給される第１の電界効果トランジ
スタを有するパワーアンプと、ドレインを電源線に接続
し、ソースを第１の電界効果トランジスタのゲートに接
続すると共に抵抗を介して接地し、ゲートに定電圧が供
給される第２の電界効果トランジスタを有するバイアス
電圧発生回路を備える電力増幅器であって、第１の電界
効果トランジスタのドレインと第２の電界効果トランジ
スタのゲートとを容量を介して接続しているというもの
である。
するドライバアンプと、ソースを接地し、ゲートにドラ
イバアンプから出力される入力信号を増幅した信号が段
間結合容量を介して供給される第１の電界効果トランジ
スタを有するパワーアンプと、ドレインを電源線に接続
し、ソースを第１の電界効果トランジスタのゲートに接
続すると共に抵抗を介して接地し、ゲートに定電圧が供
給される第２の電界効果トランジスタを有するバイアス
電圧発生回路を備える電力増幅器であって、第１の電界
効果トランジスタのドレインと第２の電界効果トランジ
スタのゲートとを容量を介して接続しているというもの
である。
【００１５】本発明中、第３の発明によれば、第１の電
界効果トランジスタのドレインと第２の電界効果トラン
ジスタのゲートとを接続する容量と、第２の電界効果ト
ランジスタと、ドライバアンプとパワーアンプとを結合
する段間結合容量とで、キャリア周波数でポンピング動
作を行うポンピング回路を構成することができるので、
ドライバアンプから出力される送信信号の振幅が大き
く、第２の電界効果トランジスタのソースにおける電圧
降下が大きくなってしまう場合であっても、第１の電界
効果トランジスタのベースに十分なバイアス電圧を供給
することができる。
界効果トランジスタのドレインと第２の電界効果トラン
ジスタのゲートとを接続する容量と、第２の電界効果ト
ランジスタと、ドライバアンプとパワーアンプとを結合
する段間結合容量とで、キャリア周波数でポンピング動
作を行うポンピング回路を構成することができるので、
ドライバアンプから出力される送信信号の振幅が大き
く、第２の電界効果トランジスタのソースにおける電圧
降下が大きくなってしまう場合であっても、第１の電界
効果トランジスタのベースに十分なバイアス電圧を供給
することができる。
【００１６】
【発明の実施の形態】以下、図１〜図３を参照して、本
発明の第１実施形態〜第３実施形態について説明する。
発明の第１実施形態〜第３実施形態について説明する。
【００１７】第１実施形態・・図１ 図１は本発明の第１実施形態の要部を示す回路図であ
る。図１中、２６は送信信号ＩＮを入力するための送信
信号入力端子、２７は段間結合容量、２８はパワーアン
プであり、２９はＮＰＮトランジスタ、３０は負荷イン
ダクタである。
る。図１中、２６は送信信号ＩＮを入力するための送信
信号入力端子、２７は段間結合容量、２８はパワーアン
プであり、２９はＮＰＮトランジスタ、３０は負荷イン
ダクタである。
【００１８】また、３１はマッチング回路であり、３２
はインダクタ、３３は容量である。３４は送信信号ＯＵ
Ｔを出力するための送信信号出力端子である。
はインダクタ、３３は容量である。３４は送信信号ＯＵ
Ｔを出力するための送信信号出力端子である。
【００１９】また、３５はＮＰＮトランジスタ２９のベ
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、３６は制御電圧Ｖcontを入力するための制御
電圧入力端子、３７〜３９はＮＰＮトランジスタ、４０
〜４２は抵抗である。
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、３６は制御電圧Ｖcontを入力するための制御
電圧入力端子、３７〜３９はＮＰＮトランジスタ、４０
〜４２は抵抗である。
【００２０】また、４３は共振周波数をキャリア周波数
とする並列共振回路であり、４４はインダクタ、４５は
容量である。この並列共振回路４３は、送信信号がＮＰ
Ｎトランジスタ３７に流れ込まないようにするためのも
のである。
とする並列共振回路であり、４４はインダクタ、４５は
容量である。この並列共振回路４３は、送信信号がＮＰ
Ｎトランジスタ３７に流れ込まないようにするためのも
のである。
【００２１】このバイアス電圧発生回路３５は、ＮＰＮ
トランジスタ２９のレプリカであるＮＰＮトランジスタ
３８を設け、２ＶBE（＝ＮＰＮトランジスタ３７のベー
ス・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ３８のベ
ース・エミッタ間電圧ＶBE）をＮＰＮトランジスタ３９
のベースに供給し、温度変化に関わらず、ＮＰＮトラン
ジスタ２９のベースに常に定電圧であるＶBEを供給する
というものである。
トランジスタ２９のレプリカであるＮＰＮトランジスタ
３８を設け、２ＶBE（＝ＮＰＮトランジスタ３７のベー
ス・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ３８のベ
ース・エミッタ間電圧ＶBE）をＮＰＮトランジスタ３９
のベースに供給し、温度変化に関わらず、ＮＰＮトラン
ジスタ２９のベースに常に定電圧であるＶBEを供給する
というものである。
【００２２】このように構成された本発明の第１実施形
態によれば、送信信号入力端子２６から入力される送信
信号ＩＮは、段間結合容量２７を介してＮＰＮトランジ
スタ３９のベースに供給されてＮＰＮトランジスタ３９
において電流増幅され、ＮＰＮトランジスタ３９のエミ
ッタから出力されるバイアス電圧に重畳されてＮＰＮト
ランジスタ２９のベースに供給される。
態によれば、送信信号入力端子２６から入力される送信
信号ＩＮは、段間結合容量２７を介してＮＰＮトランジ
スタ３９のベースに供給されてＮＰＮトランジスタ３９
において電流増幅され、ＮＰＮトランジスタ３９のエミ
ッタから出力されるバイアス電圧に重畳されてＮＰＮト
ランジスタ２９のベースに供給される。
【００２３】このように、本発明の第１実施形態によれ
ば、バイアス電圧発生回路３５をドライバアンプとして
も機能させるようにしているので、ドライバアンプとパ
ワーアンプとを結合する段間結合容量が不要となり、集
積化が容易となる。
ば、バイアス電圧発生回路３５をドライバアンプとして
も機能させるようにしているので、ドライバアンプとパ
ワーアンプとを結合する段間結合容量が不要となり、集
積化が容易となる。
【００２４】なお、本発明の第１実施形態においては、
送信信号がＮＰＮトランジスタ３７に流れ込まないよう
にするために、並列共振回路４３を設けるようにした場
合について説明したが、この代わりに、λ（キャリアの
波長）／４のスタブを設けるようにしても良い。
送信信号がＮＰＮトランジスタ３７に流れ込まないよう
にするために、並列共振回路４３を設けるようにした場
合について説明したが、この代わりに、λ（キャリアの
波長）／４のスタブを設けるようにしても良い。
【００２５】第２実施形態・・図２ 図２は本発明の第２実施形態の要部を示す回路図であ
る。図２中、４７は送信信号ＩＮを入力するための送信
信号入力端子、４８は段間結合容量、４９はパワーアン
プであり、５０はＮＰＮトランジスタ、５１は負荷イン
ダクタである。
る。図２中、４７は送信信号ＩＮを入力するための送信
信号入力端子、４８は段間結合容量、４９はパワーアン
プであり、５０はＮＰＮトランジスタ、５１は負荷イン
ダクタである。
【００２６】また、５２はマッチング回路であり、５３
はインダクタ、５４は容量である。５５は送信信号ＯＵ
Ｔを出力するための送信信号出力端子である。
はインダクタ、５４は容量である。５５は送信信号ＯＵ
Ｔを出力するための送信信号出力端子である。
【００２７】また、５６はＮＰＮトランジスタ５０のベ
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、５７は制御電圧Ｖcontを入力するための制御
電圧入力端子、５８〜６１はＮＰＮトランジスタ、６２
〜６５は抵抗である。
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、５７は制御電圧Ｖcontを入力するための制御
電圧入力端子、５８〜６１はＮＰＮトランジスタ、６２
〜６５は抵抗である。
【００２８】このバイアス電圧発生回路５６は、ＮＰＮ
トランジスタ５９の電流レプリカであるＮＰＮトランジ
スタ６０を使用して、２ＶBE（＝ＮＰＮトランジスタ５
８のベース・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ
５９のベース・エミッタ間電圧ＶBE）をＮＰＮトランジ
スタ６１のベースに供給し、温度変化に関わらず、ＮＰ
Ｎトランジスタ５０のベースに常に定電圧であるＶBEを
供給すると共に、送信信号入力端子４７から入力される
送信信号ＩＮがＮＰＮトランジスタ５８に流れ込まない
ようにするというものである。
トランジスタ５９の電流レプリカであるＮＰＮトランジ
スタ６０を使用して、２ＶBE（＝ＮＰＮトランジスタ５
８のベース・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ
５９のベース・エミッタ間電圧ＶBE）をＮＰＮトランジ
スタ６１のベースに供給し、温度変化に関わらず、ＮＰ
Ｎトランジスタ５０のベースに常に定電圧であるＶBEを
供給すると共に、送信信号入力端子４７から入力される
送信信号ＩＮがＮＰＮトランジスタ５８に流れ込まない
ようにするというものである。
【００２９】このように構成された本発明の第２実施形
態によれば、送信信号入力端子４７から入力される送信
信号ＩＮは、段間結合容量４８を介してＮＰＮトランジ
スタ６１に供給され、ＮＰＮトランジスタ６１において
電流増幅され、ＮＰＮトランジスタ６１のエミッタから
出力されるバイアス電圧に重畳されてＮＰＮトランジス
タ５０のベースに供給される。
態によれば、送信信号入力端子４７から入力される送信
信号ＩＮは、段間結合容量４８を介してＮＰＮトランジ
スタ６１に供給され、ＮＰＮトランジスタ６１において
電流増幅され、ＮＰＮトランジスタ６１のエミッタから
出力されるバイアス電圧に重畳されてＮＰＮトランジス
タ５０のベースに供給される。
【００３０】このように、本発明の第２実施形態によれ
ば、バイアス電圧発生回路５６をドライバアンプとして
も機能させるようにしたので、ドライバアンプとパワー
アンプとを結合する段間結合容量が不要となり、集積化
が容易となる。
ば、バイアス電圧発生回路５６をドライバアンプとして
も機能させるようにしたので、ドライバアンプとパワー
アンプとを結合する段間結合容量が不要となり、集積化
が容易となる。
【００３１】第３実施形態・・図３ 図３は本発明の第３実施形態の要部を示す回路図であ
る。図３中、６７はキャリア周波数を２ＧＨzとする送
信信号ＩＮを入力するための送信信号入力端子、６８は
段間結合容量である。
る。図３中、６７はキャリア周波数を２ＧＨzとする送
信信号ＩＮを入力するための送信信号入力端子、６８は
段間結合容量である。
【００３２】また、６９はドライバアンプであり、７０
はＮＰＮトランジスタ、７１、７２はバイアス抵抗、７
３は負荷抵抗である。７４は段間結合容量、７５はマッ
チング回路であり、７６は容量、７７はインダクタであ
る。
はＮＰＮトランジスタ、７１、７２はバイアス抵抗、７
３は負荷抵抗である。７４は段間結合容量、７５はマッ
チング回路であり、７６は容量、７７はインダクタであ
る。
【００３３】また、７８はパワーアンプであり、７９は
ＮＰＮトランジスタ、８０は負荷インダクタである。８
１はマッチング回路であり、８２はインダクタ、８３は
容量である。８４は送信信号ＯＵＴを出力するための送
信信号出力端子である。
ＮＰＮトランジスタ、８０は負荷インダクタである。８
１はマッチング回路であり、８２はインダクタ、８３は
容量である。８４は送信信号ＯＵＴを出力するための送
信信号出力端子である。
【００３４】また、８５はＮＰＮトランジスタ７９のベ
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、８６は制御電圧Ｖcontを入力するための制御
電圧入力端子、８７〜８９はＮＰＮトランジスタ、９０
〜９２は抵抗である。
ースに温度補償されたバイアス電圧を供給するバンドギ
ャップ・リファレンス回路からなるバイアス電圧発生回
路であり、８６は制御電圧Ｖcontを入力するための制御
電圧入力端子、８７〜８９はＮＰＮトランジスタ、９０
〜９２は抵抗である。
【００３５】このバイアス電圧発生回路８５は、ＮＰＮ
トランジスタ７９のレプリカであるＮＰＮトランジスタ
８８を設け、２ＶBE（＝ＮＰＮトランジスタ８７のベー
ス・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ８８のベ
ース・エミッタ間電圧ＶBE）をＮＰＮトランジスタ８９
のベースに供給して、温度変化に関わらず、ＮＰＮトラ
ンジスタ７９のベースに常に定電圧であるＶBEを供給す
るというものである。
トランジスタ７９のレプリカであるＮＰＮトランジスタ
８８を設け、２ＶBE（＝ＮＰＮトランジスタ８７のベー
ス・エミッタ間電圧ＶBE＋ＮＰＮトランジスタ８８のベ
ース・エミッタ間電圧ＶBE）をＮＰＮトランジスタ８９
のベースに供給して、温度変化に関わらず、ＮＰＮトラ
ンジスタ７９のベースに常に定電圧であるＶBEを供給す
るというものである。
【００３６】なお、バイアス電圧発生回路８５におい
て、９３は共振周波数を２.４５ＧＨzとする直列共振回
路からなるシャント回路であり、９４はインダクタ、９
５は容量である。また、９６は共振周波数を２.４３Ｇ
Ｈzとする直列共振回路からなるシャント回路であり、
９７はインダクタ、９８は容量である。これらシャント
回路９３、９６は、スプリアス共振を防ぎ、ＮＰＮトラ
ンジスタ７９の動作の安定を図るためのものである。
て、９３は共振周波数を２.４５ＧＨzとする直列共振回
路からなるシャント回路であり、９４はインダクタ、９
５は容量である。また、９６は共振周波数を２.４３Ｇ
Ｈzとする直列共振回路からなるシャント回路であり、
９７はインダクタ、９８は容量である。これらシャント
回路９３、９６は、スプリアス共振を防ぎ、ＮＰＮトラ
ンジスタ７９の動作の安定を図るためのものである。
【００３７】また、９９はＮＰＮトランジスタ７９のコ
レクタとＮＰＮトランジスタ８９のベースとを結合する
容量である。
レクタとＮＰＮトランジスタ８９のベースとを結合する
容量である。
【００３８】このように構成された本発明の第３実施形
態においては、容量９９と、ＮＰＮトランジスタ８９
と、段間結合容量７４とで、キャリア周波数でポンピン
グ動作を行うポンピング回路が構成されているので、ド
ライバアンプ６９から出力される送信信号の振幅が大き
く、ＮＰＮトランジスタ８９のエミッタにおける電圧降
下が大きくなってしまう場合であっても、ポンピング回
路のポンピング動作によりＮＰＮトランジスタ８９のエ
ミッタに得られるバイアス電圧を上昇させることができ
る。
態においては、容量９９と、ＮＰＮトランジスタ８９
と、段間結合容量７４とで、キャリア周波数でポンピン
グ動作を行うポンピング回路が構成されているので、ド
ライバアンプ６９から出力される送信信号の振幅が大き
く、ＮＰＮトランジスタ８９のエミッタにおける電圧降
下が大きくなってしまう場合であっても、ポンピング回
路のポンピング動作によりＮＰＮトランジスタ８９のエ
ミッタに得られるバイアス電圧を上昇させることができ
る。
【００３９】したがって、本発明の第３実施形態によれ
ば、ドライバアンプ６９から出力される送信信号の振幅
が大きく、ＮＰＮトランジスタ８９のエミッタにおける
電圧降下が大きくなってしまう場合であっても、ＮＰＮ
トランジスタ７９のベースに十分なバイアス電圧を供給
することができるので、ＮＰＮトランジスタ７９に十分
なバイアス電流を供給することができ、歪みのない送信
信号ＯＵＴを得ることができる。
ば、ドライバアンプ６９から出力される送信信号の振幅
が大きく、ＮＰＮトランジスタ８９のエミッタにおける
電圧降下が大きくなってしまう場合であっても、ＮＰＮ
トランジスタ７９のベースに十分なバイアス電圧を供給
することができるので、ＮＰＮトランジスタ７９に十分
なバイアス電流を供給することができ、歪みのない送信
信号ＯＵＴを得ることができる。
【００４０】また、本発明の第３実施形態によれば、シ
ャント回路９３、９６をＮＰＮトランジスタ８９と接地
との間に接続しているので、ドライバアンプ６９から出
力される送信信号がシャント回路で減衰してしまうこと
を防ぐことができる。
ャント回路９３、９６をＮＰＮトランジスタ８９と接地
との間に接続しているので、ドライバアンプ６９から出
力される送信信号がシャント回路で減衰してしまうこと
を防ぐことができる。
【００４１】なお、本発明の第３実施形態においては、
トランジスタとしてＮＰＮトランジスタ７０、７９、８
７〜８９を設けるようにしているが、この代わりに、電
界効果トランジスタを使用するようにしても良い。
トランジスタとしてＮＰＮトランジスタ７０、７９、８
７〜８９を設けるようにしているが、この代わりに、電
界効果トランジスタを使用するようにしても良い。
【００４２】
【発明の効果】以上のように、本発明中、第１の発明に
よれば、バイアス電圧発生回路をドライバアンプとして
も機能させるようにしているので、ドライバアンプとパ
ワーアンプとを結合する段間結合容量が不要となり、集
積化が容易となる。
よれば、バイアス電圧発生回路をドライバアンプとして
も機能させるようにしているので、ドライバアンプとパ
ワーアンプとを結合する段間結合容量が不要となり、集
積化が容易となる。
【００４３】また、本発明中、第２の発明によれば、第
１のバイポーラトランジスタのコレクタと第２のバイポ
ーラトランジスタのベースとを接続する容量と、第２の
バイポーラトランジスタと、ドライバアンプとパワーア
ンプとを結合する段間結合容量とで、キャリア周波数で
ポンピング動作を行うポンピング回路を構成することが
できるので、ドライバアンプから出力される送信信号の
振幅が大きく、第２のバイポーラトランジスタのエミッ
タにおける電圧降下が大きくなってしまう場合であって
も、第１のバイポーラトランジスタのベースに十分なバ
イアス電圧を供給することができるので、歪みのない送
信信号を得ることができる。
１のバイポーラトランジスタのコレクタと第２のバイポ
ーラトランジスタのベースとを接続する容量と、第２の
バイポーラトランジスタと、ドライバアンプとパワーア
ンプとを結合する段間結合容量とで、キャリア周波数で
ポンピング動作を行うポンピング回路を構成することが
できるので、ドライバアンプから出力される送信信号の
振幅が大きく、第２のバイポーラトランジスタのエミッ
タにおける電圧降下が大きくなってしまう場合であって
も、第１のバイポーラトランジスタのベースに十分なバ
イアス電圧を供給することができるので、歪みのない送
信信号を得ることができる。
【００４４】また、本発明中、第３の発明によれば、第
１の電界効果トランジスタのドレインと第２の電界効果
トランジスタのゲートとを接続する容量と、第２の電界
効果トランジスタと、ドライバアンプとパワーアンプと
を結合する段間結合容量とで、キャリア周波数でポンピ
ング動作を行うポンピング回路を構成することができる
ので、ドライバアンプから出力される送信信号の振幅が
大きく、第２の電界効果トランジスタのソースにおける
電圧降下が大きくなってしまう場合であっても、第１の
電界効果トランジスタのベースに十分なバイアス電圧を
供給することができるので、歪みのない送信信号を得る
ことができる。
１の電界効果トランジスタのドレインと第２の電界効果
トランジスタのゲートとを接続する容量と、第２の電界
効果トランジスタと、ドライバアンプとパワーアンプと
を結合する段間結合容量とで、キャリア周波数でポンピ
ング動作を行うポンピング回路を構成することができる
ので、ドライバアンプから出力される送信信号の振幅が
大きく、第２の電界効果トランジスタのソースにおける
電圧降下が大きくなってしまう場合であっても、第１の
電界効果トランジスタのベースに十分なバイアス電圧を
供給することができるので、歪みのない送信信号を得る
ことができる。
【図１】本発明の第１実施形態の要部を示す回路図であ
る。
る。
【図２】本発明の第２実施形態の要部を示す回路図であ
る。
る。
【図３】本発明の第３実施形態の要部を示す回路図であ
る。
る。
【図４】従来の電力増幅器の一例の要部を示す回路図で
ある。
ある。
（図１） ２８ パワーアンプ ３１ マッチング回路 ３５ バイアス電圧発生回路 （図２） ４９ パワーアンプ ５２ マッチング回路 ５６ バイアス電圧発生回路 （図３） ６９ ドライバアンプ ７５ マッチング回路 ７８ パワーアンプ ８１ マッチング回路 ８５ バイアス電圧発生回路 （図４） ３ ドライバアンプ ９ パワーアンプ １２ マッチング回路 １６ バイアス電圧発生回路
Claims (7)
- 【請求項１】第１のバイポーラトランジスタを有するパ
ワーアンプと、 コレクタを電源線に接続し、エミッタを前記第１のバイ
ポーラトランジスタのベースに接続すると共に第１の抵
抗を介して接地し、ベースに定電圧が供給される第２の
バイポーラトランジスタを有するバイアス電圧発生回路
とを備える電力増幅器であって、 前記第２のバイポーラトランジスタのベースに段間結合
容量を介して入力信号を供給するように構成されている
ことを特徴とする電力増幅器。 - 【請求項２】前記バイアス電圧発生回路は、 コレクタを前記電源線に接続し、エミッタを第２の抵抗
を介して接地した第３のバイポーラトランジスタと、 コレクタを前記第３のバイポーラトランジスタのベース
に接続すると共に第３の抵抗を介して制御電圧入力端子
に接続し、ベースを前記第３のバイポーラトランジスタ
のエミッタに接続し、エミッタを接地した第４のバイポ
ーラトランジスタと 共振周波数をキャリア周波数とし、一端を前記第２のバ
イポーラトランジスタのベースに接続し、他端を前記第
３のバイポーラトランジスタのベースに接続した並列共
振回路とを備え、 前記第４のバイポーラトランジスタのコレクタに前記定
電圧を得るように構成されていることを特徴とする請求
項１記載の電力増幅器。 - 【請求項３】前記バイアス電圧発生回路は、 コレクタを前記電源線に接続し、エミッタを第２の抵抗
を介して接地した第３のバイポーラトランジスタと、 コレクタを前記第３のバイポーラトランジスタのベース
に接続すると共に第３の抵抗を介して制御電圧入力端子
に接続し、ベースを前記第３のバイポーラトランジスタ
のエミッタに接続し、エミッタを接地した第４のバイポ
ーラトランジスタと、 コレクタを前記第２のバイポーラトランジスタのベース
に接続すると共に第４の抵抗を介して前記制御電圧入力
端子に接続し、ベースを前記第３のバイポーラトランジ
スタのエミッタに接続し、エミッタを接地した第５のバ
イポーラトランジスタとを備え、 前記第５のバイポーラトランジスタのコレクタに前記定
電圧を得るように構成されていることを特徴とする請求
項１記載の電力増幅器。 - 【請求項４】入力信号を増幅するドライバアンプと、 エミッタを接地し、ベースに前記ドライバアンプから出
力される前記入力信号を増幅した信号が段間結合容量を
介して供給される第１のバイポーラトランジスタを有す
るパワーアンプと、 コレクタを電源線に接続し、エミッタを前記第１のバイ
ポーラトランジスタのベースに接続すると共に抵抗を介
して接地し、ベースに定電圧が供給される第２のバイポ
ーラトランジスタを有するバイアス電圧発生回路とを備
える電力増幅器であって、 前記第１のバイポーラトランジスタのコレクタと前記第
２のバイポーラトランジスタのベースとを容量を介して
接続していることを特徴とする電力増幅器。 - 【請求項５】前記第２のバイポーラトランジスタのベー
スと接地との間に、スプリアス共振を防ぐためのシャン
ト回路を接続していることを特徴とする請求項４記載の
電力増幅器。 - 【請求項６】入力信号を増幅するドライバアンプと、 ソースを接地し、ゲートに前記ドライバアンプから出力
される前記入力信号を増幅した信号が段間結合容量を介
して供給される第１の電界効果トランジスタを有するパ
ワーアンプと、 ドレインを電源線に接続し、ソースを前記第１の電界効
果トランジスタのゲートに接続すると共に抵抗を介して
接地し、ゲートに定電圧が供給される第２の電界効果ト
ランジスタを有するバイアス電圧発生回路とを備える電
力増幅器であって、 前記第１の電界効果トランジスタのドレインと前記第２
の電界効果トランジスタのゲートとを容量を介して接続
していることを特徴とする電力増幅器。 - 【請求項７】前記第２の電界効果トランジスタのゲート
と接地との間に、スプリアス共振を防ぐためのシャント
回路を接続していることを特徴とする請求項６記載の電
力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015037A JP2000216641A (ja) | 1999-01-25 | 1999-01-25 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015037A JP2000216641A (ja) | 1999-01-25 | 1999-01-25 | 電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216641A true JP2000216641A (ja) | 2000-08-04 |
Family
ID=11877648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11015037A Withdrawn JP2000216641A (ja) | 1999-01-25 | 1999-01-25 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000216641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133855A (ja) * | 2001-10-29 | 2003-05-09 | Nec Microsystems Ltd | 温度補償型入力回路及び温度補償型発振回路 |
| CN107947743A (zh) * | 2018-01-10 | 2018-04-20 | 无锡中普微电子有限公司 | 用于nb‑iot技术的射频功率放大器 |
-
1999
- 1999-01-25 JP JP11015037A patent/JP2000216641A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133855A (ja) * | 2001-10-29 | 2003-05-09 | Nec Microsystems Ltd | 温度補償型入力回路及び温度補償型発振回路 |
| CN107947743A (zh) * | 2018-01-10 | 2018-04-20 | 无锡中普微电子有限公司 | 用于nb‑iot技术的射频功率放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US4587497A (en) | Low-power low-harmonic transistor oscillator | |
| JP2004343244A (ja) | 高周波増幅回路 | |
| KR0145469B1 (ko) | 고주파 증폭기 | |
| JPH09121173A (ja) | 電力増幅器を含む半導体装置 | |
| US6509798B2 (en) | Variable gain amplifier | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| JP3770306B2 (ja) | ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器 | |
| US6366162B1 (en) | Multi-impedance input stage | |
| JP2000216641A (ja) | 電力増幅器 | |
| US6791426B2 (en) | Balanced oscillator and electronic apparatus including the same | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| US7088184B2 (en) | High frequency amplifier in an integrated circuit | |
| US20070132512A1 (en) | Variable gain amplifier | |
| JP3617377B2 (ja) | 入力切替型増幅器及びそれを用いた周波数切替型発振器 | |
| KR100857054B1 (ko) | 모놀리식 마이크로파 집적 회로용 보조 회로 | |
| JP3778596B2 (ja) | 同調増幅回路 | |
| US6614306B1 (en) | Bias circuit for class AB high frequency amplifiers | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| US6750708B2 (en) | Miniaturized buffer amplifier and electronic circuit unit using same | |
| US20080068088A1 (en) | Amplifier circuit | |
| JP2732717B2 (ja) | 送信回路 | |
| JPS6325782Y2 (ja) | ||
| JPH0832365A (ja) | 増幅回路 | |
| JP2001313528A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |