JP2732717B2 - 送信回路 - Google Patents

送信回路

Info

Publication number
JP2732717B2
JP2732717B2 JP3325491A JP3325491A JP2732717B2 JP 2732717 B2 JP2732717 B2 JP 2732717B2 JP 3325491 A JP3325491 A JP 3325491A JP 3325491 A JP3325491 A JP 3325491A JP 2732717 B2 JP2732717 B2 JP 2732717B2
Authority
JP
Japan
Prior art keywords
amplifier
amplifiers
circuit
power amplifier
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3325491A
Other languages
English (en)
Other versions
JPH0548472A (ja
Inventor
一晴 青木
啓明 茎田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARUPUSU DENKI KK
Original Assignee
ARUPUSU DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARUPUSU DENKI KK filed Critical ARUPUSU DENKI KK
Priority to JP3325491A priority Critical patent/JP2732717B2/ja
Publication of JPH0548472A publication Critical patent/JPH0548472A/ja
Application granted granted Critical
Publication of JP2732717B2 publication Critical patent/JP2732717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transmitters (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はコードレス電話機等に
用いて好適な送信回路に関する。
【0002】
【従来の技術】コードレス電話機等のように商用電源と
切り離して使用され得る通信機においては、消費電力を
極力節約することが要求される。例えば、コードレス電
話機の場合、親機と子機とが接近している時には送信電
力を低くしても充分に通信が可能である。このような場
合、電力の無駄を省くために、送信回路におけるパワー
アンプの消費電力を下げることが望ましい。
【0003】
【発明が解決しようとする課題】しかしながら、パワー
アンプの消費電力を下げるために、パワーアンプの動作
点を変更すると、この動作点の変更の影響が送信回路に
おけるパワーアンプの前段の回路に波及し、正常な動作
が得られなくなる恐れがあるという問題があった。
【0004】この発明は上述した事情に鑑みてなされた
ものであり、消費電流を減らすようにパワーアンプの動
作点を変更した場合においても、安定した動作が得られ
る送信回路を提供することを目的とする。
【0005】
【課題を解決するための手段】この発明による送信回路
は、送信すべき信号によって変調された高周波信号を出
力する搬送波発振器と、前記高周波信号を順次増幅する
縦続接続された第1および第2の増幅器と、前記第2の
増幅器の出力に基づいて前記搬送波発振器の発振周波数
を制御する制御回路と、前記第1および第2の増幅器の
接続点に一方の電極が接続された小容量のコンデンサ
と、動作電流の制御が可能であると共に、前記第1およ
び第2の増幅器の接続点に介在するインピーダンスより
も高い入力インピーダンスを有し、該入力端に前記コン
デンサの他方の電極が接続されたパワーアンプとを具備
することを特徴とする。
【0006】
【作用】上記構成によれば、パワーアンプの動作電流が
変更された場合においても、その影響が第1、第2の増
幅器および搬送波発振器に波及しない。また、コンデン
サの容量が小さくても、第1および第2の増幅器の接続
点の信号は充分な強度でパワーアンプに入力される。ま
た、送信端子からパワーアンプに外乱が入力された場合
におけるパワーアンプ前段への外乱の波及が低減され
る。
【0007】
【実施例】以下、図面を参照し、この発明の一実施例を
説明する。図1はこの発明の一実施例による送信回路の
構成を示すブロック図である。この図において、1は送
信すべき信号によって変調された高周波信号を発生する
搬送波発振器、2および3は高周波信号を順次増幅する
縦続接続された第1および第2の増幅器である。また、
4はPLL(位相同期ループ)回路であり、第2の増幅
器3の出力信号の周波数と選局チャネルに対応した周波
数の差に応じた制御電圧を発生する。この制御電圧が搬
送波発振器1に帰還されることにより、搬送波周波数が
選局チャネルに対応した周波数になるように制御され
る。第1の増幅器2および第2の増幅器3の接続点は小
容量のコンデンサ5を介してパワーアンプ6の入力端に
接続される。このパワーアンプ6は、第1の増幅器2お
よび第2の増幅器3の接続点に介在するインピーダンス
に比較して充分に高い入力インピーダンスを有してい
る。従って、コンデンサ5の容量値が小さい場合におい
ても、第1の増幅器2の出力信号は充分なレベルでパワ
ーアンプ6に伝達される。また、パワーアンプ6はコン
トロール端子6aを有しており、このコントロール端子
6aに印加されるパワーコントロール電圧によって消費
電力が制御される。パワーアンプ6の出力信号は同調回
路7を介してアンテナ接続端7aに出力される。
【0008】図2に本実施例の具体例を示すものであ
り、図1における各要素をすべて平衡型回路とした場合
の回路構成を示している。なお、この図において前述の
図1の各部に対応する部分には同一の符号が付けられて
いる。まず、第1の増幅器2において、差動トランジス
タペアをなすNPNトランジスタ21および22は、各
々のコレクタが抵抗23および24を介して電源電圧V
ccが供給されると共に各々のエミッタが抵抗25およ
び26を介して共通接続されている。この抵抗25およ
び26の共通接続端は、抵抗27と、NPNトランジス
タ28aおよび抵抗28bを介して接地される。また、
NPNトランジスタ21および22の各々のベースは、
抵抗29aおよび29bを介して電源部8から一定電圧
が供給されると共に、搬送波発振器1から出力される平
衡信号の各相信号が各々入力される。第1の増幅器2に
おいては、搬送波発振器1が出力する平衡信号の差動増
幅が行われ、NPNトランジスタ21および22の各コ
レクタから各相の出力信号が取り出される。
【0009】第2の増幅器3は、NPNトランジスタ3
1、抵抗33、NPNトランジスタ35および抵抗37
が電源および接地間に順次直列接続されてなるエミッタ
フォロア回路と、NPNトランジスタ32、抵抗34、
NPNトランジスタ36および抵抗38による同様な構
成のエミッタフォロア回路からなる。NPNトランジス
タ31および32の各ベースは第1の増幅器2における
NPNトランジスタ21および22の各コレクタと接続
されており、第1の増幅器2によって差動増幅された平
衡信号の各相が入力される。これら第1の増幅器2から
の入力信号に対応した出力信号がNPNトランジスタ3
1および32の各エミッタから取り出され、PLL回路
4に供給される。第2の増幅器3における各エミッタフ
ォロア回路は数kΩの入力インピーダンスを有する。し
かし、動作の安定性を得るため、第1の増幅器2の出力
部の抵抗23および24は数百Ωの抵抗値となってお
り、これらの抵抗により第1および第2の増幅器の接続
点に介在するインピーダンスが低く決定される。
【0010】パワーアンプ6は、NPNトランジスタ6
1aおよび抵抗61bからなるエミッタフォロア回路6
1と、NPNトランジスタ62aおよび抵抗62bから
なるエミッタフォロア回路62とによって前段部が構成
され、NPNトランジスタ63a、63bおよび抵抗6
4からなる差動増幅回路65によって後段部が構成され
ている。このように前段部をエミッタフォロア構成とし
たため、パワーアンプ6は充分に高い入力インピーダン
スを有する。差動増幅回路65において、NPNトラン
ジスタ63aおよび63bの各ベースはNPNトランジ
スタ61aおよび62aの各エミッタに接続されてお
り、各コレクタは同調回路7におけるコイル7Lを介し
電源電圧Vccが供給される。NPNトランジスタ61
aおよび62aの各ベースは、電源部8の可変電圧源か
ら出力されるパワーコントロール電圧が抵抗65aおよ
び65bを介し各々供給される。また、NPNトランジ
スタ61aおよび62aの各エミッタからパワーコント
ロール電圧よりも約0.7V低い直流電圧がNPNトラ
ンジスタ63aおよび63bの各ベースに供給される。
エミッタフォロア回路61および62の各入力端、すな
わち、NPNトランジスタ61aおよび61bの各ベー
スは小容量のコンデンサ51および52を介し、第1の
増幅器におけるNPNトランジスタ21および22の各
コレクタに接続される。これらのコンデンサ51および
52は、図1におけるコンデンサ5に対応しており、こ
れらを介し、第1の増幅器2の出力信号がパワーアンプ
6に入力される。
【0011】第1および第2の増幅器の接続点に介在す
るインピーダンスが数百Ωであるのに対し、パワーアン
プ6の入力インピーダンスはそれよりも充分に高く、従
って、第1の増幅器2の出力信号は充分なレベルでパワ
ーアンプ6に入力される。パワーコントロール電圧を下
げると、前段部におけるトランジスタ61aおよび61
bと、後段部におけるトランジスタ63aおよび63b
のバイアス電流が減少し、パワーアンプ6においては低
消費電力による動作が行われる。このようにパワーアン
プ6の動作点を変更した場合においても、パワーアンプ
6と第1および第2の増幅器の接続点とは、コンデンサ
51および52とによって直流的に遮断されているた
め、動作点変更の影響が第1および第2の増幅器と搬送
波発振器1に波及しない。また、例えば通信中に利用者
の手がアンテナに触ることによってパワーアンプ6の出
力インピーダンスが変動することがあるが、上述したよ
うにパワーアンプ6は第1および第2の増幅器の接続点
のインピーダンスよりも充分に高い入力インピーダンス
であるため、第1および第2の増幅器と搬送波発振器1
の動作が乱されることはない。また、コンデンサ51お
よび52は、容量値の小さなものを用いることが可能で
あるため、送信回路を1チップの半導体集積回路によっ
て実現することが可能である。
【0012】
【発明の効果】以上説明したように、この発明による送
信回路によれば、パワーアンプの動作点を変更した場合
においても、パワーアンプ前段部に悪影響が及ぼされる
ことがない。従って、通信性能を悪化させることなく、
必要に応じて消費電力を低減することができるという効
果が得られる。
【図面の簡単な説明】
【図1】この発明の一実施例による送信回路の概略構成
を示すブロック図である。
【図2】同実施例の具体的回路例を示す回路図である。
【符号の説明】
1 搬送波発振器 2 第1の増幅器 3 第2の増幅器 4 PLL回路 5 コンデンサ 6 パワーアンプ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 送信すべき信号によって変調された高周
    波信号を出力する搬送波発振器と、 前記高周波信号を順次増幅する縦続接続された第1およ
    び第2の増幅器と、 前記第2の増幅器の出力に基づいて前記搬送波発振器の
    発振周波数を制御する制御回路と、 前記第1および第2の増幅器の接続点に一方の電極が接
    続された小容量のコンデンサと、 動作電流の制御が可能であると共に、前記第1および第
    2の増幅器の接続点に介在するインピーダンスよりも高
    い入力インピーダンスを有し、該入力端に前記コンデン
    サの他方の電極が接続されたパワーアンプとを具備する
    ことを特徴とする送信回路。
JP3325491A 1991-02-27 1991-02-27 送信回路 Expired - Fee Related JP2732717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3325491A JP2732717B2 (ja) 1991-02-27 1991-02-27 送信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3325491A JP2732717B2 (ja) 1991-02-27 1991-02-27 送信回路

Publications (2)

Publication Number Publication Date
JPH0548472A JPH0548472A (ja) 1993-02-26
JP2732717B2 true JP2732717B2 (ja) 1998-03-30

Family

ID=12381369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3325491A Expired - Fee Related JP2732717B2 (ja) 1991-02-27 1991-02-27 送信回路

Country Status (1)

Country Link
JP (1) JP2732717B2 (ja)

Also Published As

Publication number Publication date
JPH0548472A (ja) 1993-02-26

Similar Documents

Publication Publication Date Title
JPH0693604B2 (ja) 非安定マルチバイブレータ回路
EP0140343A2 (en) Oscillator circuit
GB1430618A (en) Circuit arrangement having a variable frequency response
JPH05299944A (ja) Rf電力増幅器
WO1992011692A1 (en) A frequency modulator
JP2677570B2 (ja) 増幅回路配置
US5760641A (en) Controllable filter arrangement
US5517684A (en) Radio communication system having current control circuit
US4194158A (en) Integrated front end circuit for VHF receiver
JP2732717B2 (ja) 送信回路
EP0080209B1 (en) Transistor circuit including biasing circuit
US2885544A (en) Automatic gain control using voltage drop in biasing circuit common to plural transistor stages
US3193777A (en) Transistor amplifier-oscillator with a feedback switching circuit
US6218906B1 (en) Amplifier circuit
JP2001060826A (ja) 2バンド発振装置
US5130674A (en) Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier
GB2064250A (en) Amplifier circuit arrangement
JPH10154914A (ja) 利得制御型トランジスタ電力増幅器
JPH0116050B2 (ja)
JPH10126215A (ja) 可変減衰装置
JP3883359B2 (ja) 発振器
JP3778596B2 (ja) 同調増幅回路
EP0765028A2 (en) Amplifier arrangements
JP2001077626A (ja) バッファ回路付き発振器
US4303890A (en) Circuit arrangement for transferring a signal

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971209

LAPS Cancellation because of no payment of annual fees