JPH0693604B2 - 非安定マルチバイブレータ回路 - Google Patents
非安定マルチバイブレータ回路Info
- Publication number
- JPH0693604B2 JPH0693604B2 JP61080266A JP8026686A JPH0693604B2 JP H0693604 B2 JPH0693604 B2 JP H0693604B2 JP 61080266 A JP61080266 A JP 61080266A JP 8026686 A JP8026686 A JP 8026686A JP H0693604 B2 JPH0693604 B2 JP H0693604B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillation
- collector
- load
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 本発明は、第１発振トランジスタおよび第２発振トラン
ジスタを具え、第１発振トランジスタのベースは、第２
発振トランジスタのコレクタに接続され、第２発振トラ
ンジスタのベースは第１発振トランジスタのコレクタに
接続され、コンデンサが第１発振トランジスタのエミッ
タと第２発振トランジスタのエミッタとの間に設けら
れ、前記各発振トランジスタのエミッタにエミッタ電流
源を接続した非安定マルチバイブレータ回路に関するも
のである。
ジスタを具え、第１発振トランジスタのベースは、第２
発振トランジスタのコレクタに接続され、第２発振トラ
ンジスタのベースは第１発振トランジスタのコレクタに
接続され、コンデンサが第１発振トランジスタのエミッ
タと第２発振トランジスタのエミッタとの間に設けら
れ、前記各発振トランジスタのエミッタにエミッタ電流
源を接続した非安定マルチバイブレータ回路に関するも
のである。
このタイプの同調可能な発振回路（これは同調可能非安
定マルチバイブレータとも呼ばれる）自体は「アイイー
・イー・イー・スペクトラム」1972年４月号第34〜40頁
に載っているエー・ビー・グレベネ（A.B.Grebeme）の
論文「モノリシック ウェーブフォーム ジェネレイシ
ョン」から既知である。而してこの既知の発振回路は発
振トランジスタのエミッタ電流源を変えることにより同
調をとっている。出力端子はこれらの発振トランジスタ
のコレクタにより構成している。各コレクタはコレクタ
抵抗とリミティングダイオードの並列回路を介して電圧
源に接続する。このリミティング ダイオードはコンデ
ンサ電圧の変化を決定且つ制限し、エミッタ電流源の電
流の大きさ及びコンデンサＣの大きさと共に、発振周波
数を決めている。しかし、同調レンジの高い方の端は発
振トランジスタとリミティング ダイオードの寄生容量
により抑えられている。
定マルチバイブレータとも呼ばれる）自体は「アイイー
・イー・イー・スペクトラム」1972年４月号第34〜40頁
に載っているエー・ビー・グレベネ（A.B.Grebeme）の
論文「モノリシック ウェーブフォーム ジェネレイシ
ョン」から既知である。而してこの既知の発振回路は発
振トランジスタのエミッタ電流源を変えることにより同
調をとっている。出力端子はこれらの発振トランジスタ
のコレクタにより構成している。各コレクタはコレクタ
抵抗とリミティングダイオードの並列回路を介して電圧
源に接続する。このリミティング ダイオードはコンデ
ンサ電圧の変化を決定且つ制限し、エミッタ電流源の電
流の大きさ及びコンデンサＣの大きさと共に、発振周波
数を決めている。しかし、同調レンジの高い方の端は発
振トランジスタとリミティング ダイオードの寄生容量
により抑えられている。
本発明の目的は、この従来技術の同調可能な非安定マル
チバイブレータの同調レンジを、発振出力電圧の選択を
抑えられることなく且つ簡単に延長するにある。
チバイブレータの同調レンジを、発振出力電圧の選択を
抑えられることなく且つ簡単に延長するにある。
この目的を達成するため、本発明によれば、冒頭に述べ
たタイプの非安定マルチバイブレータ回路において、第
１発振トランジスタのコレクタは、第１負荷トランジス
タのエミッタに接続され、第２発振エミッタのコレクタ
は第２負荷トランジスタのエミッタに接続され、前記各
負荷トランジスタは共通ベース構成に接続され、前記各
負荷トランジスタのコレクタは出力抵抗を介して正供給
電圧源に接続されるとともに、前記コレクタは非安定マ
ルチバイブレータ回路の出力端子を構成することを特徴
とする。
たタイプの非安定マルチバイブレータ回路において、第
１発振トランジスタのコレクタは、第１負荷トランジス
タのエミッタに接続され、第２発振エミッタのコレクタ
は第２負荷トランジスタのエミッタに接続され、前記各
負荷トランジスタは共通ベース構成に接続され、前記各
負荷トランジスタのコレクタは出力抵抗を介して正供給
電圧源に接続されるとともに、前記コレクタは非安定マ
ルチバイブレータ回路の出力端子を構成することを特徴
とする。
一対のバッファトランジスタを一対の増幅トランジスタ
とカスコード接続して所謂ミラー効果をおさえること
は、日本国公開特許願第147016/80号（1980年11月15
日）から知られている。
とカスコード接続して所謂ミラー効果をおさえること
は、日本国公開特許願第147016/80号（1980年11月15
日）から知られている。
本発明は、一方では、小信号直列抵抗及びバッファトラ
ンジスタのエミッタに写されたベース直列抵抗が発振ト
ランジスタに対し十分高いインピーダンスとなり、例え
ば、数mAという普通に使用されるエミッタ電流で広い同
調レンジに亘ってループ利得を１より大きく保つことが
でき、従って発振を維持できることを認識し、他方では
このインピーダンスが十分小さく、上述した普通のエミ
ッタ電流で既知の場合よりもコンデンサ電圧の変化を想
到小さくできることを認識したことに基づいている。
ンジスタのエミッタに写されたベース直列抵抗が発振ト
ランジスタに対し十分高いインピーダンスとなり、例え
ば、数mAという普通に使用されるエミッタ電流で広い同
調レンジに亘ってループ利得を１より大きく保つことが
でき、従って発振を維持できることを認識し、他方では
このインピーダンスが十分小さく、上述した普通のエミ
ッタ電流で既知の場合よりもコンデンサ電圧の変化を想
到小さくできることを認識したことに基づいている。
本発明に係る手段を用いると、既知の場合よりもコンデ
ンサ電圧の変化が相当に小さく、従って、等価な条件下
で同調周波数を一層高くとれる。加えて、バッファトラ
ンジスタが発振回路の出力端子を発振トランジスタのコ
レクタから分離し、従って、発振周波数に影響すること
なく、コレクタ抵抗を適当に選択することにより発振出
力電圧を所望の値に調整できる。
ンサ電圧の変化が相当に小さく、従って、等価な条件下
で同調周波数を一層高くとれる。加えて、バッファトラ
ンジスタが発振回路の出力端子を発振トランジスタのコ
レクタから分離し、従って、発振周波数に影響すること
なく、コレクタ抵抗を適当に選択することにより発振出
力電圧を所望の値に調整できる。
同調レンジ内の最高発振周波数を更に高めるために好適
な本発明に係る同調可能な発振回路の一実施例は、発振
回路のエミッタ面積をバッファトランジスタのエミッタ
面積の少なくとも1.25倍より大きくしたことを特徴とす
る。
な本発明に係る同調可能な発振回路の一実施例は、発振
回路のエミッタ面積をバッファトランジスタのエミッタ
面積の少なくとも1.25倍より大きくしたことを特徴とす
る。
この手段は、エミッタに移されたバッファトランジスタ
のベース直列抵抗が発振トランジスタに対して十分に大
きな誘導性負荷を構成し、特に高い周波数で、発振トラ
ンジスタの寄生コレクターベース容量を相当に補償する
ことを認識したことに基づいている。
のベース直列抵抗が発振トランジスタに対して十分に大
きな誘導性負荷を構成し、特に高い周波数で、発振トラ
ンジスタの寄生コレクターベース容量を相当に補償する
ことを認識したことに基づいている。
このような手段を用いて補償を行なう場合は、寄生的な
フィードバックが相当に小さくなり、非常に高い周波数
でも発振条件が満足され、発振回路の動作レンジが相当
に広くなる。
フィードバックが相当に小さくなり、非常に高い周波数
でも発振条件が満足され、発振回路の動作レンジが相当
に広くなる。
同調レンジの最低の発振周波数を更に下げるのに好適な
本発明に係る同調可能な発振回路の一実施例は、バッフ
ァトランジスタ対の２個のエミッタを一対の抵抗を介し
て発振トランジスタ対の２個のコレクタに接続したこと
を特徴とする。
本発明に係る同調可能な発振回路の一実施例は、バッフ
ァトランジスタ対の２個のエミッタを一対の抵抗を介し
て発振トランジスタ対の２個のコレクタに接続したこと
を特徴とする。
この手段は、同調レンジの下側は、発振トランジスタの
コレクタインピーダンス、特にその誘導性部が、バッフ
ァトランジスタのエミッタ側では、発振を維持できるの
に足るだけループ利得を大きするには余りにも低いこと
を認識したことに基づいている。
コレクタインピーダンス、特にその誘導性部が、バッフ
ァトランジスタのエミッタ側では、発振を維持できるの
に足るだけループ利得を大きするには余りにも低いこと
を認識したことに基づいている。
この手段を用いる場合は、前記抵抗が発振トランジスタ
のコレクタインピーダンスを大きくし、低い周波数でも
発振トランジスタの利得が十分大きく、発振条件を満足
する。
のコレクタインピーダンスを大きくし、低い周波数でも
発振トランジスタの利得が十分大きく、発振条件を満足
する。
このタイプの同調可能な発振回路の更に好適な一実施例
は、共通ベース構成のもう一対のバッファトランジスタ
を設け、これらのバッファトランジスタ対を発振トラン
ジスタ対とカスコード接続させ、発振トランジスタ対の
２個のコレクタを、第１の対のバッファトランジスタの
コレクタと共に、コレクタ抵抗対を介して電圧源に接続
し、発振トランジスタ対の２個のエミッタを一対の抵抗
を介して発振トランジスタ対の２個のコレクタに接続
し、２対のバッファトランジスタ対の各々のベースにス
イチング電圧を与えて、一方の対のバッファトランジス
タから他方の対のバッファトランジスタへ動作を切り換
えるように構成したことを特徴とする。
は、共通ベース構成のもう一対のバッファトランジスタ
を設け、これらのバッファトランジスタ対を発振トラン
ジスタ対とカスコード接続させ、発振トランジスタ対の
２個のコレクタを、第１の対のバッファトランジスタの
コレクタと共に、コレクタ抵抗対を介して電圧源に接続
し、発振トランジスタ対の２個のエミッタを一対の抵抗
を介して発振トランジスタ対の２個のコレクタに接続
し、２対のバッファトランジスタ対の各々のベースにス
イチング電圧を与えて、一方の対のバッファトランジス
タから他方の対のバッファトランジスタへ動作を切り換
えるように構成したことを特徴とする。
この手段を用いる場合は、非常に広い周波数レンジ、例
えば、45〜855MHzのテレビジョン周波数レンジ内の所望
の周波数に発振回路を正確に同調させることができる。
えば、45〜855MHzのテレビジョン周波数レンジ内の所望
の周波数に発振回路を正確に同調させることができる。
本発明に係る同調可能な発振回路の好適な一実施例は、
一対の制御トランジスタを設け、それらのベースとコレ
クタとを、夫々、第１の対の発振トランジスタのベース
とコレクタとに接続し、制御トランジスタ対の内部で接
続してあるエミッタを制御可能な電流源に接続し、発振
トランジスタのエミッタ電流源を制御可能な電流源とは
反対方向に調整できるようにし、エミッタ電流源の電流
と制御可能な電源の電流との和が同調レンジ全体に亘っ
て少なくともほぼ一定であるように構成したことを特徴
とする。固定コンデンサを用いると、同調を簡単にとれ
る。
一対の制御トランジスタを設け、それらのベースとコレ
クタとを、夫々、第１の対の発振トランジスタのベース
とコレクタとに接続し、制御トランジスタ対の内部で接
続してあるエミッタを制御可能な電流源に接続し、発振
トランジスタのエミッタ電流源を制御可能な電流源とは
反対方向に調整できるようにし、エミッタ電流源の電流
と制御可能な電源の電流との和が同調レンジ全体に亘っ
て少なくともほぼ一定であるように構成したことを特徴
とする。固定コンデンサを用いると、同調を簡単にとれ
る。
図面につき本発明を詳細に説明する。
第１図に示すのは、非安定マルチバイブレータ形の同調
可能な発振回路であって、これはベースを交差して相手
のコレクタに接続した発振トランジスタT1,T2の第１の
対と、発振トランジスタT1,T2のエミッタ間に接続され
るコンデンサＣを有する。発振トランジスタT1,T2のエ
ミッタは相互に等しく制御できるエミッタ電流源１及び
２を介して交流的に接地される。第１の発振トランジス
タT1,T2の対とカスコード接続した形で、発振トランジ
スタT1及びT2のコレクタと電流電圧との間にバッファト
ランジスタ（負荷トランジスタ）T3,T4の第１の対を設
ける。これらのバッファトランジスタT3,T4のエミッタ
電流は発振トランジスタT1及びT2のベース電流とコレク
タ電流の和に等しい。バッファトランジスタT3及びT4の
コレクタは発振回路の出力端子O,を構成すると共に相
互に等しいコレクタ抵抗RCを介して電源電圧に接続され
る。他方ベースは共通スイッチング電圧VS2に接続さ
れ、それ故交流的に接地される。発振トランジスタT1及
びT2の第１の対とカスコード接続した形で以后第２の対
と称するバッファトランジスタ（負荷トランジスタ）T5
及びT6のもう一つの対を設ける。第２の対のバッファト
ランジスタT5及びT6のエミッタは相互に等しい抵抗RSを
介して発振トランジスタT1及びT2のコレクタに接続す
る。バッファトランジスタT5及びT6のコレクタはバッフ
ァトランジスタT3及びT4のコレクタに接続され、ベース
は共通スイッチング電圧VS1に接続され、このスイッチ
ング電圧を介して交流的に接地される。
可能な発振回路であって、これはベースを交差して相手
のコレクタに接続した発振トランジスタT1,T2の第１の
対と、発振トランジスタT1,T2のエミッタ間に接続され
るコンデンサＣを有する。発振トランジスタT1,T2のエ
ミッタは相互に等しく制御できるエミッタ電流源１及び
２を介して交流的に接地される。第１の発振トランジス
タT1,T2の対とカスコード接続した形で、発振トランジ
スタT1及びT2のコレクタと電流電圧との間にバッファト
ランジスタ（負荷トランジスタ）T3,T4の第１の対を設
ける。これらのバッファトランジスタT3,T4のエミッタ
電流は発振トランジスタT1及びT2のベース電流とコレク
タ電流の和に等しい。バッファトランジスタT3及びT4の
コレクタは発振回路の出力端子O,を構成すると共に相
互に等しいコレクタ抵抗RCを介して電源電圧に接続され
る。他方ベースは共通スイッチング電圧VS2に接続さ
れ、それ故交流的に接地される。発振トランジスタT1及
びT2の第１の対とカスコード接続した形で以后第２の対
と称するバッファトランジスタ（負荷トランジスタ）T5
及びT6のもう一つの対を設ける。第２の対のバッファト
ランジスタT5及びT6のエミッタは相互に等しい抵抗RSを
介して発振トランジスタT1及びT2のコレクタに接続す
る。バッファトランジスタT5及びT6のコレクタはバッフ
ァトランジスタT3及びT4のコレクタに接続され、ベース
は共通スイッチング電圧VS1に接続され、このスイッチ
ング電圧を介して交流的に接地される。
制御トランジスタT7及びT8を、夫々、発振トランジスタ
T1及びT2の両端に接続する。これらの制御トランジスタ
T7及びT8のコレクタとベースは夫々の発振トランジスタ
T1及びT2のコレクタとベースに接続し、エミッタを相互
に接続し、制御電流源３を介して接地する。単一の入力
制御信号の影響の下に制御信号発生回路４から一端まで
はエミッタ電流源１及び２に、他端では制御電流源３に
制御信号を加え、エミッタ電流源１及び２の電流が制御
電流源３の電流と反対方向に変わり、これらの電流源１
〜３の電流の総和が一定であるようにする。このような
制御信号発生回路の構造は当業者には既知であり、簡明
ならしめるためここでは詳しく述べない。
T1及びT2の両端に接続する。これらの制御トランジスタ
T7及びT8のコレクタとベースは夫々の発振トランジスタ
T1及びT2のコレクタとベースに接続し、エミッタを相互
に接続し、制御電流源３を介して接地する。単一の入力
制御信号の影響の下に制御信号発生回路４から一端まで
はエミッタ電流源１及び２に、他端では制御電流源３に
制御信号を加え、エミッタ電流源１及び２の電流が制御
電流源３の電流と反対方向に変わり、これらの電流源１
〜３の電流の総和が一定であるようにする。このような
制御信号発生回路の構造は当業者には既知であり、簡明
ならしめるためここでは詳しく述べない。
スイッチング電圧VS1及びVS2は高い値から低い値へ階段
状に変化し、VS2が低い時はVS1が高く、逆も成立する。
スイッチング電圧VS1が高く、スイッチング電圧VS2が低
い時はバッファトランジスタT5及びT6が導通状態にあ
り、バッファトランジスタT3及びT4が閉塞され、従っ
て、全同調レンジの低い部分（例えば、VHF及びハイパ
ーバンド）で同調がとれる。逆の状態では全同調レンジ
の高い部分（例えば、UHF帯）で同調がとれる。
状に変化し、VS2が低い時はVS1が高く、逆も成立する。
スイッチング電圧VS1が高く、スイッチング電圧VS2が低
い時はバッファトランジスタT5及びT6が導通状態にあ
り、バッファトランジスタT3及びT4が閉塞され、従っ
て、全同調レンジの低い部分（例えば、VHF及びハイパ
ーバンド）で同調がとれる。逆の状態では全同調レンジ
の高い部分（例えば、UHF帯）で同調がとれる。
各発振トランジスタT1及びT2のエミッタ面積は、各バッ
ファトランジスタT3及びT4のエミッタ面積の少なくとも
1.25倍（実際の例では1.5倍）よりも大きくすると好適
である。この時エミッタに写されるバッファトランジス
タT3及びT4の真性ベース直列抵抗（図示せず）は、発振
トランジスタT1及びT2の誘導性イピーダンスを構成し、
これらの発振トランジスタの寄生コレクターベース容量
を少なくとも相当に補償するに足る十分な大きさを有す
る。
ファトランジスタT3及びT4のエミッタ面積の少なくとも
1.25倍（実際の例では1.5倍）よりも大きくすると好適
である。この時エミッタに写されるバッファトランジス
タT3及びT4の真性ベース直列抵抗（図示せず）は、発振
トランジスタT1及びT2の誘導性イピーダンスを構成し、
これらの発振トランジスタの寄生コレクターベース容量
を少なくとも相当に補償するに足る十分な大きさを有す
る。
エミッタに写されるトランジスタのベース直列抵抗の誘
導性の効果についてはアイイー・イー・イー シャーナ
ル オブ ソリッドステート サーキッツ第sc−３巻第
１号,1968年３月の第12〜21頁に載っているジェイ・エ
ー・アーヘル（J.A.Archer）他の論文「ユース オブ
トランジスターシミュレーテッド インダクタンス ア
ズ アン インターステージエレメント イン ブロー
ドバンド アンプリファイヤ」に記載されている。
導性の効果についてはアイイー・イー・イー シャーナ
ル オブ ソリッドステート サーキッツ第sc−３巻第
１号,1968年３月の第12〜21頁に載っているジェイ・エ
ー・アーヘル（J.A.Archer）他の論文「ユース オブ
トランジスターシミュレーテッド インダクタンス ア
ズ アン インターステージエレメント イン ブロー
ドバンド アンプリファイヤ」に記載されている。
全同調レンジの最高発振周波数に同調させたい時は、VS
dを高く、VS1を低く選ぶべきである。他方エミッタ電流
源１及び２の電流は最大値に調整し、制御電流源３の電
流は最小値即ちゼロに調整する。エミッタ電流源１及び
２の電流の正規な値を数mAとし、コンデンサの電圧変化
を非常に小さくする場合、コレクタインピーダンスは数
十Ωにすぎないから、この最高発振周波数は既知の場合
よりも相当に高い。加えて、エミッタ面積を前述したよ
うにすると、特にコレクタインピーダンスの誘導性部
（主としてエミッタに写されるバッファトランジスタT3
及びT4のベース直列抵抗により生ずる）により発振トラ
ンジスタT1及びT2の寄生コレクターベース容量が補償さ
れる。従って、発振周波数を更に高くとれる。
dを高く、VS1を低く選ぶべきである。他方エミッタ電流
源１及び２の電流は最大値に調整し、制御電流源３の電
流は最小値即ちゼロに調整する。エミッタ電流源１及び
２の電流の正規な値を数mAとし、コンデンサの電圧変化
を非常に小さくする場合、コレクタインピーダンスは数
十Ωにすぎないから、この最高発振周波数は既知の場合
よりも相当に高い。加えて、エミッタ面積を前述したよ
うにすると、特にコレクタインピーダンスの誘導性部
（主としてエミッタに写されるバッファトランジスタT3
及びT4のベース直列抵抗により生ずる）により発振トラ
ンジスタT1及びT2の寄生コレクターベース容量が補償さ
れる。従って、発振周波数を更に高くとれる。
制御電流源３の電流を大きくし、同時にエミッタ電流源
１及び２の電流を小さくすると周波数は下がる。これら
の電流源１〜３の全電流が一定であるため、このような
変化は一方では発振トランジスタT1及びT2、他方では制
御トランジスタT7及びT8の間での電流の分割に影響する
だけで、これらのトランジスタのコレクタ電圧の振幅は
変わらない。それ故一様な同調がとれる。
１及び２の電流を小さくすると周波数は下がる。これら
の電流源１〜３の全電流が一定であるため、このような
変化は一方では発振トランジスタT1及びT2、他方では制
御トランジスタT7及びT8の間での電流の分割に影響する
だけで、これらのトランジスタのコレクタ電圧の振幅は
変わらない。それ故一様な同調がとれる。
前記誘導性部が全コレクタインピーダンスに及ぼす影響
はこの周波数が下がる時小さすなる。しかし、コレクタ
インピーダンスは十分高くとどまり、比較的大きな周波
数レンジ（例えば、UHF帯）に亘って発振が維持され
る。更に周波数を下げる場合はスイッチング電圧VS1及
びVS2をレベル反転させ、同時にエミッタ電流源１及び
２の電流を最大値に調整し、制御電流源３の電流を最小
値、即ち、ゼロに調整し、その十分後でループ利得が小
さくなりすぎて回路が発振をやめるようにする。抵抗RS
があるため、VHF帯の最低周波数迄下げても発振状態は
維持される。
はこの周波数が下がる時小さすなる。しかし、コレクタ
インピーダンスは十分高くとどまり、比較的大きな周波
数レンジ（例えば、UHF帯）に亘って発振が維持され
る。更に周波数を下げる場合はスイッチング電圧VS1及
びVS2をレベル反転させ、同時にエミッタ電流源１及び
２の電流を最大値に調整し、制御電流源３の電流を最小
値、即ち、ゼロに調整し、その十分後でループ利得が小
さくなりすぎて回路が発振をやめるようにする。抵抗RS
があるため、VHF帯の最低周波数迄下げても発振状態は
維持される。
第２の対のバッファトランジスタT5及びT6と同じ構造の
第３の対のバッファトランジスタ（図示せず）を加える
ことにより一層正確な同調が可能である。但し、図示し
たエミッタ抵抗RSに対して適当な比率にした対応する抵
抗を設け、カバーすべき同調レンジの帯域分割を最適に
する。
第３の対のバッファトランジスタ（図示せず）を加える
ことにより一層正確な同調が可能である。但し、図示し
たエミッタ抵抗RSに対して適当な比率にした対応する抵
抗を設け、カバーすべき同調レンジの帯域分割を最適に
する。
第２図は本発明に係る同調可能な発振回路の代りの実施
例を示す。第１図に示し、既に述べてある要素には同じ
参照符号を付してある。第１図の実施例と違って、この
第２図の実施例では、コンデンサＣを変えることにより
同調周波数を変える。このため、例えば、コンデンサＣ
として可変容量ダイオードを既知の態様で用いる。ま
た、この発振回路は、以后第２の対と称するもう一つの
対の発振トランジスタT9及びT10を用いる。この第２の
対の発振トランジスタT9及びT10はバッファトランジス
タT5及びT6に対してカスコード接続する。この第２のカ
スコード構成T5,T6,T9,T10はバッファトランジスタT5及
びT6のコレクタを介してコレクタ抵抗RCに接続し、発振
トランジスタT9及びT10のエミッタを介してコンデンサ
Ｃの両端に接続する。抵抗RSはバッファトランジスタT5
及びT6のエミッタと発振トランジスタT9及びT10のコレ
クタとの間に接続する。
例を示す。第１図に示し、既に述べてある要素には同じ
参照符号を付してある。第１図の実施例と違って、この
第２図の実施例では、コンデンサＣを変えることにより
同調周波数を変える。このため、例えば、コンデンサＣ
として可変容量ダイオードを既知の態様で用いる。ま
た、この発振回路は、以后第２の対と称するもう一つの
対の発振トランジスタT9及びT10を用いる。この第２の
対の発振トランジスタT9及びT10はバッファトランジス
タT5及びT6に対してカスコード接続する。この第２のカ
スコード構成T5,T6,T9,T10はバッファトランジスタT5及
びT6のコレクタを介してコレクタ抵抗RCに接続し、発振
トランジスタT9及びT10のエミッタを介してコンデンサ
Ｃの両端に接続する。抵抗RSはバッファトランジスタT5
及びT6のエミッタと発振トランジスタT9及びT10のコレ
クタとの間に接続する。
切換えの場合は、この第２図の実施例では、バッファト
ランジスタT3,T4及びT5,T6がオン オフされるだけでな
く、これらとカスコード接続されている発振トランジス
タT1,T2及びT9,T10もオン オフされる。エミッタ抵抗
を適当に選び、バッファトランジスタと発振トランジス
タをカスコード接続した第３の対を付加すれば、一層正
確に同調がとれる。
ランジスタT3,T4及びT5,T6がオン オフされるだけでな
く、これらとカスコード接続されている発振トランジス
タT1,T2及びT9,T10もオン オフされる。エミッタ抵抗
を適当に選び、バッファトランジスタと発振トランジス
タをカスコード接続した第３の対を付加すれば、一層正
確に同調がとれる。
また明らかに第１図の回路の電流制御同調を第２図の回
路に採用することも、その逆も可能である。
路に採用することも、その逆も可能である。
第１図は電流制御同調を採用する本発明に係る同調可能
な発振回路の一実施例の回路図、 第２図は本発明に係る同調可能な発振回路のもう一つの
実施例の回路図である。 T1,T2……第１の対の発振トランジスタ T3,T4……第１の対のバッファトランジスタ T5,T6……第２の対のバッファトランジスタ T7,T8……制御トランジスタ T9,T10……第２の対の発振トランジスタ 1,2……エミッタ電流源 ３……制御電流源 ４……制御信号発生回路 VS1,VS2……スイッチング電圧
な発振回路の一実施例の回路図、 第２図は本発明に係る同調可能な発振回路のもう一つの
実施例の回路図である。 T1,T2……第１の対の発振トランジスタ T3,T4……第１の対のバッファトランジスタ T5,T6……第２の対のバッファトランジスタ T7,T8……制御トランジスタ T9,T10……第２の対の発振トランジスタ 1,2……エミッタ電流源 ３……制御電流源 ４……制御信号発生回路 VS1,VS2……スイッチング電圧
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−147016（ＪＰ，Ａ) 特開 昭55−151814（ＪＰ，Ａ) 特開 昭60−113（ＪＰ，Ａ) 特開 昭60−43915（ＪＰ，Ａ)
Claims (6)
- 【請求項１】第１発振トランジスタおよび第２発振トラ
ンジスタを具え、第１発振トランジスタのベースは、第
２発振トランジスタのコレクタに接続され、第２発振ト
ランジスタのベースは第１発振トランジスタのコレクタ
に接続され、コンデンサが第１発振トランジスタのエミ
ッタと第２発振トランジスタのエミッタとの間に設けら
れ、前記各発振トランジスタのエミッタにエミッタ電流
源を接続した非安定マルチバイブレータ回路において、 第１発振トランジスタのコレクタは、第１負荷トランジ
スタのエミッタに接続され、第２発振トランジスタのコ
レクタは第２負荷トランジスタのエミッタに接続され、 前記各負荷トランジスタは共通ベース構成に接続され、
前記各負荷トランジスタのコレクタは出力抵抗を介して
正供給電圧源に接続されるとともに、前記コレクタは、
非安定マルチバイブレータ回路の出力端子を構成するこ
とを特徴とする非安定マルチバイブレータ回路。 - 【請求項２】発振トランジスタのエミッタ面積を負荷ト
ランジスタのエミッタ面積の少なくとも1.25倍より大き
くしたことを特徴とする特許請求の範囲の第１項記載の
非安定マルチバイブレータ回路。 - 【請求項３】第１直列抵抗を第１発振トランジスタのコ
レクタと第１負荷トランジスタのエミッタの間に設け、
第２直列抵抗を第２発振トランジスタのコレクタと第２
負荷トランジスタのエミッタの間に設けたことを特徴と
する特許請求の範囲第１項記載の非安定マルチバイブレ
ータ回路。 - 【請求項４】第３負荷トランジスタおよび第４負荷トラ
ンジスタを具え、第３負荷トランジスタのコレクタは、
第１負荷トランジスタのコレクタに接続され、第３負荷
トランジスタのエミッタは、第１直列抵抗を介して第１
負荷トランジスタのエミッタに接続され、 第４負荷トランジスタのコレクタは、第２負荷トランジ
スタのコレクタに接続され、第４負荷トランジスタのエ
ミッタは第２直列抵抗を介して第２負荷トランジスタの
エミッタに接続され、 前記第３および第４負荷トランジスタは、共通ベース構
成に接続され、前記第３および第４負荷トランジスタは
スイッチング電圧を、第１および第２負荷トランジスタ
のベースと、第３および第４負荷トランジスタのベース
との間に与えることにより制御され、該スイッチング電
圧は、高発振周波数に対して、第１および第２負荷トラ
ンジスタを作動させ、低発振周波数に対して、第３およ
び第４負荷トランジスタを作動させるようにしたことを
特徴とする特許請求の範囲第１項又は第２項記載の非安
定マルチバイブレータ回路。 - 【請求項５】第３発振トランジスタおよび第４発振トラ
ンジスタを具え、第３発振トランジスタのベースは、第
４発振トランジスタのコレクタに接続され、第４発振ト
ランジスタのベースは第３発振トランジスタのコレクタ
に接続され、 第３発振トランジスタのエミッタは、第１発振トランジ
スタのエミッタに接続され、 第４発振トラジスタのエミッタは、第２発振トランジス
タのエミッタに接続され、 第３発振トランジスタのコレクタは第３直列抵抗を介し
て第３負荷トランジスタのエミッタに接続され、 第４発振トランジスタのコレクタは、第４直列抵抗を介
して第４負荷トランジスタのエミッタに接続され、 第３負荷トランジスタのコレクタは、第１負荷トランジ
スタのコレクタに接続され、 第４負荷トランジスタのコレクタは第２負荷トランジス
タのコレクタに接続され、 前記第３および第４負荷トランジスタは、共通ベース構
成に接続され、前記第３および第４負荷トランジスタ
は、スイッチング電圧を前記第１および第２負荷トラン
ジスタのベースと、前記第３および第４負荷トランジス
タのベースとの間に与えることにより制御され、 該スイッチング電圧は、高発振周波数に対して、第１お
よび第２発振トランジスタおよび第１および第２負荷ト
ランジスタを作動せさ、低発振周波数に対して第３およ
び第４発振トランジスタおよび第３および第４負荷トラ
ンジスタを作動させることを特徴とする特許請求の範囲
第１項又は第２項記載の非安定マルチバイブレータ回
路。 - 【請求項６】第１制御トランジスタおよび第２制御トラ
ンジスタを具え、 前記第１制御トランジスタのコレクタとベースが第１発
振トランジスタのコレクタとベースに各々接続され、 前記第２制御トランジスタのコレクタとベースが第２発
振トランジスタのコレクタとベースに各々接続され、 第１制御トランジスタのエミッタと第２制御トランジス
タのエミッタとを互いに接続して、制御電流源に接続
し、 前記制御電流源と前記発振トランジスタのエミッタ電流
源とを、制御電流源を調整するための制御信号発生回路
に、エミッタ電流源のそれと反対方向になるように、結
合することを特徴とする特許請求の範囲前記各項のいづ
れかに記載の非安定マルチバイブレータ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501088A NL8501088A (nl) | 1985-04-12 | 1985-04-12 | Afstembare oscillatorschakeling. |
| NL8501088 | 1985-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61238118A JPS61238118A (ja) | 1986-10-23 |
| JPH0693604B2 true JPH0693604B2 (ja) | 1994-11-16 |
Family
ID=19845830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61080266A Expired - Lifetime JPH0693604B2 (ja) | 1985-04-12 | 1986-04-09 | 非安定マルチバイブレータ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4692718A (ja) |
| EP (1) | EP0198550B1 (ja) |
| JP (1) | JPH0693604B2 (ja) |
| KR (1) | KR940001723B1 (ja) |
| DE (1) | DE3672344D1 (ja) |
| NL (1) | NL8501088A (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874966A (en) * | 1987-01-31 | 1989-10-17 | U.S. Philips Corporation | Multivibrator circuit having compensated delay time |
| US5043601A (en) * | 1988-08-26 | 1991-08-27 | U.S. Philips Corporation | Wide-band amplifier useful for squarewave signals |
| US4884042A (en) * | 1989-02-15 | 1989-11-28 | National Semiconductor Corporation | Dual port voltage controlled emitter coupled multivibrator |
| GB9324155D0 (en) * | 1993-11-24 | 1994-01-12 | Plessey Semiconductors Ltd | Improvements to integrated oscillators |
| FI100755B (fi) * | 1996-05-09 | 1998-02-13 | Nikolay Tchamov | Oskillaattoripiiri |
| FI100752B (fi) * | 1996-05-09 | 1998-02-13 | Nikolay Tchamov | Multivibraattoripiiri |
| GB2338849B (en) * | 1998-06-24 | 2003-03-19 | Motorola Inc | Voltage controlled oscillator circuit |
| US6172571B1 (en) | 1998-07-28 | 2001-01-09 | Cypress Semiconductor Corp. | Method for reducing static phase offset in a PLL |
| US6385265B1 (en) | 1998-08-04 | 2002-05-07 | Cypress Semiconductor Corp. | Differential charge pump |
| US6294962B1 (en) | 1998-12-09 | 2001-09-25 | Cypress Semiconductor Corp. | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator |
| US6191660B1 (en) * | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
| US6753739B1 (en) | 1999-03-24 | 2004-06-22 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
| US6407641B1 (en) | 2000-02-23 | 2002-06-18 | Cypress Semiconductor Corp. | Auto-locking oscillator for data communications |
| US6297705B1 (en) | 2000-02-23 | 2001-10-02 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
| US6946920B1 (en) | 2000-02-23 | 2005-09-20 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
| DE10033741B4 (de) * | 2000-07-12 | 2012-01-26 | Synergy Microwave Corp. | Oszillatorschaltung |
| US7093151B1 (en) | 2000-09-22 | 2006-08-15 | Cypress Semiconductor Corp. | Circuit and method for providing a precise clock for data communications |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8082531B2 (en) | 2004-08-13 | 2011-12-20 | Cypress Semiconductor Corporation | Method and an apparatus to design a processing system using a graphical user interface |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
| US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US7777541B1 (en) | 2006-02-01 | 2010-08-17 | Cypress Semiconductor Corporation | Charge pump circuit and method for phase locked loop |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8564252B2 (en) * | 2006-11-10 | 2013-10-22 | Cypress Semiconductor Corporation | Boost buffer aid for reference buffer |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8035401B2 (en) | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US7489207B1 (en) | 2008-04-22 | 2009-02-10 | International Business Machines Corporation | Structure for voltage controlled oscillator |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8364870B2 (en) | 2010-09-30 | 2013-01-29 | Cypress Semiconductor Corporation | USB port connected to multiple USB compliant devices |
| US9667240B2 (en) | 2011-12-02 | 2017-05-30 | Cypress Semiconductor Corporation | Systems and methods for starting up analog circuits |
| US9054687B2 (en) * | 2013-07-30 | 2015-06-09 | Qualcomm Incorporated | VCO with linear gain over a very wide tuning range |
| WO2019099455A1 (en) | 2017-11-15 | 2019-05-23 | Innotec, Corp. | Flashing lamp circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582809A (en) * | 1968-09-06 | 1971-06-01 | Signetics Corp | Phased locked loop with voltage controlled oscillator |
| US3665343A (en) * | 1970-11-09 | 1972-05-23 | Motorola Inc | Voltage controlled multivibrator |
| US3857110A (en) * | 1972-08-24 | 1974-12-24 | Signetics Corp | Voltage controlled oscillator with temperature compensating bias source |
| US4468636A (en) * | 1981-08-03 | 1984-08-28 | National Semiconductor Corporation | Low temperature coefficient wide band-width voltage controlled oscillator |
| US4600897A (en) * | 1984-10-17 | 1986-07-15 | Kabushiki Kaisha Toshiba | Voltage-controlled oscillator of emitter-coupled astable multivibrator type |
-
1985
- 1985-04-12 NL NL8501088A patent/NL8501088A/nl not_active Application Discontinuation
-
1986
- 1986-03-31 US US06/846,532 patent/US4692718A/en not_active Expired - Fee Related
- 1986-04-09 JP JP61080266A patent/JPH0693604B2/ja not_active Expired - Lifetime
- 1986-04-10 EP EP86200612A patent/EP0198550B1/en not_active Expired - Lifetime
- 1986-04-10 KR KR1019860002725A patent/KR940001723B1/ko not_active IP Right Cessation
- 1986-04-10 DE DE8686200612T patent/DE3672344D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| NL8501088A (nl) | 1986-11-03 |
| KR940001723B1 (ko) | 1994-03-05 |
| JPS61238118A (ja) | 1986-10-23 |
| DE3672344D1 (de) | 1990-08-02 |
| EP0198550A1 (en) | 1986-10-22 |
| KR860008653A (ko) | 1986-11-17 |
| US4692718A (en) | 1987-09-08 |
| EP0198550B1 (en) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0693604B2 (ja) | 非安定マルチバイブレータ回路 | |
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| EP0370725B1 (en) | Amplifier circuit using feedback load | |
| JP2677570B2 (ja) | 増幅回路配置 | |
| US5760641A (en) | Controllable filter arrangement | |
| US4731588A (en) | Gain selectable amplifier with resonance compensation | |
| JPH1075135A (ja) | ＢｉＣＭＯＳトランスコンダクタ差動段および２番目の通過帯域フィルタ | |
| JP2511876B2 (ja) | 高周波増幅器 | |
| JPS6031282B2 (ja) | クリスタル同調電圧制御発振器 | |
| JPH08508371A (ja) | 負性抵抗セルを用いたｂｉｃｍｏｓモノリシック・マイクロ波発振器 | |
| US5130674A (en) | Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier | |
| US4754232A (en) | Amplification gain adjusting circuit | |
| JP3802081B2 (ja) | 低供給電圧で動作する電圧制御発振器 | |
| JPS6238323Y2 (ja) | ||
| JPH0121643B2 (ja) | ||
| JPH0618289B2 (ja) | 発振回路 | |
| JP2677178B2 (ja) | 位相制御回路 | |
| JPH02168705A (ja) | 電圧制御形発振回路 | |
| JP3095241U (ja) | テレビジョンチューナ | |
| JPS6223163Y2 (ja) | ||
| JP2551653B2 (ja) | トランスインピーダンス型増幅器 | |
| JPH0964692A (ja) | 可変リアクタンス回路 | |
| JPH0680999B2 (ja) | 利得制御増幅器 | |
| JPS58137304A (ja) | 変形クラツプ発振回路 | |
| JPH05268497A (ja) | クランプ回路 |