JPH0680999B2 - 利得制御増幅器 - Google Patents
利得制御増幅器Info
- Publication number
- JPH0680999B2 JPH0680999B2 JP25350488A JP25350488A JPH0680999B2 JP H0680999 B2 JPH0680999 B2 JP H0680999B2 JP 25350488 A JP25350488 A JP 25350488A JP 25350488 A JP25350488 A JP 25350488A JP H0680999 B2 JPH0680999 B2 JP H0680999B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- gain
- gain control
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、利得制御増幅器に関する。
従来の利得制御増幅器は、第２図に示されるように、ト
ランジスタ101乃至107、抵抗108乃至111、定電流源112,
113から構成され、信号源は入力端子115と116の間に接
続され、利得制御増幅器の出力は、出力端子118よりと
り出される。
ランジスタ101乃至107、抵抗108乃至111、定電流源112,
113から構成され、信号源は入力端子115と116の間に接
続され、利得制御増幅器の出力は、出力端子118よりと
り出される。
トランジスタ105に流れる電流をI1、トランジスタ106に
流れる電流をI2、トランジスタ101,102より構成される
差動回路の相互コンダクタンスをgm1、トランジスタ10
3,104、抵抗110,111より構成される差動回路の相互コン
ダクタンスをgm2、負荷109をR1、端子120,121間の制御
入力電圧をΔＶ、定電流源112の電流をＩ、トランジス
タ105,106より構成される差動回路の相互コンダクタン
スをgm3、抵抗110,111をREとすると、次式(1)，(2)が得
られる。
流れる電流をI2、トランジスタ101,102より構成される
差動回路の相互コンダクタンスをgm1、トランジスタ10
3,104、抵抗110,111より構成される差動回路の相互コン
ダクタンスをgm2、負荷109をR1、端子120,121間の制御
入力電圧をΔＶ、定電流源112の電流をＩ、トランジス
タ105,106より構成される差動回路の相互コンダクタン
スをgm3、抵抗110,111をREとすると、次式(1)，(2)が得
られる。
I1＝I/2＋ΔＶ・gm3 ……(1) I2＝I/2−ΔＶ・gm3 ……(2) また利得制御増幅器の利得Ａは、トランジスタ101,102,
から構成される差動回路の相互コンダクタンスとトラン
ジスタ103,104、抵抗110,111より構成される差動回路の
相互コンダクタンスから得られ、(3)式で与えられる。
から構成される差動回路の相互コンダクタンスとトラン
ジスタ103,104、抵抗110,111より構成される差動回路の
相互コンダクタンスから得られ、(3)式で与えられる。
Ａ＝RL（gm1＋gm2） ……(3) ここでgm1,gm2を求めると (4)，(5)の式より利得Ａは(6)の式となる。
(6)の式より制御入力電圧ΔＶを変化させることにより
利得Ａが制御される利得制御増幅器となる。
利得Ａが制御される利得制御増幅器となる。
上述した従来の利得制御増幅器は、その利得Ａを１より
小さくなるように設定したとき、高域においてピーキン
グが発生する。この理由を第３図を用いて説明する。第
３図は、第２図で説明した利得制御増幅器におけるトラ
ンジスタ103及び104からなる差動増幅器である。共通す
る部分は同じ番号で示す。第３図に示すように、利得を
A1、トランジスタ102のベースコレクタ間の寄生容量310
をCjとし、トランジスタ102のコレクタ出力がCjを介し
てトランジスタ102のベースに帰還する帰還量をβ、ト
ランジスタ102のベースから見た入力インピーダンスをZ
iとすればβは(7)で表わされる。
小さくなるように設定したとき、高域においてピーキン
グが発生する。この理由を第３図を用いて説明する。第
３図は、第２図で説明した利得制御増幅器におけるトラ
ンジスタ103及び104からなる差動増幅器である。共通す
る部分は同じ番号で示す。第３図に示すように、利得を
A1、トランジスタ102のベースコレクタ間の寄生容量310
をCjとし、トランジスタ102のコレクタ出力がCjを介し
てトランジスタ102のベースに帰還する帰還量をβ、ト
ランジスタ102のベースから見た入力インピーダンスをZ
iとすればβは(7)で表わされる。
低周波においては、1/jWCjは十分大きな値ゆえβ０で
あるが高周波においては、1/jmCjは小さくなるためβは
１に近い値となり、無視できなくなる。従って、高周波
においては、Cjは帰還容量となるため無視できず、さら
に位相が回るため、βは負となり利得ANFは(8)となる。
あるが高周波においては、1/jmCjは小さくなるためβは
１に近い値となり、無視できなくなる。従って、高周波
においては、Cjは帰還容量となるため無視できず、さら
に位相が回るため、βは負となり利得ANFは(8)となる。
ここで利得A1を１より小さくなるように設定したとする
と、A1＜１またβ＜１ゆえ となる。従って、βA1＜１となり(8)によりANF＞A1とな
る。これは、利得A1を１より小さく設定したとき、高周
波において確実に利得ANFが増加しピーキングが発生す
ることを示している。
と、A1＜１またβ＜１ゆえ となる。従って、βA1＜１となり(8)によりANF＞A1とな
る。これは、利得A1を１より小さく設定したとき、高周
波において確実に利得ANFが増加しピーキングが発生す
ることを示している。
上述のような差動増幅器を含む従来の利得増幅器をAGC
増幅器に応用した場合、高周波においてピーキングが発
生するため、利得の制御範囲が狭くなり、AGCのダイナ
ミックレンジが高域において狭くなるという欠点を有す
る。
増幅器に応用した場合、高周波においてピーキングが発
生するため、利得の制御範囲が狭くなり、AGCのダイナ
ミックレンジが高域において狭くなるという欠点を有す
る。
本発明の目的は、高周波におけるピーキングの発生を防
止できる利得増幅器を提供することにある。
止できる利得増幅器を提供することにある。
本発明の利得制御増幅器は、利得制御電圧および入力信
号の一方に応じて電流が制御される電流源と、前記電流
源にそれぞれエミッタ抵抗を介して差動形式に接続され
ベース間に前記利得制御電圧および前記入力信号の他方
が供給される第１および第２のトランジスタと、バイア
ス電圧が夫々のベースに供給された第３および第４のト
ランジスタであって前記第１及び第２のトランジスタの
コレクタにエミッタが第１及び第２の抵抗を介して接続
された第３および第４のトランジスタと、前記第３およ
び第４のトランジスタのコレクタの少なくとも一方から
出力信号を取り出す手段とを含んで構成される。
号の一方に応じて電流が制御される電流源と、前記電流
源にそれぞれエミッタ抵抗を介して差動形式に接続され
ベース間に前記利得制御電圧および前記入力信号の他方
が供給される第１および第２のトランジスタと、バイア
ス電圧が夫々のベースに供給された第３および第４のト
ランジスタであって前記第１及び第２のトランジスタの
コレクタにエミッタが第１及び第２の抵抗を介して接続
された第３および第４のトランジスタと、前記第３およ
び第４のトランジスタのコレクタの少なくとも一方から
出力信号を取り出す手段とを含んで構成される。
次に、本発明について、図面を参照にして説明する。
第１図は、本発明の一実施例を説明するための回路図で
ある。同図に示すように、差動的に接続されたトランジ
スタ203及び204からなる差動増幅器224と、差動的に接
続されたトランジスタ205及び206と、抵抗213及び214か
らなる差動増幅器225と夫々の増幅器の出力を受けるト
ランジスタ207及び208と定電流源15と、電流源218と各
増幅器の間に設けられたトランジスタ201及び202と抵抗
209乃至212と、出力端子219から構成されており、トラ
ンジスタ201,202のベースには、バイアス電圧217が印加
され、トランジスタ208のベースには、バイアス電圧216
が印加され、トランジスタ207のベースには制御電圧が
印加され、トランジスタ207,208のベース電位差によっ
てトランジスタ207,208のコレクタ電流が制御される。
トランジスタ203,204,205,206のベースには信号源223が
接続され、入力信号は差動増幅器224と225の両方にて増
幅され、トランジスタ202のコレクタすなわち出力端子2
19から出力がとり出される。
ある。同図に示すように、差動的に接続されたトランジ
スタ203及び204からなる差動増幅器224と、差動的に接
続されたトランジスタ205及び206と、抵抗213及び214か
らなる差動増幅器225と夫々の増幅器の出力を受けるト
ランジスタ207及び208と定電流源15と、電流源218と各
増幅器の間に設けられたトランジスタ201及び202と抵抗
209乃至212と、出力端子219から構成されており、トラ
ンジスタ201,202のベースには、バイアス電圧217が印加
され、トランジスタ208のベースには、バイアス電圧216
が印加され、トランジスタ207のベースには制御電圧が
印加され、トランジスタ207,208のベース電位差によっ
てトランジスタ207,208のコレクタ電流が制御される。
トランジスタ203,204,205,206のベースには信号源223が
接続され、入力信号は差動増幅器224と225の両方にて増
幅され、トランジスタ202のコレクタすなわち出力端子2
19から出力がとり出される。
差動増幅器224の共通エミッタ電流と差動増幅器225の共
通エミッタ電流は定電流源215の電流とトランジスタ20
7,208から構成される差動回路の相互コンダクタンスに
より決定される。前記相互コンダクタンスは、端子220
に与えられる利得制御電圧とバイアス電圧216との差電
圧によって決定される。したがって本利得制御増幅器の
利得はトランジスタ202が存在するため差動増幅器224,2
25の共通エミッタ電流と負荷210で決定されるので、利
得制御電圧によって制御されることになる。
通エミッタ電流は定電流源215の電流とトランジスタ20
7,208から構成される差動回路の相互コンダクタンスに
より決定される。前記相互コンダクタンスは、端子220
に与えられる利得制御電圧とバイアス電圧216との差電
圧によって決定される。したがって本利得制御増幅器の
利得はトランジスタ202が存在するため差動増幅器224,2
25の共通エミッタ電流と負荷210で決定されるので、利
得制御電圧によって制御されることになる。
本実施例において、トランジスタ203,204からなる差動
回路224は出力の直流バイアス保障のためにある回路で
ある。従って、本発明の効果を説明するためトランジス
タ208がオンし、トランジスタ207がオフするように利得
制御電圧が与えられると仮定して、差動回路225のみの
動作を以下述べる。この時、差動回路225と負荷210で決
定される利得をA3とし、A3＜１となるように抵抗213,21
4を定める。さらに、差動回路225と負荷211,212で決定
される利得をA4とし、A4＞１となるように負荷211,212
を定める。トランジスタ206のベース，コレクタ間の寄
生容量226をC1とし、トランジスタ206のコレクタからベ
ースへC1を介して帰還する帰還量をβとすれば、差動回
路225と負荷211,212と帰還量βで決定される利得A
NF4は、 で与えられる。ただし、帰還量βは、C1に依存するた
め、周波数が高くなる程、C1のインピーダンス1/jmC1は
低下し、βは大きくなる。今、β＝0.5,A4＝４と仮定す
ると、 ANF4＝４ ……(10)となる。
回路224は出力の直流バイアス保障のためにある回路で
ある。従って、本発明の効果を説明するためトランジス
タ208がオンし、トランジスタ207がオフするように利得
制御電圧が与えられると仮定して、差動回路225のみの
動作を以下述べる。この時、差動回路225と負荷210で決
定される利得をA3とし、A3＜１となるように抵抗213,21
4を定める。さらに、差動回路225と負荷211,212で決定
される利得をA4とし、A4＞１となるように負荷211,212
を定める。トランジスタ206のベース，コレクタ間の寄
生容量226をC1とし、トランジスタ206のコレクタからベ
ースへC1を介して帰還する帰還量をβとすれば、差動回
路225と負荷211,212と帰還量βで決定される利得A
NF4は、 で与えられる。ただし、帰還量βは、C1に依存するた
め、周波数が高くなる程、C1のインピーダンス1/jmC1は
低下し、βは大きくなる。今、β＝0.5,A4＝４と仮定す
ると、 ANF4＝４ ……(10)となる。
このように、β＝0.5となる周波数帯域までANF4＝４と
なるため、回路全体の利得は増大せず、ピーキングは生
じない。さらに、βをそのままにA4を大きくすればANF4
はA4より小さくなり、高周波において利得は、なだらか
に低下し、ピーキング発生はない。
なるため、回路全体の利得は増大せず、ピーキングは生
じない。さらに、βをそのままにA4を大きくすればANF4
はA4より小さくなり、高周波において利得は、なだらか
に低下し、ピーキング発生はない。
以上説明した実施例において、更に本実施例では出力端
子をトランジスタ202のコレクタから取り出したがトラ
ンジスタ201のコレクタから又は両方から取り出すこと
も可能である。さらに、入力信号をトランジスタ208
に、利得制御電圧をトランジスタ205,206間に与えても
よい。
子をトランジスタ202のコレクタから取り出したがトラ
ンジスタ201のコレクタから又は両方から取り出すこと
も可能である。さらに、入力信号をトランジスタ208
に、利得制御電圧をトランジスタ205,206間に与えても
よい。
以上説明したように本発明によれば、利得制御増幅器の
構成を上述したように負荷とトランジスタを出力端子側
に負荷して、利得を２つに分離することにより周波数が
高くなり、帰還量βが大きくなっても、全体の利得は増
せず、ピーキングの発生がないため利得の制御範囲が広
い利得増幅器を得ることができる。
構成を上述したように負荷とトランジスタを出力端子側
に負荷して、利得を２つに分離することにより周波数が
高くなり、帰還量βが大きくなっても、全体の利得は増
せず、ピーキングの発生がないため利得の制御範囲が広
い利得増幅器を得ることができる。
第１図は、本発明の一実施例を示す回路図、第２図は従
来の利得制御増幅器の一例を示す回路図、第３図は従来
の利得制御増幅器の補足説明に用いた回路図である。 201,202,203,204,205,206,207,208……トランジスタ、2
09,210,211,212,213,214……抵抗、215……定電流源、2
16,217,218……電源、223……信号源、221,222……入力
端子対、219……出力端子、220……利得制御入力端子、
226,227……トランジスタCB間容量、101,102,103,104,1
05,106……トランジスタ、108,109,110,111……抵抗、1
12……定電流源、114……電源、119……信号源、115,11
6……入力端子対、118……出力端子、120,121……利得
制御入力端子対。
来の利得制御増幅器の一例を示す回路図、第３図は従来
の利得制御増幅器の補足説明に用いた回路図である。 201,202,203,204,205,206,207,208……トランジスタ、2
09,210,211,212,213,214……抵抗、215……定電流源、2
16,217,218……電源、223……信号源、221,222……入力
端子対、219……出力端子、220……利得制御入力端子、
226,227……トランジスタCB間容量、101,102,103,104,1
05,106……トランジスタ、108,109,110,111……抵抗、1
12……定電流源、114……電源、119……信号源、115,11
6……入力端子対、118……出力端子、120,121……利得
制御入力端子対。
Claims (1)
- 【請求項１】入力信号の一方が第１、第３のトランジス
タのベースに入力され、前記入力信号の他方が第２、第
４のトランジスタのベースに入力され、前記第１、第２
のトランジスタのエミッタが共通に第５のトランジスタ
のコレクタに接続され、前記第３、第４のトランジスタ
のエミッタが各々第１、第２の抵抗を介して前記第６の
トランジスタのコレクタに接続され、前記第５、第６の
トランジスタのベース間に利得制御電圧が印加され、前
記第５、第６のトランジスタのエミッタは定電流源に共
通接続され、前記第３、第４のトランジスタのコレクタ
は各々第３、第４の抵抗を介して前記第１、第２のトラ
ンジスタのコレクタに接続され、ベースが共通にバイア
スされた第７、第８のトランジスタのエミッタが各々前
記第１、第２のトランジスタに接続され、前記第７、第
８のトランジスタのコレクタは各々第１、第２の負荷を
介して電源に接続され出力が前記第８のトランジスタの
コレクタより取り出されることを特徴とする利得制御増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25350488A JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25350488A JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100407A JPH02100407A (ja) | 1990-04-12 |
| JPH0680999B2 true JPH0680999B2 (ja) | 1994-10-12 |
Family
ID=17252299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25350488A Expired - Lifetime JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680999B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100761A (en) * | 1998-10-07 | 2000-08-08 | Microtune, Inc. | Highly linear variable-gain low noise amplifier |
| US6771124B1 (en) | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
-
1988
- 1988-10-06 JP JP25350488A patent/JPH0680999B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02100407A (ja) | 1990-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058448A1 (en) | Transconductance amplifier | |
| US5907262A (en) | Folded-cascode amplifier stage | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JP3390093B2 (ja) | 差動増幅器 | |
| EP0114731B1 (en) | Differential amplifier with high common-mode rejection | |
| JPH0474882B2 (ja) | ||
| JPH0143485B2 (ja) | ||
| US4517525A (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
| JPH0680999B2 (ja) | 利得制御増幅器 | |
| US4593252A (en) | Enhanced transconductance amplifier | |
| US4167708A (en) | Transistor amplifier | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPS6115622Y2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0339933Y2 (ja) | ||
| JP2982188B2 (ja) | 差動増幅回路 | |
| JPS641785Y2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH077894B2 (ja) | 電圧制御増幅器 | |
| JPS6121857Y2 (ja) | ||
| JPH0442846B2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 |