JPH02100407A - 利得制御増幅器 - Google Patents
利得制御増幅器Info
- Publication number
- JPH02100407A JPH02100407A JP25350488A JP25350488A JPH02100407A JP H02100407 A JPH02100407 A JP H02100407A JP 25350488 A JP25350488 A JP 25350488A JP 25350488 A JP25350488 A JP 25350488A JP H02100407 A JPH02100407 A JP H02100407A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- gain control
- transistors
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、利得制御増幅器に関する。
従来の利得制御増幅器は、第２図に示されるように、ト
ランジスタ１０１乃至１０７、抵抗１０８乃至１１１、
定電流源１１２，１１３から構成され、信号源は入力端
子１１５と１１６の間に接続され、利得制御増幅器の出
力は、出力端子１１８よりとり出される。
ランジスタ１０１乃至１０７、抵抗１０８乃至１１１、
定電流源１１２，１１３から構成され、信号源は入力端
子１１５と１１６の間に接続され、利得制御増幅器の出
力は、出力端子１１８よりとり出される。
トランジスタ１０５に流れる電流な工い トランジスタ
１０６に流れる電流な工２、トランジスタ１０１，１０
２より構成される差動回路の相互コンダクタンスをｇｍ
、、）ランジスタ１０３゜１０４、抵抗１１０，１１１
より構成される差動回路の相互コンダクタンスをｇｒｎ
ｔ、負荷１０９をＲ１、端子１２０，１２１間の制御入
力電圧なΔＶ、定電流源１１２の電流を工、トランジス
タ１０５．１０６より構成される差動回路の相互コンダ
クタンスをｇｍｘ、抵抗１１０，１１１を’ＲＥとする
と、次式（１）、 （２）が得られる。
１０６に流れる電流な工２、トランジスタ１０１，１０
２より構成される差動回路の相互コンダクタンスをｇｍ
、、）ランジスタ１０３゜１０４、抵抗１１０，１１１
より構成される差動回路の相互コンダクタンスをｇｒｎ
ｔ、負荷１０９をＲ１、端子１２０，１２１間の制御入
力電圧なΔＶ、定電流源１１２の電流を工、トランジス
タ１０５．１０６より構成される差動回路の相互コンダ
クタンスをｇｍｘ、抵抗１１０，１１１を’ＲＥとする
と、次式（１）、 （２）が得られる。
Ｉ、＝Ｉ／２＋Δｖ−ｇｍ、 ・・・・・・（
１）Ｉ２＝Ｉ／２−Δｖ−ｇｍ３ ・・・・・
・（２）また利得制御増幅器の利得Ａは、トランジスタ
１０１．１０２．から構成される差動回路の相互コンダ
クタンスとトランジスタ１０３，１０４、抵抗１１０，
１１１より構成される差動回路の相互コンダクタンスか
ら得られ、（３）式で与えられる。
１）Ｉ２＝Ｉ／２−Δｖ−ｇｍ３ ・・・・・
・（２）また利得制御増幅器の利得Ａは、トランジスタ
１０１．１０２．から構成される差動回路の相互コンダ
クタンスとトランジスタ１０３，１０４、抵抗１１０，
１１１より構成される差動回路の相互コンダクタンスか
ら得られ、（３）式で与えられる。
Ａ＝ＲＬ（ｇ ｍ ＋十ｇ ｍｚ） −”
（３）ここでｇｍ＋、ｇｍｚを求めると ・・・・・・（５） （４）、 （５）の式より利得Ａは（６）の式となる。
（３）ここでｇｍ＋、ｇｍｚを求めると ・・・・・・（５） （４）、 （５）の式より利得Ａは（６）の式となる。
（６）の式より制御入力電圧ΔＶを変化させることによ
り利得Ａが制御される利得制御増幅器となる。
り利得Ａが制御される利得制御増幅器となる。
上述した従来の利得制御増幅器は、その利得Ａを１より
小さくなるように設定したとき、高域においてピーキン
グが発生する。この理由を第３図を用いて説明する。第
３図は、第２図で説明した利得制御増幅器におけるトラ
ンジスタ１０３及び１０４からなる差動増幅器である。
小さくなるように設定したとき、高域においてピーキン
グが発生する。この理由を第３図を用いて説明する。第
３図は、第２図で説明した利得制御増幅器におけるトラ
ンジスタ１０３及び１０４からなる差動増幅器である。
共通する部分は同じ番号で示す。第３図に示すように、
利得なＡ１、トランジスタ１０２のベースコレクタ間の
寄生容量３１０をＣｊとし、トランジスタ１０２のコレ
クタ出力がＣｊを介してトランジスタ１０２のベースに
帰還する帰還量をβ、トランジスタ１０２のベースから
見た入力インピーダンスをＺｉとすればβは（７）で表
わされる。
利得なＡ１、トランジスタ１０２のベースコレクタ間の
寄生容量３１０をＣｊとし、トランジスタ１０２のコレ
クタ出力がＣｊを介してトランジスタ１０２のベースに
帰還する帰還量をβ、トランジスタ１０２のベースから
見た入力インピーダンスをＺｉとすればβは（７）で表
わされる。
低周波においては、１ ／ ｊ ｍ Ｃｊは十分大きな
値ゆえβミ。であるが高周波においては、１／ｊｍＣｊ
は小さくなるためβは１に近い値となり、無視できなく
なる。従って、高周波においては、Ｃｊは帰還容量とな
るため無視できず、さらに位相が回るため、βは負とな
り利得ＡＮＦは（８）となる。
値ゆえβミ。であるが高周波においては、１／ｊｍＣｊ
は小さくなるためβは１に近い値となり、無視できなく
なる。従って、高周波においては、Ｃｊは帰還容量とな
るため無視できず、さらに位相が回るため、βは負とな
り利得ＡＮＦは（８）となる。
ここで利得Ａｌを１より小さくなるように設定したとす
ると、Ａ１く１またβく１ゆえＡＩ＜１＜−とβ なる。従って、βＡ１く１となり（８）によりＡＮア〉
Ａ１となる。これは、利得Ａ１を１より小さく設定した
とき、高周波において確実に利得ＡＮアが増加しピーキ
ングが発生することを示している。
ると、Ａ１く１またβく１ゆえＡＩ＜１＜−とβ なる。従って、βＡ１く１となり（８）によりＡＮア〉
Ａ１となる。これは、利得Ａ１を１より小さく設定した
とき、高周波において確実に利得ＡＮアが増加しピーキ
ングが発生することを示している。
上述のような差動増幅器を含む従来の利得増幅器をＡＧ
Ｃ増幅器に応用した場合、高周波においてピーキングが
発生するため、利得の制御範囲が狭くなり、ＡＧＣのダ
イナミックレンジが高域において狭くなるという欠点を
有する。
Ｃ増幅器に応用した場合、高周波においてピーキングが
発生するため、利得の制御範囲が狭くなり、ＡＧＣのダ
イナミックレンジが高域において狭くなるという欠点を
有する。
本発明の目的は、高周波におけるピーキングの発生を防
止できる利得増幅器を提供することにある。
止できる利得増幅器を提供することにある。
本発明の利得制御増幅器は、利得制御電圧および入力信
号の一方に応じて電流が制御される電流源と、前記電流
源にそれぞれエミッタ抵抗を介して差動形式に接続され
ベース間に前記利得制御電圧および前記入力信号の他方
が供給される第１および第２のトランジスタと、バイア
ス電圧が夫々のベースに供給された第３および第４のト
ランジスタであって前記第１及び第２のトランジスタの
コレクタにエミッタが第１及び第２の抵抗を介して接続
された第３および第４のトランジスタと、前記第３およ
び第４のトランジスタのコレクタの少なくとも一方から
出力信号を取り出す手段とを含んで構成される。
号の一方に応じて電流が制御される電流源と、前記電流
源にそれぞれエミッタ抵抗を介して差動形式に接続され
ベース間に前記利得制御電圧および前記入力信号の他方
が供給される第１および第２のトランジスタと、バイア
ス電圧が夫々のベースに供給された第３および第４のト
ランジスタであって前記第１及び第２のトランジスタの
コレクタにエミッタが第１及び第２の抵抗を介して接続
された第３および第４のトランジスタと、前記第３およ
び第４のトランジスタのコレクタの少なくとも一方から
出力信号を取り出す手段とを含んで構成される。
次に、本発明について、図面を参照して説明する。
第１図は、本発明の一実施例を説明するための回路図で
ある。同図に示すように、差動的に接続されたトランジ
スタ２０３及び２０４からなる差動増幅器２２４と、差
動的に接続されたトランジスタ２０５及び２０６と、抵
抗２１３及び２１４からなる差動増幅器２２５と夫々の
増幅器の出力を受けるトランジスタ２０７及び２０８と
定電流源１５と、電流源２１８と各増幅器の間に設けら
れたトランジスタ２０１及び２０２と抵抗２０９乃至２
１２と、出力端子２１９から構成されており、トランジ
スタ２０１，２０２のベースには、バイアス電圧２１７
が印加され、トランジスタ２０８のベースには、バイア
ス電圧２１６が印加され、トランジスタ２０７のベース
には制御電圧が印加され、トランジスタ２０７，２０８
のベース電位差によってトランジスタ２０７，２０８の
コレクタ電流が制御される。トランジスタ２０３゜２０
４．２０５，２０６のベースには信号源２２３が接続さ
れ、入力信号は差動増幅器２２４と２２５の両方にて増
幅され、トランジスタ２０２のコレクタすなわち出力端
子２１９から出力がとり出される。
ある。同図に示すように、差動的に接続されたトランジ
スタ２０３及び２０４からなる差動増幅器２２４と、差
動的に接続されたトランジスタ２０５及び２０６と、抵
抗２１３及び２１４からなる差動増幅器２２５と夫々の
増幅器の出力を受けるトランジスタ２０７及び２０８と
定電流源１５と、電流源２１８と各増幅器の間に設けら
れたトランジスタ２０１及び２０２と抵抗２０９乃至２
１２と、出力端子２１９から構成されており、トランジ
スタ２０１，２０２のベースには、バイアス電圧２１７
が印加され、トランジスタ２０８のベースには、バイア
ス電圧２１６が印加され、トランジスタ２０７のベース
には制御電圧が印加され、トランジスタ２０７，２０８
のベース電位差によってトランジスタ２０７，２０８の
コレクタ電流が制御される。トランジスタ２０３゜２０
４．２０５，２０６のベースには信号源２２３が接続さ
れ、入力信号は差動増幅器２２４と２２５の両方にて増
幅され、トランジスタ２０２のコレクタすなわち出力端
子２１９から出力がとり出される。
差動増幅器２２４の共通エミッタ電流と差動増幅器２２
５の共通エミッタ電流は定電流源２１５の電流とトラン
ジスタ２０７，２０８から構成される差動回路の相互コ
ンダクタンスにより決定される。前記相互コンダクタン
スは、端子２２０に与えられる利得制御電圧とバイアス
電圧２１６との差電圧によって決定される。したがって
本利得制御増幅器の利得はトランジスタ２０２が存在す
るため差動増幅器２２４，２２５の共通エミッタ電流と
負荷２１０で決定されるので、利得制御電圧によって制
御されることになる。
５の共通エミッタ電流は定電流源２１５の電流とトラン
ジスタ２０７，２０８から構成される差動回路の相互コ
ンダクタンスにより決定される。前記相互コンダクタン
スは、端子２２０に与えられる利得制御電圧とバイアス
電圧２１６との差電圧によって決定される。したがって
本利得制御増幅器の利得はトランジスタ２０２が存在す
るため差動増幅器２２４，２２５の共通エミッタ電流と
負荷２１０で決定されるので、利得制御電圧によって制
御されることになる。
本実施例において、トランジスタ２０３，２０４からな
る差動回路２２４は出力の直流バイアス保障のためにあ
る回路である。従って、本発明の詳細な説明するためト
ランジスタ２０８がオンし、トランジスタ２０７がオフ
するように利得制御電圧が与えられると仮定して、差動
回路２２５のみの動作を以下述べる。この時、差動回路
２２５と負荷２１０で決定される利得をＡ、とし、Ａ、
＜１となるように抵抗２１３，２１４を定める。さらに
、差動回路２２５と負荷２１１，２１２で決定される利
得をＡ４とし、Ａ、〉１となるように負荷２１１．２１
２を定める。トランジスタ２０６０ヘース、コレクタ間
の寄生容量２２６を０１とし、トランジスタ２０６のコ
レクタからベースへＣ＋を介して帰還する帰還量をβと
すれば、差動回路２２５と負荷２１１，２１２と帰還量
βで決定される利得ＡＮＰＩは、 で与えられる。ただし、帰還量βは、Ｃ１に依存するた
め、周波数が高くなる程、Ｃ１のインピーダンス１／ｊ
ｍｃ１は低下し、βは大きくなる。今、β＝０．５．Ａ
４＝４と仮定すると、 Ａ ＮＦ４ ＝ ４ ・・・・・
・ａωとなる。
る差動回路２２４は出力の直流バイアス保障のためにあ
る回路である。従って、本発明の詳細な説明するためト
ランジスタ２０８がオンし、トランジスタ２０７がオフ
するように利得制御電圧が与えられると仮定して、差動
回路２２５のみの動作を以下述べる。この時、差動回路
２２５と負荷２１０で決定される利得をＡ、とし、Ａ、
＜１となるように抵抗２１３，２１４を定める。さらに
、差動回路２２５と負荷２１１，２１２で決定される利
得をＡ４とし、Ａ、〉１となるように負荷２１１．２１
２を定める。トランジスタ２０６０ヘース、コレクタ間
の寄生容量２２６を０１とし、トランジスタ２０６のコ
レクタからベースへＣ＋を介して帰還する帰還量をβと
すれば、差動回路２２５と負荷２１１，２１２と帰還量
βで決定される利得ＡＮＰＩは、 で与えられる。ただし、帰還量βは、Ｃ１に依存するた
め、周波数が高くなる程、Ｃ１のインピーダンス１／ｊ
ｍｃ１は低下し、βは大きくなる。今、β＝０．５．Ａ
４＝４と仮定すると、 Ａ ＮＦ４ ＝ ４ ・・・・・
・ａωとなる。
このように、β＝０．５となる周波数帯域までＡＮＰ４
＞４となるため、回路全体の利得は増大せず、ピーキン
グは生じない。さらに、βをそのままにＡ４を大きくす
ればＡ）ｌＦ４はＡ４より小さくなり、高周波において
利得は、なだらかに低下し、ピーキング発生はない。
＞４となるため、回路全体の利得は増大せず、ピーキン
グは生じない。さらに、βをそのままにＡ４を大きくす
ればＡ）ｌＦ４はＡ４より小さくなり、高周波において
利得は、なだらかに低下し、ピーキング発生はない。
以上説明した実施例において、差動回路２２４は、出力
の直流バイアス保障のためにあるため、この回路が存在
しなくとも、本発明の効果を有した利得制御装置として
動作することができる。更に本実施例では出力端子をト
ランジスタ２０２のコレクタから取り出したがトランジ
スタ２０１のコレクタから又は両方から取り出すことも
可能である。さらに、入力信号をトランジスタ２０８に
、利得制御電圧をトランジスタ２０５．２０６間ニ与え
てもよい。
の直流バイアス保障のためにあるため、この回路が存在
しなくとも、本発明の効果を有した利得制御装置として
動作することができる。更に本実施例では出力端子をト
ランジスタ２０２のコレクタから取り出したがトランジ
スタ２０１のコレクタから又は両方から取り出すことも
可能である。さらに、入力信号をトランジスタ２０８に
、利得制御電圧をトランジスタ２０５．２０６間ニ与え
てもよい。
以上説明したように本発明によれば、利得制御増幅器の
構成を上述したように負荷とトランジスタを出力端子側
に負荷して、利得を２つに分離することにより周波数が
高くなり、帰還量βが大きくなっても、全体の利得は増
せず、ピーキングの発生がないため利得の制御範囲が広
い利得増幅器を得ることができる。
構成を上述したように負荷とトランジスタを出力端子側
に負荷して、利得を２つに分離することにより周波数が
高くなり、帰還量βが大きくなっても、全体の利得は増
せず、ピーキングの発生がないため利得の制御範囲が広
い利得増幅器を得ることができる。
第１図は、本発明の一実施例を示す回路図、第２図は従
来の利得制御増幅器の一例を示す回路図、第３図は従来
の利得制御増幅器の補足説明に用いた回路図である。 ２０１．２０２，２０３，２０４，２０５゜２０６．２
０７，２０８・・・・・・トランジスタ、２０９゜２１
０．２１１，２１２，２１３，２１４・・・・・・抵抗
、２１５・・・・・・定電流源、２１６，２１７，２１
８・・・・・・電源、２２３・・・・・・信号源、２２
１，２２２・・・・・・入力端子対、２１９・・・・・
・出力端子、２２０・・・・・・利得制御入力端子、２
２６，２２７・・・・・・トランジスタＣＢ間容量、ｌ
ｏｔ、１０２，１０３，１０４゜１０５．１０６・・・
・・・トランジスタ、１０８，１０９゜１１０．１１１
・・・・・・抵抗、１１２・・・・・・定電流源、１１
４・・・・・・電源、１１９・・・・・・信号源、１１
５゜１１６・・・・・・入力端子対、１１８・・・・・
・出力端子、１２０．１２１・・・・・・利得制御入力
端子対。 代理人 弁理士 内 原 晋
来の利得制御増幅器の一例を示す回路図、第３図は従来
の利得制御増幅器の補足説明に用いた回路図である。 ２０１．２０２，２０３，２０４，２０５゜２０６．２
０７，２０８・・・・・・トランジスタ、２０９゜２１
０．２１１，２１２，２１３，２１４・・・・・・抵抗
、２１５・・・・・・定電流源、２１６，２１７，２１
８・・・・・・電源、２２３・・・・・・信号源、２２
１，２２２・・・・・・入力端子対、２１９・・・・・
・出力端子、２２０・・・・・・利得制御入力端子、２
２６，２２７・・・・・・トランジスタＣＢ間容量、ｌ
ｏｔ、１０２，１０３，１０４゜１０５．１０６・・・
・・・トランジスタ、１０８，１０９゜１１０．１１１
・・・・・・抵抗、１１２・・・・・・定電流源、１１
４・・・・・・電源、１１９・・・・・・信号源、１１
５゜１１６・・・・・・入力端子対、１１８・・・・・
・出力端子、１２０．１２１・・・・・・利得制御入力
端子対。 代理人 弁理士 内 原 晋
Claims (1)
- 利得制御電圧および入力信号の一方に応じて電流が制御
される電流源と、前記電流源にそれぞれエミッタ抵抗を
介して差動形式に接続されベース間に前記利得制御電圧
および前記入力信号の他方が供給される第１および第２
のトランジスタと、バイアス電圧が夫々のベースに供給
された第３および第４のトランジスタであって前記第１
および第２のトランジスタのコレクタにエミッタが第１
及び第２の抵抗を介して接続された第３および第４のト
ランジスタと、前記第３および第４のトランジスタのコ
レクタの少なくとも一方から出力信号を取り出す手段と
を含むことを特徴とする利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25350488A JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25350488A JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100407A true JPH02100407A (ja) | 1990-04-12 |
| JPH0680999B2 JPH0680999B2 (ja) | 1994-10-12 |
Family
ID=17252299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25350488A Expired - Lifetime JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680999B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100761A (en) * | 1998-10-07 | 2000-08-08 | Microtune, Inc. | Highly linear variable-gain low noise amplifier |
| US6771124B1 (en) | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
-
1988
- 1988-10-06 JP JP25350488A patent/JPH0680999B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100761A (en) * | 1998-10-07 | 2000-08-08 | Microtune, Inc. | Highly linear variable-gain low noise amplifier |
| US6771124B1 (en) | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680999B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4730168A (en) | CMOS output stage with large voltage swing and with stabilization of the quiescent current | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| EP0142081B1 (en) | Signal processing circuit | |
| EP0648010B1 (en) | Frequency compensation circuit for stabilising a differential amplifier with cross-coupled transistors | |
| JPH0354387B2 (ja) | ||
| JPH0143485B2 (ja) | ||
| JPH0583003B2 (ja) | ||
| JPH02100407A (ja) | 利得制御増幅器 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| JPH051649B2 (ja) | ||
| US6028481A (en) | Rail to rail output stage of an amplifier | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPH10209759A (ja) | ２重平衡ミクサー回路 | |
| JPH0113453Y2 (ja) | ||
| JPH0697744A (ja) | 電圧／電流変換回路 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPS6362132B2 (ja) | ||
| JPH0152927B2 (ja) | ||
| JPH0212053B2 (ja) | ||
| JPS625488B2 (ja) | ||
| JPH10173450A (ja) | 信号処理回路 |