JPS61238118A - 非安定マルチバイブレータ回路 - Google Patents
非安定マルチバイブレータ回路Info
- Publication number
- JPS61238118A JPS61238118A JP61080266A JP8026686A JPS61238118A JP S61238118 A JPS61238118 A JP S61238118A JP 61080266 A JP61080266 A JP 61080266A JP 8026686 A JP8026686 A JP 8026686A JP S61238118 A JPS61238118 A JP S61238118A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- transistors
- buffer
- oscillation
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、一対の発振トランジスタを具え、それらのベ
ースを交差するようにして相手のコレクタに接続し、こ
れらの発振トランジスタのエミッタ間にコンデンサを設
け、各エミッタをエミッタ電流源を介して基準電圧に接
続する同調可能な発振回路に関するものである。
ースを交差するようにして相手のコレクタに接続し、こ
れらの発振トランジスタのエミッタ間にコンデンサを設
け、各エミッタをエミッタ電流源を介して基準電圧に接
続する同調可能な発振回路に関するものである。
このタイプの同調可能な発振回路（これは同調可能非安
定マルチバイブレータとも呼ばれる）自体は「アイイー
・イー・イー・スペクトラム」１９７２年４月号第３４
〜４０頁に載っているニー゛ビー・グレベネ（Ａ、 Ｂ
、 Ｇｒｅｂｅｍｅ）の論文「モノリシック ウェーブ
フオーム ジエネレイション」から既知である。而して
この既知の発振回路は発振トランジスタのエミッタ電流
源を変えることにより同調をとっている。出力端子はこ
れらの発振トランジスタのコレクタにより構成している
。
定マルチバイブレータとも呼ばれる）自体は「アイイー
・イー・イー・スペクトラム」１９７２年４月号第３４
〜４０頁に載っているニー゛ビー・グレベネ（Ａ、 Ｂ
、 Ｇｒｅｂｅｍｅ）の論文「モノリシック ウェーブ
フオーム ジエネレイション」から既知である。而して
この既知の発振回路は発振トランジスタのエミッタ電流
源を変えることにより同調をとっている。出力端子はこ
れらの発振トランジスタのコレクタにより構成している
。
各コレクタはコレクタ抵抗とりミティングダイオードの
並列回路を介して電圧源に接続する。この−リミティン
グ ダイオードはコンデンサ電圧の変化を決定且つ制限
し、エミッタ電流源の電流の大きさ及びコンデンサＣの
大きさと共に、発振周波数を決めている。しかし、同調
レンジの高い方の端は発振トランジスタとりミティング
ダイオードの寄生言回により抑えられている。
並列回路を介して電圧源に接続する。この−リミティン
グ ダイオードはコンデンサ電圧の変化を決定且つ制限
し、エミッタ電流源の電流の大きさ及びコンデンサＣの
大きさと共に、発振周波数を決めている。しかし、同調
レンジの高い方の端は発振トランジスタとりミティング
ダイオードの寄生言回により抑えられている。
本発明の目的は、この従来技術の同調可能な非安定マル
チバイブレータの同調レンジを、発振出力電圧の選択を
抑えられることなく且つ簡単に延長するにある。
チバイブレータの同調レンジを、発振出力電圧の選択を
抑えられることなく且つ簡単に延長するにある。
この目的を達成するため、本発明によれば、冒頭に述べ
たタイプの同調可能な発振回路において、共通ベース構
成の一対のバッファトランジスタを具え、それらの２個
のコレクタを一対のコレクタ抵抗を介して電圧源に接続
し、これらのコレクタが同調可能な発振回路全体の出力
端子を構成し、前記バッファトランジスタ対を発振トラ
ンジスタ対とカスコード接続させ、バッファトランジス
タのエッタ電流を発振トランジスタのベース電流とコレ
クタ電流の和に等しくなるようにしたことを特徴とする
。
たタイプの同調可能な発振回路において、共通ベース構
成の一対のバッファトランジスタを具え、それらの２個
のコレクタを一対のコレクタ抵抗を介して電圧源に接続
し、これらのコレクタが同調可能な発振回路全体の出力
端子を構成し、前記バッファトランジスタ対を発振トラ
ンジスタ対とカスコード接続させ、バッファトランジス
タのエッタ電流を発振トランジスタのベース電流とコレ
クタ電流の和に等しくなるようにしたことを特徴とする
。
一対のバッファトランジスタを一対の増幅トランジスタ
とカスコード接続して所謂ミラー効果をおさえることは
、日本国公開特許願第１４７０１６／ ８０号（１９８
０年１１月１５日）から知られている。
とカスコード接続して所謂ミラー効果をおさえることは
、日本国公開特許願第１４７０１６／ ８０号（１９８
０年１１月１５日）から知られている。
本発明は、一方では、小信号直列抵抗及びバッファトラ
ンジスタのエミッタに写されたベース直列抵抗が発振ト
ランジスタに対し十分高いインビ−ダンスとなり、例え
ば、数ｍＡという普通に使用されるエミッタ電流で広い
同調レンジに亘ってループ利得を１より大きく保つこと
ができ、従って発振を維持できることを認識し、他方で
はこのインピーダンスが十分小さく、上述した普通のエ
ミッタ電流で既知の場合よりもコンデンサ電圧の変化を
想到小さくできることをｉ！！議したことに基づいてい
る。
ンジスタのエミッタに写されたベース直列抵抗が発振ト
ランジスタに対し十分高いインビ−ダンスとなり、例え
ば、数ｍＡという普通に使用されるエミッタ電流で広い
同調レンジに亘ってループ利得を１より大きく保つこと
ができ、従って発振を維持できることを認識し、他方で
はこのインピーダンスが十分小さく、上述した普通のエ
ミッタ電流で既知の場合よりもコンデンサ電圧の変化を
想到小さくできることをｉ！！議したことに基づいてい
る。
本発明に係る手段を用いると、既知の場合よりもコンデ
ンサ電圧の変化が相当に小さく、従って、等価な条件下
で同調周波数を一層高くとれる。加えて、バッファトラ
ンジスタが発振回路の出力端子を発振トランジスタのコ
レクタから分離し、従って、発振周波数に影響すること
な（、コレクタ抵抗を適当に選択することにより発振出
力電圧を所望の値に調整できる。
ンサ電圧の変化が相当に小さく、従って、等価な条件下
で同調周波数を一層高くとれる。加えて、バッファトラ
ンジスタが発振回路の出力端子を発振トランジスタのコ
レクタから分離し、従って、発振周波数に影響すること
な（、コレクタ抵抗を適当に選択することにより発振出
力電圧を所望の値に調整できる。
同調レンジ内の最高発振周波数を更に高めるために好適
な本発明に係る同調可能な発振回路の一実施例は、発振
回路のエミッタ面積をバッファトランジスタのミッタ面
積の少なくとも１．２５倍より大きくしたことを特徴と
する。
な本発明に係る同調可能な発振回路の一実施例は、発振
回路のエミッタ面積をバッファトランジスタのミッタ面
積の少なくとも１．２５倍より大きくしたことを特徴と
する。
この手段は、エミッタに移されたバッファトランジスタ
のベース直列抵抗が発振トランジスタに対して十分に大
きな誘導性負荷を構成し、特に高い周波数で、発振トラ
ンジスタの寄生コレクターベース容優を相当に補償する
ことを認識したことに基づいている。
のベース直列抵抗が発振トランジスタに対して十分に大
きな誘導性負荷を構成し、特に高い周波数で、発振トラ
ンジスタの寄生コレクターベース容優を相当に補償する
ことを認識したことに基づいている。
このような手段を用いて補償を行なう場合は、寄生的な
フィードバックが相当に小さくなり、非常に高い周波数
でも発振条件が満足され、発振回路の動作レンジが相当
に広くなる。
フィードバックが相当に小さくなり、非常に高い周波数
でも発振条件が満足され、発振回路の動作レンジが相当
に広くなる。
同調レンジの最低の発振周波数を更に下げるのに好適な
本発明に係る同調可能な発振回路の一実施例は、バッフ
ァトランジスタ対の２個のエミッタを一対の抵抗を介し
て発振トランジスタ対の２個のコレクタに接続したこと
を特徴とする。
本発明に係る同調可能な発振回路の一実施例は、バッフ
ァトランジスタ対の２個のエミッタを一対の抵抗を介し
て発振トランジスタ対の２個のコレクタに接続したこと
を特徴とする。
この手段は、同調レンジの下側は、発振トランジスタの
コレクタインピーダンス、特にその誘導性部が、バッフ
ァトランジスタのエミッタ側では、発振を維持できるの
に足るだけループ利得を太きくするには余りにも低いこ
とを認識したことに基づいている。
コレクタインピーダンス、特にその誘導性部が、バッフ
ァトランジスタのエミッタ側では、発振を維持できるの
に足るだけループ利得を太きくするには余りにも低いこ
とを認識したことに基づいている。
この手段を用いる場合は、前記抵抗が発振トランジスタ
のコレクタインピーダンスを大きくし、低い周波数でも
発振トランジスタの利得が十分大きく、発振条件を満足
する。
のコレクタインピーダンスを大きくし、低い周波数でも
発振トランジスタの利得が十分大きく、発振条件を満足
する。
このタイプの同調可能な発振回路の更に好適な一実施例
は、共通ベース構成のもう一対のバッファトランジスタ
を設け、これらのバッファトランジスタ対を発振トラン
ジスタ対とカスコード接続させ、発振トランジスタ対の
２個のコレクタを、−第１の対のバッファトランジスタ
のコレクタと共に、コレクタ抵抗対を介して電圧源に接
続し、発振トランジスタ対の２個のエミッタを一対の抵
抗を介して発振トランジスタ対の２個のコレクタに接続
し、２対のバッファトランジスタ対の各々のベースにス
イッチング電圧を与えて、一方の対のバッファトランジ
スタから他方の対のバッファトランジスタへ動作を切り
換えるように構成したことを特徴とする。
は、共通ベース構成のもう一対のバッファトランジスタ
を設け、これらのバッファトランジスタ対を発振トラン
ジスタ対とカスコード接続させ、発振トランジスタ対の
２個のコレクタを、−第１の対のバッファトランジスタ
のコレクタと共に、コレクタ抵抗対を介して電圧源に接
続し、発振トランジスタ対の２個のエミッタを一対の抵
抗を介して発振トランジスタ対の２個のコレクタに接続
し、２対のバッファトランジスタ対の各々のベースにス
イッチング電圧を与えて、一方の対のバッファトランジ
スタから他方の対のバッファトランジスタへ動作を切り
換えるように構成したことを特徴とする。
この手段を用いる場合は、非常に広い周波数レンジ、例
えば、４５〜８５５Ｍ Ｉ（ｚのテレビジョン周波数レ
ンジ内の所望の周波数に発振回路を正確に同調させるこ
とができる。
えば、４５〜８５５Ｍ Ｉ（ｚのテレビジョン周波数レ
ンジ内の所望の周波数に発振回路を正確に同調させるこ
とができる。
本発明に係る同調可能な発振回路の好適な一実施例は、
一対の制御トランジスタを設け、それらのベースとコレ
クタとを、夫々、第１の対の発振トランジスタのベース
とコレクタとに接続し、制御トランジスタ対の内部で接
続してあるエミッタを制御可能な電流源に接続し、発振
トランジスタのエミッタ電流源を制御可能な電流源とは
反対方向に調整できるようにし、エミッタ電流源の電流
と制御可能な電源の電流との和が同調レンジ全体に亘っ
て少なくともほぼ一定であるように構成したことを特徴
とする。固定コンデンサを用いると、同調を簡単にとれ
る。
一対の制御トランジスタを設け、それらのベースとコレ
クタとを、夫々、第１の対の発振トランジスタのベース
とコレクタとに接続し、制御トランジスタ対の内部で接
続してあるエミッタを制御可能な電流源に接続し、発振
トランジスタのエミッタ電流源を制御可能な電流源とは
反対方向に調整できるようにし、エミッタ電流源の電流
と制御可能な電源の電流との和が同調レンジ全体に亘っ
て少なくともほぼ一定であるように構成したことを特徴
とする。固定コンデンサを用いると、同調を簡単にとれ
る。
図面につき本発明の詳細な説明する。
第１図に示すのは、非安定マルチバイブレータ形の同調
可能な発振回路であって、これはベースを交差して相手
のコレクタに接続した発振トランシスタＴ １． Ｔ
２の第１の対と、発振トランジスタＴ １． Ｔ ２の
エミッタ間に接続されるコンデンサＣを有する。発振ト
ランジスタＴ １． Ｔ ２のエミッタは相互に等しく
制御できるエミッタ電流源１及び２を介して交流的に接
地される。第１の発振トランジスタＴ Ｉ、 Ｔ ２の
対とカスコード接続した形で、発振トランジスタＴ１及
びＴ２のコレクタと電流電圧との間にバツフアトランジ
スタＴ３、Ｔ４の第１の対を設ける。これらのバッファ
トランジスタＴ ３． Ｔ ４のエミッタ電流は発振ト
ランジスタＴ１及びＴ２のベース電流とコレクタ電流の
和に等しい。バッファトランジスタＴ３及びＴ４のコレ
クタは発振回路の出力端子０．０を構成すると共に相互
に等しいコレクタ抵抗Ｒｅを介して電源電圧に接続され
る。他方ベースは共通２イツチング電圧■ｓ２に接続さ
れ、それ故交流的に接地される。発振トランジスタＴ１
及びＴ２の第１の対とカスコード接続した形で以后第２
の対と称するバッファトランジスタＴ５及びＴ６のもう
一つの対を設ける。第２の対のバッファトランジスタＴ
５及びＴ６のエミッタは相互に等しい抵抗Ｒｓを介して
発振トランジスタＴ１及びＴ２のコレクタに接続する。
可能な発振回路であって、これはベースを交差して相手
のコレクタに接続した発振トランシスタＴ １． Ｔ
２の第１の対と、発振トランジスタＴ １． Ｔ ２の
エミッタ間に接続されるコンデンサＣを有する。発振ト
ランジスタＴ １． Ｔ ２のエミッタは相互に等しく
制御できるエミッタ電流源１及び２を介して交流的に接
地される。第１の発振トランジスタＴ Ｉ、 Ｔ ２の
対とカスコード接続した形で、発振トランジスタＴ１及
びＴ２のコレクタと電流電圧との間にバツフアトランジ
スタＴ３、Ｔ４の第１の対を設ける。これらのバッファ
トランジスタＴ ３． Ｔ ４のエミッタ電流は発振ト
ランジスタＴ１及びＴ２のベース電流とコレクタ電流の
和に等しい。バッファトランジスタＴ３及びＴ４のコレ
クタは発振回路の出力端子０．０を構成すると共に相互
に等しいコレクタ抵抗Ｒｅを介して電源電圧に接続され
る。他方ベースは共通２イツチング電圧■ｓ２に接続さ
れ、それ故交流的に接地される。発振トランジスタＴ１
及びＴ２の第１の対とカスコード接続した形で以后第２
の対と称するバッファトランジスタＴ５及びＴ６のもう
一つの対を設ける。第２の対のバッファトランジスタＴ
５及びＴ６のエミッタは相互に等しい抵抗Ｒｓを介して
発振トランジスタＴ１及びＴ２のコレクタに接続する。
バッファトランジスタＴ５及びＴ６のコレクタはバッフ
ァトランジスタＴ３及びＴ４のコレクタに接続され、ベ
ースは共通スイッチング電圧Ｖｓｓに接続され、このス
イッチング電圧を介して交流的に接地される。
ァトランジスタＴ３及びＴ４のコレクタに接続され、ベ
ースは共通スイッチング電圧Ｖｓｓに接続され、このス
イッチング電圧を介して交流的に接地される。
制御トランジスタＴ７及びＴ８を、夫々、発振トランジ
スタＴ１及びＴ２の両端に接続する。これらの制御トラ
ンジスタＴＩ及びＴ８のコレクタとベースは夫々の発振
トランジスタＴ１及びＴ２のコレクタとベースに接続し
、エミッタを相互に接続し、制御電流源３を介して接地
する。単一の入力制御信号の影響の下に制御信号発生回
路４から一端まではエミッタ電流源１及び２に、他端で
は制御電流源３に制御信号を加え、エミッタ電流源１及
び２の電流が制御電流源３の電流と反対方向に変わり、
これらの電流源１〜３の電流の総和が一定であるように
する。このような制御信号発生回路の構造は当業者には
既知であり、簡明ならしめるためここでは詳しくは述べ
ない。
スタＴ１及びＴ２の両端に接続する。これらの制御トラ
ンジスタＴＩ及びＴ８のコレクタとベースは夫々の発振
トランジスタＴ１及びＴ２のコレクタとベースに接続し
、エミッタを相互に接続し、制御電流源３を介して接地
する。単一の入力制御信号の影響の下に制御信号発生回
路４から一端まではエミッタ電流源１及び２に、他端で
は制御電流源３に制御信号を加え、エミッタ電流源１及
び２の電流が制御電流源３の電流と反対方向に変わり、
これらの電流源１〜３の電流の総和が一定であるように
する。このような制御信号発生回路の構造は当業者には
既知であり、簡明ならしめるためここでは詳しくは述べ
ない。
スイッチング電圧Ｖｓ＋及びＶＢ２は高い値から低い値
へ階段状に変化し、ＶＳ２が低い時はＶＢ＋が高く、逆
も成立する。スイッチング電圧Ｖｓ＋が高く、スイッチ
ング電圧Ｖ９２が低い時はバッファトランジスタＴ５及
びＴ６が導通状態にあり、バッファトランジスタＴ３及
びＴ４が閉塞され、従って、全同調レンジの低い部分（
例えば、ＶＨＦ及びハイパーバンド）で同調がとれる。
へ階段状に変化し、ＶＳ２が低い時はＶＢ＋が高く、逆
も成立する。スイッチング電圧Ｖｓ＋が高く、スイッチ
ング電圧Ｖ９２が低い時はバッファトランジスタＴ５及
びＴ６が導通状態にあり、バッファトランジスタＴ３及
びＴ４が閉塞され、従って、全同調レンジの低い部分（
例えば、ＶＨＦ及びハイパーバンド）で同調がとれる。
逆の状態では全同調レンジの高い部分（例えば、ＵＨＦ
帯）で同調がどれる。
帯）で同調がどれる。
各発振トランジスタＴ１及びＴ２のエミッタ面積は、各
バッファトランジスタＴ３及びＴ４のエミッタ面積の少
なくとも１．２５倍（実際の例では１．５倍）よりも大
きくすると好適である。この時エミッタに写されるバッ
ファトランジスタＴ３及びＴ４の真性ベース直列抵抗（
図示せず）は、発振トランジスタＴ１及びＴ２の誘導性
インピーダンスを構成し、これらの発振トランジスタの
寄生コレクターベース容量を少なくとも相当に補償する
に足る十分な大きさを有する。
バッファトランジスタＴ３及びＴ４のエミッタ面積の少
なくとも１．２５倍（実際の例では１．５倍）よりも大
きくすると好適である。この時エミッタに写されるバッ
ファトランジスタＴ３及びＴ４の真性ベース直列抵抗（
図示せず）は、発振トランジスタＴ１及びＴ２の誘導性
インピーダンスを構成し、これらの発振トランジスタの
寄生コレクターベース容量を少なくとも相当に補償する
に足る十分な大きさを有する。
エミッタに写されるトランジスタのベース直列抵抗の誘
導性の効果についてはアイイー・イー・イー ジャーナ
ル オブ ソリッドステート サーキッツ第５ｃ−３巻
第１号、１９６８年３月の第１２〜２１頁に載っている
ジエイ・ニー・アーヘル（Ｊ、 Ａ、 Ａｒｃｈｅｒ
）他の論文［ユース オプトランシスターシミュレーテ
ッド インダクタンス アズ アン インターステージ
エレメントイン ブロードバンド アンブリファイヤ」
に記載されている。
導性の効果についてはアイイー・イー・イー ジャーナ
ル オブ ソリッドステート サーキッツ第５ｃ−３巻
第１号、１９６８年３月の第１２〜２１頁に載っている
ジエイ・ニー・アーヘル（Ｊ、 Ａ、 Ａｒｃｈｅｒ
）他の論文［ユース オプトランシスターシミュレーテ
ッド インダクタンス アズ アン インターステージ
エレメントイン ブロードバンド アンブリファイヤ」
に記載されている。
全同調レンジの最高発振周波数に同調させたい時は、’
１１／、２を高く、Ｖｓ＋を低く選ぶべきである。他方
エミッタ電流源１及び２の電流は最大値に調整し、制御
電流源３の電流は最小値即ちゼロに調整する。エミッタ
電流源１及び２の電流の正規な値を数ｍＡとし、コンデ
ンサの電圧変化を非常に小さくする場合、コレクタイン
ピーダンスは数十Ωにすぎないから、この最高発振周波
数は既知の場合よりも相当に高い。加えて、エミッタ面
積を前述したようにすると、特にコレクタインピーダン
スの誘導性部（主としてエミッタに写されるバッファト
ランジスタＴ３及びＴ４のベース直列抵抗により生ずる
）により発振トランジスタＴ１及びＴ２の寄生コレクタ
ーベース容量が補償される。従って、発振周波数を更に
高くとれる。
１１／、２を高く、Ｖｓ＋を低く選ぶべきである。他方
エミッタ電流源１及び２の電流は最大値に調整し、制御
電流源３の電流は最小値即ちゼロに調整する。エミッタ
電流源１及び２の電流の正規な値を数ｍＡとし、コンデ
ンサの電圧変化を非常に小さくする場合、コレクタイン
ピーダンスは数十Ωにすぎないから、この最高発振周波
数は既知の場合よりも相当に高い。加えて、エミッタ面
積を前述したようにすると、特にコレクタインピーダン
スの誘導性部（主としてエミッタに写されるバッファト
ランジスタＴ３及びＴ４のベース直列抵抗により生ずる
）により発振トランジスタＴ１及びＴ２の寄生コレクタ
ーベース容量が補償される。従って、発振周波数を更に
高くとれる。
制御電流源３の電流を大きくし、同時にエミッタ電流源
１及び２の電流を小さくすると周波数は下がる。これら
の電流源１〜３の全電流が一定であるため、このような
変化は一方では発振トランジスタＴ１及びＴ２、他方で
は制御トランジスタＴ７及びＴ８の間での電流の分割に
影響するだけで、これらのトランジスタのコレクタ電圧
の振幅は変わらない。それ故一様な同調がとれる。
１及び２の電流を小さくすると周波数は下がる。これら
の電流源１〜３の全電流が一定であるため、このような
変化は一方では発振トランジスタＴ１及びＴ２、他方で
は制御トランジスタＴ７及びＴ８の間での電流の分割に
影響するだけで、これらのトランジスタのコレクタ電圧
の振幅は変わらない。それ故一様な同調がとれる。
前記誘導性部が全コレクタインピーダンスに及ぼす影響
はこの周波数が下がる時小さくなる。しかし、コレクタ
インピーダンスは十分高くとどまり、比較的大きな周波
数レンジ（例えば、ＵＨＦ帯）に亘って発振が維持され
る。更に周波数を下げる場合は、スイッチング電圧ｙｓ
＋及びＶｓｚをレベル反転させ、同時にエミッタ電流源
１及び２の電流を最大値に調整し、制御電流源３の電流
を最小値、即ち、ゼロに一調整し、その十分後でループ
利得が小さくなりすぎて回路が発振をやめるようにする
。抵抗Ｒｓがあるため、ＶＨＦ帯の最低周波数迄下げて
も発振状態は維持される。
はこの周波数が下がる時小さくなる。しかし、コレクタ
インピーダンスは十分高くとどまり、比較的大きな周波
数レンジ（例えば、ＵＨＦ帯）に亘って発振が維持され
る。更に周波数を下げる場合は、スイッチング電圧ｙｓ
＋及びＶｓｚをレベル反転させ、同時にエミッタ電流源
１及び２の電流を最大値に調整し、制御電流源３の電流
を最小値、即ち、ゼロに一調整し、その十分後でループ
利得が小さくなりすぎて回路が発振をやめるようにする
。抵抗Ｒｓがあるため、ＶＨＦ帯の最低周波数迄下げて
も発振状態は維持される。
第２の対のバッファトランジスタＴ５及びＴ６と同じ構
造の第３の対のバッファトランジスタ（図示せず）を加
えることにより一層正確な同調が可能である。但し、図
示したエミッタ抵抗Ｒｓに対して適当な比率にした対応
する抵抗を設け、カバーすべき同調レンジの帯域分割を
最適にする。
造の第３の対のバッファトランジスタ（図示せず）を加
えることにより一層正確な同調が可能である。但し、図
示したエミッタ抵抗Ｒｓに対して適当な比率にした対応
する抵抗を設け、カバーすべき同調レンジの帯域分割を
最適にする。
第２図は本発明に係る同調可能な発振回路の代りの実施
例を示す。第１図に示し、既に述べである要素には同じ
参照符□号を付してある。第１図の実施例と違って、こ
の第２図の実施例では、コンデンサＣを変えることによ
り同調周波数を変える。
例を示す。第１図に示し、既に述べである要素には同じ
参照符□号を付してある。第１図の実施例と違って、こ
の第２図の実施例では、コンデンサＣを変えることによ
り同調周波数を変える。
このため、例えば、コンデンサＣとして可変容量ダイオ
ードを既知の態様で用いる。また、この発振回路は、以
后第２の対と称するもう一つの対の発振トランジスタＴ
９及びＴ１０を用いる。この第２の対の発振トランジス
タＴ９及びＴＩＯはバッファトランジスタＴ５及びＴ６
に対してカスコード接続する。この第２のカスコード構
成１−５． Ｔ ６゜Ｔ ９． Ｔ１０はバッファトラ
ンジスタＴ５及びＴ６のコレクタを介してコレクタ抵抗
Ｒｃに接続し、発振トランジスタＴ９及びＴ１０のエミ
ッタを介してコンデンサＣの両端に接続する。抵抗Ｒｓ
はバッファトランジスタＴ５及びＴ６のエミッタと発振
トランジスタＴ９及びＴＩＯのコレクタとの間に接続す
る。
ードを既知の態様で用いる。また、この発振回路は、以
后第２の対と称するもう一つの対の発振トランジスタＴ
９及びＴ１０を用いる。この第２の対の発振トランジス
タＴ９及びＴＩＯはバッファトランジスタＴ５及びＴ６
に対してカスコード接続する。この第２のカスコード構
成１−５． Ｔ ６゜Ｔ ９． Ｔ１０はバッファトラ
ンジスタＴ５及びＴ６のコレクタを介してコレクタ抵抗
Ｒｃに接続し、発振トランジスタＴ９及びＴ１０のエミ
ッタを介してコンデンサＣの両端に接続する。抵抗Ｒｓ
はバッファトランジスタＴ５及びＴ６のエミッタと発振
トランジスタＴ９及びＴＩＯのコレクタとの間に接続す
る。
切換えの場合は、この第２図の実施例では、バッファト
ランジスタＴ ３． Ｔ ４及びＴ ５． Ｔ ６がオ
ン オフされるだけでなく、これらとカスコード接続さ
れている発振トラジスタＴ Ｉ、 Ｔ ２及びＴ ９．
Ｔ１０もオン オフされる。エミッタ抵抗を適当に選
び、バッファトランジスタと発振トランジスタをカスコ
ード接続した第３の対を付加すれば、一層正確に同調が
とれる。
ランジスタＴ ３． Ｔ ４及びＴ ５． Ｔ ６がオ
ン オフされるだけでなく、これらとカスコード接続さ
れている発振トラジスタＴ Ｉ、 Ｔ ２及びＴ ９．
Ｔ１０もオン オフされる。エミッタ抵抗を適当に選
び、バッファトランジスタと発振トランジスタをカスコ
ード接続した第３の対を付加すれば、一層正確に同調が
とれる。
また明らかに第１図の回路の電流制御同調を第２図の回
路に採用することも、その逆も可能である。
路に採用することも、その逆も可能である。
第１図は電流制御同調を採用する本発明に係る同調可能
な発振回路の一実施例の回路図、第２図は本発明に係る
同調可能な発振回路のもう一つの実施例の回路図である
。 Ｔ Ｉ、 Ｔ ２・・・第１の対の発振トランジスタＴ
３． Ｔ ４・・・第１の対のバッファトランジスタＴ
５． Ｔ ６・・・第２の対のバッファトランジスタ
Ｔ ７． Ｔ ８・・・制御トランジスタＴ ９． Ｔ
ＩＯ・・・第２の対の発振トランジスタ１．２・・・エ
ミッタ電流源 ３・・・制御電流源 ４・・・制御信号発生回路
な発振回路の一実施例の回路図、第２図は本発明に係る
同調可能な発振回路のもう一つの実施例の回路図である
。 Ｔ Ｉ、 Ｔ ２・・・第１の対の発振トランジスタＴ
３． Ｔ ４・・・第１の対のバッファトランジスタＴ
５． Ｔ ６・・・第２の対のバッファトランジスタ
Ｔ ７． Ｔ ８・・・制御トランジスタＴ ９． Ｔ
ＩＯ・・・第２の対の発振トランジスタ１．２・・・エ
ミッタ電流源 ３・・・制御電流源 ４・・・制御信号発生回路
Claims (1)
- 【特許請求の範囲】 １、一対の発振トランジスタを具え、それらのベースを
交差するようにして相手のコレクタに接続し、これらの
発振トランジスタのエミッタ間にコンデンサを設け、各
エミッタをエミッタ電流源を介して基準電圧に接続する
同調可能な発振回路において、共通ベース構成の一対の
バッファトランジスタを具え、それらの２個のコレクタ
を一対のコレクタ抵抗を介して電圧源に接続し、これら
のコレクタが同調可能な発振回路全体の出力端子を構成
し、前記バッファトランジスタ対を発振トランジスタ対
とカスコード接続させ、バッファトランジスタのエッタ
電流を発振トランジスタのベース電流とコレクタ電流の
和に等しくなるようにしたことを特徴とする同調可能な
発振回路。 ２、発振回路のエミッタ面積をバッファトランジスタの
エミッタ面積の少なくとも１．２５倍より大きくしたこ
とを特徴とする特許請求の範囲第１項記載の同調可能な
発振回路。 ３、バッファトランジスタ対の２個のエミッタを一対の
抵抗を介して発振トランジスタ対の２個のコレクタに接
続したことを特徴とする特許請求の範囲第１項記載の同
調可能な発振回路。 ４、共通ベース構成のもう一対のバッファトランジスタ
を設け、これらのバッファトランジスタ対を発振トラン
ジスタ対とカスコード接続させ、発振トランジスタ対の
２個のコレクタを、第１の対のバッファトランジスタの
コレクタと共に、コレクタ抵抗対を介して電圧源に接続
し、発振トランジスタ対の２個のエミッタを一対の抵抗
を介して発振トランジスタ対の２個のコレクタに接続し
、２対のバッファトランジスタ対の各々のベースにスイ
ッチング電圧を与えて、一方の対のバッファトランジス
タから他方の対のバッファトランジスタへ動作を切り換
えるように構成したことを特徴とする特許請求の範囲第
１項又は第２項記載の同調可能な発振回路。 ５、共通ベース構成のもう一対のバッファトランジスタ
を設け、これらのバッファトランジスタ対を一対の抵抗
を介して、もう一対のベースとコレクタを交差接続した
発振トランジスタ対とカスコード接続させ、前記もう一
対のバッファトランジスタ対の２個のコレクタを、第１
の対のバッファトランジスタのコレクタと共に、前記コ
レクタ抵抗対を介して電圧源に接続し、前記もう一対の
発振トランジスタ対の２個のエミッタを第１の対の発振
トランジスタ対の２個のエミッタに接続し、この発振ト
ランジスタ対の間にコンデンサを設け、２対のバッファ
トランジスタ対の各々のベースにスイッチング電圧を与
えて、一方の対のバッファトランジスタから他方の対の
バッファトランジスタへ動作を切り換えるように構成し
たことを特徴とする特許請求の範囲第１項又は第２項記
載の同調可能な発振回路。 ６、一対の制御トランジスタを設け、それらのベースと
コレクタとを、夫々、第１の対の発振トランジスタのベ
ースとコレクタとに接続し、制御トランジスタ対の内部
で接続してあるエミッタを制御可能な電流源に接続し、
発振トランジスタのエミッタ電流源を制御可能な電流源
とは反対方向に調整できるようにし、エミッタ電流源の
電流と制御可能な電源の電流との和が同調レンジ全体に
亘って少なくともほぼ一定であるように構成したことを
特徴とする特許請求の範囲前記各項のいずれかに記載の
同調可能な発振回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501088A NL8501088A (nl) | 1985-04-12 | 1985-04-12 | Afstembare oscillatorschakeling. |
| NL8501088 | 1985-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61238118A true JPS61238118A (ja) | 1986-10-23 |
| JPH0693604B2 JPH0693604B2 (ja) | 1994-11-16 |
Family
ID=19845830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61080266A Expired - Lifetime JPH0693604B2 (ja) | 1985-04-12 | 1986-04-09 | 非安定マルチバイブレータ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4692718A (ja) |
| EP (1) | EP0198550B1 (ja) |
| JP (1) | JPH0693604B2 (ja) |
| KR (1) | KR940001723B1 (ja) |
| DE (1) | DE3672344D1 (ja) |
| NL (1) | NL8501088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016530804A (ja) * | 2013-07-30 | 2016-09-29 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 非常に広い同調レンジにわたって線形利得を有するｖｃｏ |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874966A (en) * | 1987-01-31 | 1989-10-17 | U.S. Philips Corporation | Multivibrator circuit having compensated delay time |
| US5043601A (en) * | 1988-08-26 | 1991-08-27 | U.S. Philips Corporation | Wide-band amplifier useful for squarewave signals |
| US4884042A (en) * | 1989-02-15 | 1989-11-28 | National Semiconductor Corporation | Dual port voltage controlled emitter coupled multivibrator |
| GB9324155D0 (en) * | 1993-11-24 | 1994-01-12 | Plessey Semiconductors Ltd | Improvements to integrated oscillators |
| FI100752B (fi) * | 1996-05-09 | 1998-02-13 | Nikolay Tchamov | Multivibraattoripiiri |
| FI100755B (fi) * | 1996-05-09 | 1998-02-13 | Nikolay Tchamov | Oskillaattoripiiri |
| GB2338849B (en) * | 1998-06-24 | 2003-03-19 | Motorola Inc | Voltage controlled oscillator circuit |
| US6172571B1 (en) | 1998-07-28 | 2001-01-09 | Cypress Semiconductor Corp. | Method for reducing static phase offset in a PLL |
| US6385265B1 (en) | 1998-08-04 | 2002-05-07 | Cypress Semiconductor Corp. | Differential charge pump |
| US6294962B1 (en) | 1998-12-09 | 2001-09-25 | Cypress Semiconductor Corp. | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator |
| US6753739B1 (en) | 1999-03-24 | 2004-06-22 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
| US6191660B1 (en) | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
| US6946920B1 (en) | 2000-02-23 | 2005-09-20 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
| US6297705B1 (en) | 2000-02-23 | 2001-10-02 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
| US6407641B1 (en) | 2000-02-23 | 2002-06-18 | Cypress Semiconductor Corp. | Auto-locking oscillator for data communications |
| DE10033741B4 (de) * | 2000-07-12 | 2012-01-26 | Synergy Microwave Corp. | Oszillatorschaltung |
| US7093151B1 (en) | 2000-09-22 | 2006-08-15 | Cypress Semiconductor Corp. | Circuit and method for providing a precise clock for data communications |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8286125B2 (en) * | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8082531B2 (en) | 2004-08-13 | 2011-12-20 | Cypress Semiconductor Corporation | Method and an apparatus to design a processing system using a graphical user interface |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
| US7777541B1 (en) | 2006-02-01 | 2010-08-17 | Cypress Semiconductor Corporation | Charge pump circuit and method for phase locked loop |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8564252B2 (en) * | 2006-11-10 | 2013-10-22 | Cypress Semiconductor Corporation | Boost buffer aid for reference buffer |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8035401B2 (en) | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US7489207B1 (en) | 2008-04-22 | 2009-02-10 | International Business Machines Corporation | Structure for voltage controlled oscillator |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8364870B2 (en) | 2010-09-30 | 2013-01-29 | Cypress Semiconductor Corporation | USB port connected to multiple USB compliant devices |
| US9667240B2 (en) | 2011-12-02 | 2017-05-30 | Cypress Semiconductor Corporation | Systems and methods for starting up analog circuits |
| WO2019099455A1 (en) | 2017-11-15 | 2019-05-23 | Innotec, Corp. | Flashing lamp circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582809A (en) * | 1968-09-06 | 1971-06-01 | Signetics Corp | Phased locked loop with voltage controlled oscillator |
| US3665343A (en) * | 1970-11-09 | 1972-05-23 | Motorola Inc | Voltage controlled multivibrator |
| US3857110A (en) * | 1972-08-24 | 1974-12-24 | Signetics Corp | Voltage controlled oscillator with temperature compensating bias source |
| US4468636A (en) * | 1981-08-03 | 1984-08-28 | National Semiconductor Corporation | Low temperature coefficient wide band-width voltage controlled oscillator |
| DE3437923C1 (de) * | 1984-10-17 | 1986-07-17 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Spannungsgesteuerter Oszillator |
-
1985
- 1985-04-12 NL NL8501088A patent/NL8501088A/nl not_active Application Discontinuation
-
1986
- 1986-03-31 US US06/846,532 patent/US4692718A/en not_active Expired - Fee Related
- 1986-04-09 JP JP61080266A patent/JPH0693604B2/ja not_active Expired - Lifetime
- 1986-04-10 DE DE8686200612T patent/DE3672344D1/de not_active Expired - Lifetime
- 1986-04-10 EP EP86200612A patent/EP0198550B1/en not_active Expired - Lifetime
- 1986-04-10 KR KR1019860002725A patent/KR940001723B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016530804A (ja) * | 2013-07-30 | 2016-09-29 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 非常に広い同調レンジにわたって線形利得を有するｖｃｏ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693604B2 (ja) | 1994-11-16 |
| EP0198550A1 (en) | 1986-10-22 |
| KR940001723B1 (ko) | 1994-03-05 |
| EP0198550B1 (en) | 1990-06-27 |
| NL8501088A (nl) | 1986-11-03 |
| KR860008653A (ko) | 1986-11-17 |
| DE3672344D1 (de) | 1990-08-02 |
| US4692718A (en) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61238118A (ja) | 非安定マルチバイブレータ回路 | |
| JP3311017B2 (ja) | 利得プログラム可能増幅装置 | |
| US5030926A (en) | Voltage controlled balanced crystal oscillator circuit | |
| EP0370725B1 (en) | Amplifier circuit using feedback load | |
| US5345190A (en) | Modular low voltage filter with common mode feedback | |
| EP1130767A2 (en) | Oscillation circuit | |
| US7075381B2 (en) | Oscillator circuit and oscillator | |
| US4536717A (en) | Compensated inverting/noninverting differential amplifier | |
| US5760641A (en) | Controllable filter arrangement | |
| US20030090297A1 (en) | Oscillator circuit and integrated circuit for oscillation | |
| JP2511876B2 (ja) | 高周波増幅器 | |
| JPS63105505A (ja) | 増幅器 | |
| US5166560A (en) | Voltage-controlled variable capacitor | |
| US4751475A (en) | Local oscillation apparatus | |
| JP3116318B2 (ja) | 直列共振で運転される共振器を有するフイルタ回路 | |
| US6218906B1 (en) | Amplifier circuit | |
| JPS6031282B2 (ja) | クリスタル同調電圧制御発振器 | |
| US4378528A (en) | Gain-controlled amplifier system | |
| JP2643751B2 (ja) | 帰還増幅回路 | |
| JP2677178B2 (ja) | 位相制御回路 | |
| JPS6238323Y2 (ja) | ||
| JPS6236332Y2 (ja) | ||
| JPH0510408Y2 (ja) | ||
| JPH0812976B2 (ja) | 電圧制御形発振回路 | |
| JPH0542846B2 (ja) |