JP3116318B2 - 直列共振で運転される共振器を有するフイルタ回路 - Google Patents
直列共振で運転される共振器を有するフイルタ回路Info
- Publication number
- JP3116318B2 JP3116318B2 JP06068875A JP6887594A JP3116318B2 JP 3116318 B2 JP3116318 B2 JP 3116318B2 JP 06068875 A JP06068875 A JP 06068875A JP 6887594 A JP6887594 A JP 6887594A JP 3116318 B2 JP3116318 B2 JP 3116318B2
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- circuit
- circuit according
- compensation
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1208—Frequency selective two-port networks using amplifiers with feedback comprising an electromechanical resonator
Landscapes
- Networks Using Active Elements (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【産業上の利用分野】共振器を有するフイルタ回路は，
例えば，狭帯域高利得ストレート受信機内，中間周波増
幅器内，又は報時信号伝送機用電池式長波受信機内にお
いて使用される。その際に使用される共振器（特に圧電
共振器，例えば水晶共振器）は，一方で直列共振と並列
共振との系列が密に隣接し，他方で共振品質が高い点で
優れている。しかし，多くの適用事例では，単純な直列
共振又は並列共振が望まれているだけである。特に，比
較的低い周波数においてフイルタ回路を使用するために
は直列共振が利用される。なぜならば，高い周波数にあ
る並列共振はその高インピーダンスの故に事実上使用で
きないからである。純粋の直列共振が現れるには，共振
器の（常に存在する）寄生並列キヤパシタンスが補償さ
れねばならない。
例えば，狭帯域高利得ストレート受信機内，中間周波増
幅器内，又は報時信号伝送機用電池式長波受信機内にお
いて使用される。その際に使用される共振器（特に圧電
共振器，例えば水晶共振器）は，一方で直列共振と並列
共振との系列が密に隣接し，他方で共振品質が高い点で
優れている。しかし，多くの適用事例では，単純な直列
共振又は並列共振が望まれているだけである。特に，比
較的低い周波数においてフイルタ回路を使用するために
は直列共振が利用される。なぜならば，高い周波数にあ
る並列共振はその高インピーダンスの故に事実上使用で
きないからである。純粋の直列共振が現れるには，共振
器の（常に存在する）寄生並列キヤパシタンスが補償さ
れねばならない。
【０００２】
【従来の技術】このために，ドイツ連邦共和国特許第３
５１６８１０号明細書に，ブリツジ回路中に構成された
フイルタを有する報時信号用受信機が記載される。この
公知の受信機は，相互に１８０°移相した２つの出力端
を備えた増幅器を有し，一方の出力端は共振器を介し
て，他方の出力端は補償コンデンサを介して，ホロワ増
幅器の入力端と接続されている。補償コンデンサのキヤ
パシタンスが共振器の有効並列キヤパシタンスに一致す
ると，これが補償され，それにより，望ましい簡単な共
振挙動が達成される。しかしこの配置の欠点は一方で非
対称的作動様式にあり，これは共振器インピーダンスが
高いので容易に障害を生じる。他方，所要の高い入力抵
抗は（フイルタの帯域幅がホロワ増幅器の入力抵抗によ
つて決まるので，十分な帯域幅用に高い入力抵抗値が必
要である。），集積回路を使つて高支出でのみ実現する
ことができ，しかも十分な安定性では実現することがで
きない。
５１６８１０号明細書に，ブリツジ回路中に構成された
フイルタを有する報時信号用受信機が記載される。この
公知の受信機は，相互に１８０°移相した２つの出力端
を備えた増幅器を有し，一方の出力端は共振器を介し
て，他方の出力端は補償コンデンサを介して，ホロワ増
幅器の入力端と接続されている。補償コンデンサのキヤ
パシタンスが共振器の有効並列キヤパシタンスに一致す
ると，これが補償され，それにより，望ましい簡単な共
振挙動が達成される。しかしこの配置の欠点は一方で非
対称的作動様式にあり，これは共振器インピーダンスが
高いので容易に障害を生じる。他方，所要の高い入力抵
抗は（フイルタの帯域幅がホロワ増幅器の入力抵抗によ
つて決まるので，十分な帯域幅用に高い入力抵抗値が必
要である。），集積回路を使つて高支出でのみ実現する
ことができ，しかも十分な安定性では実現することがで
きない。
【０００３】
【発明が解決しようとする課題】本発明の課題は，前記
欠点が防止され，有利な性質を有するフイルタ回路を示
すことである。
欠点が防止され，有利な性質を有するフイルタ回路を示
すことである。
【０００４】
【課題を解決するための手段】本発明によれば，この課
題が，請求項１の特徴によつて解決される。フイルタ回
路の有利な展開は，従属請求項から明らかとなる。
題が，請求項１の特徴によつて解決される。フイルタ回
路の有利な展開は，従属請求項から明らかとなる。
【０００５】
【実施例】フイルタ回路の回路構成及び作用様式を図１
〜図４に基づいて詳しく説明する。
〜図４に基づいて詳しく説明する。
【０００６】図１の基本回路図に示されたように，フイ
ルタ回路は，第１差動段１と，バイポーラ共振回路２
と，第１差動段１と同種の第２差動段３と，補償回路４
と，評価回路５とを有する。第１差動段１が２つの能動
素子Ｑ１，Ｑ２を有し，該素子が入力端子Ｅ１，Ｅ２と
出力端子Ａ１，Ａ２と接地端子Ｇ１，Ｇ２とを備えてい
る。共振回路２は，例えば水晶共振器として構成された
共振器（そのコンダクタンスＬＲは有効成分ＬＮと寄生
成分ＬＰとに分割することができる。）を含む。第２差
動段３が２つの能動素子Ｑ３，Ｑ４を有し，該素子は入
力端子Ｅ１，Ｅ２と出力端子Ａ１，Ａ２と接地端子
Ｇ３，Ｇ４とを備えており，第２差動段３の出力端子は
第１差動段の出力端子と交換されている。補償回路４は
（これは共振器コンダクタンスＬＲの寄生成分ＬＰを複
製する。），２つの端子を有し，例えば補償コンデンサ
又はコンデンサ回路を有する。評価回路５は例えば負荷
抵抗器によつて実現される。第１差動段１及び第２差動
段３の入力端子Ｅ１，Ｅ２は，入力電圧ＵＥを提供する
対称電圧源Ｓに接続されている。第１差動段１の接地端
子Ｇ１，Ｇ２はそれぞれ共振回路２の１つの端子と２つ
の電流源ＳＱ１，ＳＱ２（これは２つの電源電流Ｉ１，
Ｉ２を供給する。）とに接続されている。第２差動段３
の接地端子Ｇ３，Ｇ４はそれぞれ補償回路４の１つの端
子と２つの電流源ＲＱ３，ＳＱ４（これは２つの電源電
流Ｉ３，Ｉ４を供給する。）とに接続されている。評価
回路５は第１差動段１及び第２差動段３の出力端子
Ａ１，Ａ２に接続されている。共振回路２と補償回路４
は直列抵抗器を有することができ，該抵抗器は片側又は
両側を共振回路２又は補償回路４の２つの端子と接続す
ることができる。
ルタ回路は，第１差動段１と，バイポーラ共振回路２
と，第１差動段１と同種の第２差動段３と，補償回路４
と，評価回路５とを有する。第１差動段１が２つの能動
素子Ｑ１，Ｑ２を有し，該素子が入力端子Ｅ１，Ｅ２と
出力端子Ａ１，Ａ２と接地端子Ｇ１，Ｇ２とを備えてい
る。共振回路２は，例えば水晶共振器として構成された
共振器（そのコンダクタンスＬＲは有効成分ＬＮと寄生
成分ＬＰとに分割することができる。）を含む。第２差
動段３が２つの能動素子Ｑ３，Ｑ４を有し，該素子は入
力端子Ｅ１，Ｅ２と出力端子Ａ１，Ａ２と接地端子
Ｇ３，Ｇ４とを備えており，第２差動段３の出力端子は
第１差動段の出力端子と交換されている。補償回路４は
（これは共振器コンダクタンスＬＲの寄生成分ＬＰを複
製する。），２つの端子を有し，例えば補償コンデンサ
又はコンデンサ回路を有する。評価回路５は例えば負荷
抵抗器によつて実現される。第１差動段１及び第２差動
段３の入力端子Ｅ１，Ｅ２は，入力電圧ＵＥを提供する
対称電圧源Ｓに接続されている。第１差動段１の接地端
子Ｇ１，Ｇ２はそれぞれ共振回路２の１つの端子と２つ
の電流源ＳＱ１，ＳＱ２（これは２つの電源電流Ｉ１，
Ｉ２を供給する。）とに接続されている。第２差動段３
の接地端子Ｇ３，Ｇ４はそれぞれ補償回路４の１つの端
子と２つの電流源ＲＱ３，ＳＱ４（これは２つの電源電
流Ｉ３，Ｉ４を供給する。）とに接続されている。評価
回路５は第１差動段１及び第２差動段３の出力端子
Ａ１，Ａ２に接続されている。共振回路２と補償回路４
は直列抵抗器を有することができ，該抵抗器は片側又は
両側を共振回路２又は補償回路４の２つの端子と接続す
ることができる。
【０００７】両差動段の能動素子としてバイポーラトラ
ンジスタを使用する場合（電界効果トランジスタにも同
じことがあてはまる），差動段１の差動出力電流は，共
振回路２の共振器のインピーダンスＺＲと，差動段１の
トランジスタのエミツタ入力抵抗と，場合によつては共
振回路の直列抵抗との和に逆比例している。エミツタ入
力抵抗は，場合によつては，直列抵抗が必要でないよう
に選択することができる。直列共振点で差動段１の利得
が最大となり，共振器のインピーダンスＺＲは小さな直
列共振抵抗に戻る。この抵抗は，代表的寸法設計の場
合，２つのエミツタ入力抵抗及び場合によつては直列抵
抗の和よりもかなり小さい。直列共振より上で共振器の
インピーダンスＺＲが急激に増加し，差動段１の利得が
戻る（３ｄＢ遮断周波数のとき，２つのエミツタ入力抵
抗と直列抵抗との和は共振器のインピーダンスＺＲの値
に等しい）。並列共振点に共振器の選択曲線が減衰ピー
クを有し，それより高い周波数で減衰が再び低下する。
補償回路４によつて寄生共振器コンダクタンスＬＰが複
製される。第２差動段３が容量重みつけ電流を提供し，
この電流は第１差動段１に対して交換された出力端子Ａ
１，Ａ２によつて，逆の位相位置で，第１差動段１の出
力電流に付加される。これにより，一方で，共振器の並
列キヤパシタンスによつて決まつた電流成分が補償さ
れ，他方で，選択曲線中の減衰ピークは無限遠に移動す
る。こうして，簡単な（直列）共振回路の挙動が得られ
る。
ンジスタを使用する場合（電界効果トランジスタにも同
じことがあてはまる），差動段１の差動出力電流は，共
振回路２の共振器のインピーダンスＺＲと，差動段１の
トランジスタのエミツタ入力抵抗と，場合によつては共
振回路の直列抵抗との和に逆比例している。エミツタ入
力抵抗は，場合によつては，直列抵抗が必要でないよう
に選択することができる。直列共振点で差動段１の利得
が最大となり，共振器のインピーダンスＺＲは小さな直
列共振抵抗に戻る。この抵抗は，代表的寸法設計の場
合，２つのエミツタ入力抵抗及び場合によつては直列抵
抗の和よりもかなり小さい。直列共振より上で共振器の
インピーダンスＺＲが急激に増加し，差動段１の利得が
戻る（３ｄＢ遮断周波数のとき，２つのエミツタ入力抵
抗と直列抵抗との和は共振器のインピーダンスＺＲの値
に等しい）。並列共振点に共振器の選択曲線が減衰ピー
クを有し，それより高い周波数で減衰が再び低下する。
補償回路４によつて寄生共振器コンダクタンスＬＰが複
製される。第２差動段３が容量重みつけ電流を提供し，
この電流は第１差動段１に対して交換された出力端子Ａ
１，Ａ２によつて，逆の位相位置で，第１差動段１の出
力電流に付加される。これにより，一方で，共振器の並
列キヤパシタンスによつて決まつた電流成分が補償さ
れ，他方で，選択曲線中の減衰ピークは無限遠に移動す
る。こうして，簡単な（直列）共振回路の挙動が得られ
る。
【０００８】フイルタ回路の帯減幅は，差動段１の両ト
ランジスタのエミツタ入力抵抗に，従つてエミツタ電流
に依存している。両電流源ＳＱ１，ＳＱ２の電流Ｉ１，
Ｉ２の設定を介してエミツタ電流は，従つてフイルタ回
路の帯域幅も，調整することができる。
ランジスタのエミツタ入力抵抗に，従つてエミツタ電流
に依存している。両電流源ＳＱ１，ＳＱ２の電流Ｉ１，
Ｉ２の設定を介してエミツタ電流は，従つてフイルタ回
路の帯域幅も，調整することができる。
【０００９】両電流源ＳＱ３，ＳＱ４の電流Ｉ３，Ｉ４
を介して第２差動段３の相互コンダクタンスが調整され
る。これにより，補償効果を変更することができ，補償
回路４中の（例えは補償コンデンサの）ばらつき及び共
振器の並列キヤパシタンスを補償することができる。
を介して第２差動段３の相互コンダクタンスが調整され
る。これにより，補償効果を変更することができ，補償
回路４中の（例えは補償コンデンサの）ばらつき及び共
振器の並列キヤパシタンスを補償することができる。
【００１０】電流源ＳＱ１，ＳＱ２，ＳＱ３，ＳＱ４の
電流Ｉ１，Ｉ２，Ｉ３，Ｉ４が切られる結果，電流源か
ら評価回路に至る信号路が遮断され，フイルタ回路が無
効となる。複数のフイルタ回路を，それらが同じ信号源
から供給され又同じ出力回路に作用するように設ける
と，こうして，さまざまなフイルタ回路間で切換えるこ
とができる。
電流Ｉ１，Ｉ２，Ｉ３，Ｉ４が切られる結果，電流源か
ら評価回路に至る信号路が遮断され，フイルタ回路が無
効となる。複数のフイルタ回路を，それらが同じ信号源
から供給され又同じ出力回路に作用するように設ける
と，こうして，さまざまなフイルタ回路間で切換えるこ
とができる。
【００１１】本発明によるフイルタ回路は，複数の利点
を兼ね備えている。 −対称的動作様式は，回路の構造によつて既に明確に確
定される。 −明碓に限定された比較的高い入力抵抗が必要でない。 −大きな電源電圧範囲が与えられている。フイルタ回路
は，電源電圧が低い場合，特に，残留電圧の低いトラン
ジスタ電流源として電流源が構成されている場合，約１
Ｖまで設定することができる。 −電力消費がきわめて少ない。待に，共振器が高インピ
ーダンスであるとき，又はフイルタ回路の帯域幅が大き
く選定されるとき，フイルタ回路はきわめて僅かな電流
を必要とする。 −フイルタ回路は有利な変調挙動を有する。フイルタ回
路は，共振点で（バイポーラトランジスタの特性曲線に
制約されて，約２０ｍＶ以下の入力電圧で変調可能であ
る。共振点の外側で，共振器の上昇するインピーダンス
が負帰還として働き，それに応じて大きな変調が可能で
ある（これは，望ましくない，時としてきわめて強い信
号から弱い有効信号を選択する通信工学上の課題に対応
する。） −フイルタ回路を集積すると，小さな端子キヤパシタン
スが与えられている：外部接続共振器を有する集積回路
として回路が実施されると，この共振器は半分の端子キ
ヤパシタンスで負荷されているにすぎない。なぜなら
ば，両共振器端子の寄生端子キヤパシタンスは対称動作
によつて直列回路として働くからである（それに対し
て，非対称回路中には完全端子キヤパシタンスが現れ
る）。
を兼ね備えている。 −対称的動作様式は，回路の構造によつて既に明確に確
定される。 −明碓に限定された比較的高い入力抵抗が必要でない。 −大きな電源電圧範囲が与えられている。フイルタ回路
は，電源電圧が低い場合，特に，残留電圧の低いトラン
ジスタ電流源として電流源が構成されている場合，約１
Ｖまで設定することができる。 −電力消費がきわめて少ない。待に，共振器が高インピ
ーダンスであるとき，又はフイルタ回路の帯域幅が大き
く選定されるとき，フイルタ回路はきわめて僅かな電流
を必要とする。 −フイルタ回路は有利な変調挙動を有する。フイルタ回
路は，共振点で（バイポーラトランジスタの特性曲線に
制約されて，約２０ｍＶ以下の入力電圧で変調可能であ
る。共振点の外側で，共振器の上昇するインピーダンス
が負帰還として働き，それに応じて大きな変調が可能で
ある（これは，望ましくない，時としてきわめて強い信
号から弱い有効信号を選択する通信工学上の課題に対応
する。） −フイルタ回路を集積すると，小さな端子キヤパシタン
スが与えられている：外部接続共振器を有する集積回路
として回路が実施されると，この共振器は半分の端子キ
ヤパシタンスで負荷されているにすぎない。なぜなら
ば，両共振器端子の寄生端子キヤパシタンスは対称動作
によつて直列回路として働くからである（それに対し
て，非対称回路中には完全端子キヤパシタンスが現れ
る）。
【００１２】図２に示された実施例のフイルタ回路によ
れば，第１差動段１は２つのｎｐｎトランジスタＱ１，
Ｑ２を有する第１トランジスタ対として構成され，第２
差動段３は２つのｎｐｎトランジスタＱ３，Ｑ４を有す
る第２トランジスタ対として構成されている。トランジ
スタＱ１，Ｑ３の互いに接続されたベースは，入力交流
電圧ＵＥを供給する信号源Ｓの第１端子（入力端子
Ｅ１）に接続されており，トランジスタＱ２，Ｑ４の互
いに接続されたベースは信号源Ｓの第２端子（入力端子
Ｅ２）に接続されている。第１トランジスタ対の２つの
トランジスタＱ１Ｑ２のエミツタ（接地端子Ｇ１，
Ｇ２）には，共振回路２の端子（圧電水晶共振器ＸＲと
して構成された共振諸，及び直列抵抗器ＲＶ１，Ｒ
Ｖ２）がそれぞれ接続されている。第２トランジスタ対
のトランジスタＱ３，Ｑ４のエミツタ（接地端子Ｇ３，
Ｇ４）は，補償コンデンサＣＫと直列抵抗器ＲＶ３，Ｒ
Ｖ４を有する）補償回路４のそれぞれ１つの端子Ｋ１又
はＫ２と接続されている。トランジスタＱ１，Ｑ２，Ｑ
３，Ｑ４のエミツタはそれぞれ電流源ＳＱ１，ＳＱ２，
ＳＱ３，ＳＱ４によつて給電され，この電流源は通常の
仕方でトランジスタ電流源として実施することができ，
又は高インピーダンス抵抗器によつて実施しておくこと
ができる。回路の第１出力端子Ａ１はトランジスタ
Ｑ１，Ｑ４のコレクタの結線によつて形成され，第２出
力端子Ａ２はトランジスタＱ２，Ｑ３のコレクタの結線
によつて形成される。評価回路５として負荷抵抗Ｒ１，
Ｒ２が出力端子Ａ１，Ａ２に接続されている。トランジ
スタＱ３，Ｑ４を有する第２差動段３が容量重みつけ電
流を供給し，この電流は，第１差動段１に対して交換さ
れた出力端子Ａ１，Ａ２によつて，逆の位相位置で第１
差動段１の出力電流に付加され，その結果，共振器の並
列キヤパシタンスによつて発生された電流成分が補償さ
れる。
れば，第１差動段１は２つのｎｐｎトランジスタＱ１，
Ｑ２を有する第１トランジスタ対として構成され，第２
差動段３は２つのｎｐｎトランジスタＱ３，Ｑ４を有す
る第２トランジスタ対として構成されている。トランジ
スタＱ１，Ｑ３の互いに接続されたベースは，入力交流
電圧ＵＥを供給する信号源Ｓの第１端子（入力端子
Ｅ１）に接続されており，トランジスタＱ２，Ｑ４の互
いに接続されたベースは信号源Ｓの第２端子（入力端子
Ｅ２）に接続されている。第１トランジスタ対の２つの
トランジスタＱ１Ｑ２のエミツタ（接地端子Ｇ１，
Ｇ２）には，共振回路２の端子（圧電水晶共振器ＸＲと
して構成された共振諸，及び直列抵抗器ＲＶ１，Ｒ
Ｖ２）がそれぞれ接続されている。第２トランジスタ対
のトランジスタＱ３，Ｑ４のエミツタ（接地端子Ｇ３，
Ｇ４）は，補償コンデンサＣＫと直列抵抗器ＲＶ３，Ｒ
Ｖ４を有する）補償回路４のそれぞれ１つの端子Ｋ１又
はＫ２と接続されている。トランジスタＱ１，Ｑ２，Ｑ
３，Ｑ４のエミツタはそれぞれ電流源ＳＱ１，ＳＱ２，
ＳＱ３，ＳＱ４によつて給電され，この電流源は通常の
仕方でトランジスタ電流源として実施することができ，
又は高インピーダンス抵抗器によつて実施しておくこと
ができる。回路の第１出力端子Ａ１はトランジスタ
Ｑ１，Ｑ４のコレクタの結線によつて形成され，第２出
力端子Ａ２はトランジスタＱ２，Ｑ３のコレクタの結線
によつて形成される。評価回路５として負荷抵抗Ｒ１，
Ｒ２が出力端子Ａ１，Ａ２に接続されている。トランジ
スタＱ３，Ｑ４を有する第２差動段３が容量重みつけ電
流を供給し，この電流は，第１差動段１に対して交換さ
れた出力端子Ａ１，Ａ２によつて，逆の位相位置で第１
差動段１の出力電流に付加され，その結果，共振器の並
列キヤパシタンスによつて発生された電流成分が補償さ
れる。
【００１３】図３は，補償コンデンサを使用した場合の
補償回路の構成例をいくつか示す。
補償回路の構成例をいくつか示す。
【００１４】集積回路においてコンデンサの電極が常に
寄生基板キヤパシタンスで負荷されている。それにもか
かわらず，対称性総キヤパシタンスを達成するために，
図３（ａ）によれば，コンデンサＣＫの総キヤパシタン
スは逆並列に接続された２つのコンデンサＣＫ１，Ｃ
Ｋ２のキヤパシタンスに分割され，第１端子Ｋ１はそれ
ぞれに付属したコンデンサＣＫ１，ＣＫ２の基板キヤパ
シタンスＣＳ１で負荷され，第２端子Ｋ２は基板キヤパ
シタンスＣＳ２で負荷されている。対称動作の結果，基
板成分は，乱されるのではなく，むしろ１／（１／Ｃ
Ｓ１＋１／ＣＳ２）で総キヤパシタンスに寄与する。
寄生基板キヤパシタンスで負荷されている。それにもか
かわらず，対称性総キヤパシタンスを達成するために，
図３（ａ）によれば，コンデンサＣＫの総キヤパシタン
スは逆並列に接続された２つのコンデンサＣＫ１，Ｃ
Ｋ２のキヤパシタンスに分割され，第１端子Ｋ１はそれ
ぞれに付属したコンデンサＣＫ１，ＣＫ２の基板キヤパ
シタンスＣＳ１で負荷され，第２端子Ｋ２は基板キヤパ
シタンスＣＳ２で負荷されている。対称動作の結果，基
板成分は，乱されるのではなく，むしろ１／（１／Ｃ
Ｓ１＋１／ＣＳ２）で総キヤパシタンスに寄与する。
【００１５】別の可能性は，図３（ｂ）に示す２つのコ
ンデンサＣＫ１，ＣＫ２の直列回路である。ここでは，
対称信号の場合，接合点が基準電位と接続されているか
どうかは重要でない。補償コンデンサＣＫはしばしばキ
ヤパシタンスが比較的小さく，従つて寄生的影響が減少
するので，この実施態様は技術的実現を容易とする。
ンデンサＣＫ１，ＣＫ２の直列回路である。ここでは，
対称信号の場合，接合点が基準電位と接続されているか
どうかは重要でない。補償コンデンサＣＫはしばしばキ
ヤパシタンスが比較的小さく，従つて寄生的影響が減少
するので，この実施態様は技術的実現を容易とする。
【００１６】集積技術−図３（ｃ）に示されたように−
２つのコンデンサＣＫ１，ＣＫ２は１つの構造にまとめ
ることができる。２つのコンデンサＣＫ１，ＣＫ２の共
通の対電極は象徴的に遮蔽層を介してフレームと接続さ
れている。
２つのコンデンサＣＫ１，ＣＫ２は１つの構造にまとめ
ることができる。２つのコンデンサＣＫ１，ＣＫ２の共
通の対電極は象徴的に遮蔽層を介してフレームと接続さ
れている。
【００１７】図３（ｄ）に示された実施態様は，デイジ
タル調整式補償回路を示す。電子スイツチを介して，キ
ヤパシタンスを異にするコンデンサＣＫ０，ＣＫ１〜Ｃ
Ｋｎが入切される。スイツチの入力端Ｃ０，Ｃ１〜Ｃｎ
はマイクロコントローラを介して駆動することができ，
又はボンドオプシヨン（１回調整）を介して確定するこ
とができる。コンデンサのキヤパシタンスは，例えば，
ＣＫ１＝２１・ＣＫ０〜ＣＫｎ＝２ｎ・ＣＫ０と重み付
けされる。
タル調整式補償回路を示す。電子スイツチを介して，キ
ヤパシタンスを異にするコンデンサＣＫ０，ＣＫ１〜Ｃ
Ｋｎが入切される。スイツチの入力端Ｃ０，Ｃ１〜Ｃｎ
はマイクロコントローラを介して駆動することができ，
又はボンドオプシヨン（１回調整）を介して確定するこ
とができる。コンデンサのキヤパシタンスは，例えば，
ＣＫ１＝２１・ＣＫ０〜ＣＫｎ＝２ｎ・ＣＫ０と重み付
けされる。
【００１８】図２に示された回路は，エミツタ抵抗器
（Ｒ１，Ｒ２）の雑音が，理想的な場合，半分だけの抵
抗器の雑音に等しいので，本来的に低雑音である。補償
回路に起因した付加的雑音を防止するために，図４に示
す回路を設けることができる。この場合，評価回路５の
負荷抵抗器Ｒ１，Ｒ２が分割され，第２差動段３の出力
端子Ａ１，Ａ２（これは，補償電流を通すトランジスタ
Ｑ３，Ｑ４のコレクタである。）は分割抵抗器Ｒ３，Ｒ
４に接続されている。補償電流の作用は，次に，比Ｒ３
／（Ｒ１＋Ｒ３）だけ低減し，補償コンデンサＣＫの適
当に大きいキヤパシタンスによつて補償されねばならな
い。場合によつてはこのために電源電流Ｉ３，Ｉ４も大
きくすることができる。
（Ｒ１，Ｒ２）の雑音が，理想的な場合，半分だけの抵
抗器の雑音に等しいので，本来的に低雑音である。補償
回路に起因した付加的雑音を防止するために，図４に示
す回路を設けることができる。この場合，評価回路５の
負荷抵抗器Ｒ１，Ｒ２が分割され，第２差動段３の出力
端子Ａ１，Ａ２（これは，補償電流を通すトランジスタ
Ｑ３，Ｑ４のコレクタである。）は分割抵抗器Ｒ３，Ｒ
４に接続されている。補償電流の作用は，次に，比Ｒ３
／（Ｒ１＋Ｒ３）だけ低減し，補償コンデンサＣＫの適
当に大きいキヤパシタンスによつて補償されねばならな
い。場合によつてはこのために電源電流Ｉ３，Ｉ４も大
きくすることができる。
【図１】フイルタ回路の基本回路図である。
【図２】フイルタ回路の実施例を示す
【図３】（ａ）〜（ｄ）は補償回路のさまざまな実施例
を示す。
を示す。
【図４】雑音成分を低減したフイルタ回路の別の実施例
を示す。
を示す。
【符号の説明】 １，３ 差動段 ２ バイポーラ共振回路 ４ 補償回路 ５ 評価回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハン・ブルクハルト ドイツ連邦共和国プアツフエンホーフエ ン・エンゲルベルト−フイツシエル−シ ユトラーセ34 (72)発明者 ヨハン・トラウプ ドイツ連邦共和国ラウインゲン・フイン ケンヴエーク７ (72)発明者 コンラート・ヒルシユ ドイツ連邦共和国フライジング・ヨーゼ フ−シヨイエルル−シユトラーセ41 (56)参考文献 特開 平１−221905（ＪＰ，Ａ) 特開 昭49−15340（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/04 H03H 9/54
Claims (16)
- 【請求項１】 直列共振で運転される共振器を有するフ
イルタ回路であつて：ａ）共振器（ＸＲ）のコンダクタ
ンス（ＬＲ）を有効成分（ＬＮ）と寄生成分（ＬＰ）と
に分割することができるバイポーラ共振回路（２）と， ｂ）２つの能動素子（Ｑ１，Ｑ２）を有し，該素子の接
地端子（Ｇ１，Ｇ２）がそれぞれ１つの電流源（Ｓ
Ｑ１，ＳＱ２）とバイポーラ共振回路（２）の１つの端
子とに接続されている，信号源（Ｓ）によつて駆動され
る第１差動段（１）と， ｃ）２つの端子を有し，共振器コンダクタンス（ＬＲ）
の寄生成分（ＬＰ）を複製する補償回路（４）と， ｄ）２つの能動素子（Ｑ３，Ｑ４）を有し，該素子の接
地端子（Ｇ３，Ｇ４）がそれぞれ１つの電流源（Ｓ
Ｑ３，ＳＱ４）と補償回路（４）の１つの端子とに接続
されている，信号源（Ｓ）によつて駆動され，第１差動
段（１）と同様の第２差動段（３）と， ｅ）両差動段（１，３）の相互に交換された２つの出力
端子（Ａ１，Ａ２）に接続された評価回路（５）とから
なるフイルタ回路。 - 【請求項２】 バイポーラ共振回路（２）が圧電共振器
（ＸＲ）を有することを特徴とする，請求項１に記載の
フイルタ回路。 - 【請求項３】 バイポーラ共振回路（２）が少なくとも
１つの直列抵折器（ＲＶ１，ＲＶ２）を有し，直列抵抗
器（ＲＶ１，ＲＶ２）が片側又は両側で圧電共振器（Ｘ
Ｒ）と接続されていることを特徴とする，請求項２に記
載のフイルタ回路。 - 【請求項４】 補償回路（４）がコンデンサ（ＣＫ）又
はコンデンサ回路を有することを特徴とする，請求項１
ないし３の１つに記載のフイルタ回路。 - 【請求項５】 補償回路（４）が少なくとも１つの直列
抵抗器（ＲＶ３，ＲＶ４）を有し，直列抵抗器
（ＲＶ３，ＲＶ４）が片側又は両側で補償コンデンサ
（ＣＫ）又はコンデンサ回路と接続されていることを特
徴とする，請求項４に記載のフイルタ回路。 - 【請求項６】 コンデンサ回路が，基板成分（ＣＳ１，
ＣＳ２）を有する２つの集積コンデンサ（ＣＫ１，Ｃ
Ｋ２）の逆並列回路として構成されていることを特徴と
する，請求項４又は５に記載のフイルタ回路。 - 【請求項７】 コンデンサ回路が，基板成分（ＣＳ１，
ＣＳ２）を有する２つの集積コンデンサ（ＣＫ１，Ｃ
Ｋ２）の直列回路として構成されており，両コンデンサ
（ＣＫ１，ＣＫ２）の接合点は，基板成分（ＣＳ１，Ｃ
Ｓ２）を並列に接続し，かつ基準電位と接続しておくこ
とができることを特徴とする，請求項４又は５に記載の
フイルタ回路。 - 【請求項８】 コンデンサ回路が，キヤパシタンスを異
にする複数の単体コンデンサ（ＣＫ０，ＣＫ１，
ＣＫｎ）を有し，個々のコンデンサ（ＣＫ０，ＣＫ１，
ＣＫｎ）が電子スイツチを介して入切されることを特徴
とする，請求項４又は５に記載のフイルタ回路。 - 【請求項９】 評価回路（５）が抵抗器（Ｒ１，Ｒ２）
によつて実現されていることを特徴とする，請求項１な
いし８の１つに記載のフイルタ回路。 - 【請求項１０】 評価回路（５）が２つの別の抵抗器
（Ｒ３，Ｒ４）を有し，そのうちそれぞれ１つが２つの
第１抵抗器（Ｒ１，Ｒ２）と直列に接続されており，抵
抗器（Ｒ１，Ｒ３又はＲ２，Ｒ４）の接合点がそれぞれ
第２差動段（３）の出力端子（Ａ１又はＡ２）と接続さ
れていることを特徴とする，請求項９に記載のフイルタ
回路。 - 【請求項１１】 評価回路（５）がカレントミラー回路
によつて実現されていることを特徴とする，請求項１な
いし８の１つに記載のフイルタ回路。 - 【請求項１２】 フイルタ回路の帯域幅が電流源（ＳＱ
１，ＳＱ２，ＳＱ３，ＳＱ４）の電源電流（Ｉ１，
Ｉ２，Ｉ３，Ｉ４）の選択を介して調整可能であること
を特徴とする，請求項１ないし１１の１つに記載のフイ
ルタ回路。 - 【請求項１３】 フイルタ回路の補償効果が電流源（Ｓ
Ｑ３，ＳＱ４）の電源電流（Ｉ３，Ｉ４）の選択を介し
て調整可能であることを特徴とする，請求項１ないし１
２の１つに記載のフイルタ回路。 - 【請求項１４】 少なくとも２つのフイルタ回路が，２
つの信号源と，出力側で並列に接続されており，信号路
が電流源（ＳＱ１，ＳＱ２，ＳＱ３，ＳＱ４）の入切に
よつて切換可能であることを特徴とする，請求項１ない
し１３の１つに記載のフイルタ回路。 - 【請求項１５】 両差動段（１，３）の能動素子
（Ｑ１，Ｑ２，Ｑ３，Ｑ４）がバイポーラトランジスタ
として構成されており，トランジスタのベース（Ｑ１，
Ｑ３又はＱ２，Ｑ４）が両差動段（１，３）の２つの入
力端子（Ｅ１又はＥ２）を形成し，トランジスタのコレ
クタ（Ｑ１，Ｑ４又はＱ２，Ｑ３）が両差動段（１，
３）の２つの出力端子（Ａ１又はＡ２）を形成し，トラ
ンジスタのエミツタ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）が両差
動段（１，３）の接地端子（Ｇ１，Ｇ２，Ｇ３，Ｇ４）
を形成することを特徴とする，請求項１ないし１４の１
つに記載のフイルタ回路。 - 【請求項１６】 両差動段（１，３）の能動素子
（Ｑ１，Ｑ２，Ｑ３，Ｑ４）が電界効果トランジスタと
して構成されており，トランジスタのゲート（Ｑ１，Ｑ
３又はＱ２，Ｑ４）が両差動段（１，３）の２つの入力
端子（Ｅ１又はＥ２）を形成し，トランジスタのドレイ
ン（Ｑ１，Ｑ４又はＱ２，Ｑ３）が両差動段（１，３）
の２つの出力端子（Ａ１又はＡ２）を形成し，トランジ
スタのソース（Ｑ１，Ｑ２，Ｑ３，Ｑ４）が両差動段
（１，３）の接地端子（Ｇ１，Ｇ２，Ｇ３，Ｇ４）を形
成することを特徴とする，請求項１ないし１４の１つに
記載のフイルタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4306511A DE4306511C2 (de) | 1993-03-03 | 1993-03-03 | Filterschaltung mit einem in Serienresonanz betriebenen Resonator |
| DE4306511.2 | 1993-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077373A JPH077373A (ja) | 1995-01-10 |
| JP3116318B2 true JP3116318B2 (ja) | 2000-12-11 |
Family
ID=6481761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06068875A Expired - Fee Related JP3116318B2 (ja) | 1993-03-03 | 1994-03-02 | 直列共振で運転される共振器を有するフイルタ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5530391A (ja) |
| EP (1) | EP0614273B1 (ja) |
| JP (1) | JP3116318B2 (ja) |
| DE (2) | DE4306511C2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19602125C2 (de) * | 1996-01-22 | 1998-03-12 | Siemens Ag | Schaltungssimulationsverfahren zur rechnergestützten Bestimmung des Einschwingverhaltens einer Quarzresonatorschaltung |
| US6489838B1 (en) * | 1998-04-17 | 2002-12-03 | Advanced Micro Devices, Inc. | Apparatus and method for equalizing received network signals using a single zero high-pass filter having selectable impedance |
| US6748022B1 (en) * | 1999-07-06 | 2004-06-08 | Harold R. Walker | Single sideband suppressed carrier digital communications method and system |
| JP2003152503A (ja) * | 2001-11-13 | 2003-05-23 | General Res Of Electronics Inc | 全域通過フィルタ |
| US7131033B1 (en) | 2002-06-21 | 2006-10-31 | Cypress Semiconductor Corp. | Substrate configurable JTAG ID scheme |
| US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
| CN108574537A (zh) * | 2018-07-19 | 2018-09-25 | 苏州市高事达信息科技股份有限公司 | 一种光接收机的电调式均衡控制电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE141740C (ja) * | ||||
| DD141740A1 (de) * | 1979-02-19 | 1980-05-14 | Joachim Gensel | Aktives filter mit elektromechanischen oder piezoelektrischen schwingern |
| CA1153076A (en) * | 1979-12-10 | 1983-08-30 | General Electric Company | Resonator coupled differential amplifier |
| DE3516810A1 (de) * | 1985-05-10 | 1986-11-13 | Junghans Uhren GmbH, 7230 Schramberg | Empfaenger fuer amplitudengetastete zeitzeichensignale |
| US4748420A (en) * | 1987-10-19 | 1988-05-31 | Tektronix, Inc. | Quadcomp amplifier |
| FR2640815B1 (fr) * | 1988-12-19 | 1991-04-05 | Metravib Sa | Procede et dispositif de conditionnement d'un element piezoelectrique pour en modifier les proprietes mecaniques |
| DE4306512C2 (de) * | 1993-03-03 | 1995-04-27 | Telefunken Microelectron | Filterschaltung mit einem in Serienresonanz betriebenen Resonator |
-
1993
- 1993-03-03 DE DE4306511A patent/DE4306511C2/de not_active Expired - Fee Related
-
1994
- 1994-02-02 EP EP94101513A patent/EP0614273B1/de not_active Expired - Lifetime
- 1994-02-02 DE DE59402412T patent/DE59402412D1/de not_active Expired - Lifetime
- 1994-03-02 JP JP06068875A patent/JP3116318B2/ja not_active Expired - Fee Related
- 1994-03-02 US US08/204,492 patent/US5530391A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5530391A (en) | 1996-06-25 |
| DE4306511A1 (de) | 1994-09-08 |
| EP0614273A1 (de) | 1994-09-07 |
| EP0614273B1 (de) | 1997-04-16 |
| JPH077373A (ja) | 1995-01-10 |
| DE4306511C2 (de) | 1995-04-27 |
| DE59402412D1 (de) | 1997-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030926A (en) | Voltage controlled balanced crystal oscillator circuit | |
| US7724101B2 (en) | Crystal oscillator circuit with amplitude control | |
| KR100772747B1 (ko) | 집적회로제조를위한넓은주파수범위및낮은잡음의전압제어발진기 | |
| KR100450252B1 (ko) | 발진회로및발진방법 | |
| US5949295A (en) | Integratable tunable resonant circuit for use in filters and oscillators | |
| JP3116318B2 (ja) | 直列共振で運転される共振器を有するフイルタ回路 | |
| JPH04501792A (ja) | 温度安定性発振器 | |
| JPH07226626A (ja) | 同期ビデオ検出器用制御発振器 | |
| KR920009457B1 (ko) | 발진기 | |
| US6111473A (en) | Integrated circuit comprising an oscillator | |
| US6812801B2 (en) | Crystal oscillator circuit having capacitors for governing the resonant circuit | |
| US20060181361A1 (en) | Accurate untrimmed crystal oscillator | |
| KR100399585B1 (ko) | 상보성 트랜지스터를 이용한 전압 제어 발진기 | |
| GB2408401A (en) | Improved coupling in a linearised varactor circuit | |
| US5444422A (en) | Low phase noise high frequency integrated oscillator with minimum pins | |
| JP4346948B2 (ja) | 周波数切替水晶発振器 | |
| JP2753031B2 (ja) | 発振回路 | |
| JP4062058B2 (ja) | 発振器の周波数調整回路 | |
| JP3961238B2 (ja) | 周波数切替水晶発振器 | |
| JP2721213B2 (ja) | 発振器 | |
| JP2639808B2 (ja) | アクテイブフイルタ | |
| JPS63232509A (ja) | 同調増幅器 | |
| JP2002344286A (ja) | フィルタ回路 | |
| JP2002100929A (ja) | 発振器 | |
| JP2002026660A (ja) | 電圧制御水晶発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |