JP2639808B2 - アクテイブフイルタ - Google Patents
アクテイブフイルタInfo
- Publication number
- JP2639808B2 JP2639808B2 JP62154820A JP15482087A JP2639808B2 JP 2639808 B2 JP2639808 B2 JP 2639808B2 JP 62154820 A JP62154820 A JP 62154820A JP 15482087 A JP15482087 A JP 15482087A JP 2639808 B2 JP2639808 B2 JP 2639808B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- cutoff
- field effect
- transistor
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブフィルタに関し、特に、高域遮
断周波数が高くかつ高域特性の調整が可能で高域遮断特
性の急峻なアクティブフィルタに関する。
断周波数が高くかつ高域特性の調整が可能で高域遮断特
性の急峻なアクティブフィルタに関する。
第10図は従来のアクティブフィルタとして演算増幅器
を用いた低域通過フィルタの一例を示す回路図である。
この従来例は演算増幅器OA、抵抗器R1、R2およびR3を含
んでいる。図においてINは入力端子、OUTは出力端子、V
1およびV2は電源端子である。この回路の利得Ｇは抵抗
器R1の抵抗値をR1、抵抗器R2の抵抗値をR2とすると、Ｇ
＝−R2/R1で与えられる。
を用いた低域通過フィルタの一例を示す回路図である。
この従来例は演算増幅器OA、抵抗器R1、R2およびR3を含
んでいる。図においてINは入力端子、OUTは出力端子、V
1およびV2は電源端子である。この回路の利得Ｇは抵抗
器R1の抵抗値をR1、抵抗器R2の抵抗値をR2とすると、Ｇ
＝−R2/R1で与えられる。
しかし、演算増幅器は高周波遮断周波数が、例えば第
11図に一例を示すように十分には高くないので、現在要
求されているGHz帯域への適用ができない欠点があっ
た。
11図に一例を示すように十分には高くないので、現在要
求されているGHz帯域への適用ができない欠点があっ
た。
一方、インダクタとコンデンサの受動素子を組合せた
フィルタでは、高周波領域へ適用しようとする場合、非
常に小さな値のインダクタ、コンデンサが要求され、実
装等により生ずる寄生インダクタンス、浮遊容量などの
影響を受やすくなり、高域遮断周波数が高く、かつ急峻
な特性を実現することが困難になってくる。また急峻な
遮断特性を得るため高次のフィルタを製作した場合、設
計値に近い特性を得るための調整が非常に複雑となる欠
点があった。
フィルタでは、高周波領域へ適用しようとする場合、非
常に小さな値のインダクタ、コンデンサが要求され、実
装等により生ずる寄生インダクタンス、浮遊容量などの
影響を受やすくなり、高域遮断周波数が高く、かつ急峻
な特性を実現することが困難になってくる。また急峻な
遮断特性を得るため高次のフィルタを製作した場合、設
計値に近い特性を得るための調整が非常に複雑となる欠
点があった。
本発明の目的は、上記の欠点を除去することにより、
高域遮断周波数が高く容易に急峻な高域遮断特性を得る
ことができるアクティブフィルタを提供することにあ
る。
高域遮断周波数が高く容易に急峻な高域遮断特性を得る
ことができるアクティブフィルタを提供することにあ
る。
本発明は、制御電極が第一の抵抗器を介して第一の電
源端子に接続されかつコンデンサを介して入力端子に接
続され、入力電極が接地され、出力電極が第二の抵抗器
を介して第二の電極端子に接続されかつコンデンサを介
して出力端子に接続されたトランジスタを含む基本回路
を少なくとも二つ備え、この基本回路の入力および出力
はそれぞれ共通接続され、少なくとも一つの基本回路に
含まれるトランジスタは他の基本回路に含まれるトラン
ジスタとは異なる遮断周波数を有することを特徴とす
る。
源端子に接続されかつコンデンサを介して入力端子に接
続され、入力電極が接地され、出力電極が第二の抵抗器
を介して第二の電極端子に接続されかつコンデンサを介
して出力端子に接続されたトランジスタを含む基本回路
を少なくとも二つ備え、この基本回路の入力および出力
はそれぞれ共通接続され、少なくとも一つの基本回路に
含まれるトランジスタは他の基本回路に含まれるトラン
ジスタとは異なる遮断周波数を有することを特徴とす
る。
例えば、GaAs形の電界効果トランジスタ（FET）ある
いは超高周波バイポーラトランジスタは、その遮断周波
数はGHz領域にある。
いは超高周波バイポーラトランジスタは、その遮断周波
数はGHz領域にある。
従って、能動素子として、従来の演算増幅器の代わり
に高遮断周波数特性を有する電界効果トランジスタある
いはバイポーラトランジスタを用いることにより、高域
遮断周波数が高くかつ急峻な高域遮断特性を有するアク
ティブフィルタを実現することが可能となる。
に高遮断周波数特性を有する電界効果トランジスタある
いはバイポーラトランジスタを用いることにより、高域
遮断周波数が高くかつ急峻な高域遮断特性を有するアク
ティブフィルタを実現することが可能となる。
さらに、トランジスタのバイアスを変えることにより
高域遮断特性の調整を簡単に行うことが可能となる。
高域遮断特性の調整を簡単に行うことが可能となる。
なお、実用的なアクティブフィルタは、基本回路を１
個あるいは複数個段間結合コンデンサを介して並列接続
されたものを単位フィルタとして、この単位フィルタを
１個あるいは複数個接続して構成される。この場合上記
単位フィルタを構成する少なくとも一つのトランジスタ
は異なる遮断周波数を有し、それらの制御電極バイアス
を調節し、その遮断周波数を変化させることにより、フ
ィルタの高域遮断特性を急峻にすることができる。
個あるいは複数個段間結合コンデンサを介して並列接続
されたものを単位フィルタとして、この単位フィルタを
１個あるいは複数個接続して構成される。この場合上記
単位フィルタを構成する少なくとも一つのトランジスタ
は異なる遮断周波数を有し、それらの制御電極バイアス
を調節し、その遮断周波数を変化させることにより、フ
ィルタの高域遮断特性を急峻にすることができる。
ここで異なる遮断周波数は２倍以上異なることが望ま
しい。
しい。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一実施例を示す回路図、第２図は
本発明の第二実施例を示す回路図である。
本発明の第二実施例を示す回路図である。
本第一実施例は、制御電極としてのゲートが第一の抵
抗器３を介して第一の電源端子４と、コンデンサ２を介
して入力端子１とにそれぞれ接続され、入力電極として
のソースが接地され、出力電極としてのドレインが第二
の抵抗器６を介して第二の電源端子５に接続されたGaAs
形の電界効果トランジスタ７と、ゲートが抵抗器14を介
して第三の電源端子15と、コンデンサ13を介して入力端
子１とにそれぞれ接続され、ソースが接地され、ドレイ
ンが抵抗器８を介して第二の電源端子５に接続されたGa
As形の電界効果トランジスタ11とを含み、電界効果トラ
ンジスタ７および11のドレインはそれぞれコンデンサ９
および10を介して出力端子12に接続される。すなわち本
第一実施例は基本回路二つを段間結合用のコンデンサを
介して並列に接続し単位フィルタを構成したものであ
る。
抗器３を介して第一の電源端子４と、コンデンサ２を介
して入力端子１とにそれぞれ接続され、入力電極として
のソースが接地され、出力電極としてのドレインが第二
の抵抗器６を介して第二の電源端子５に接続されたGaAs
形の電界効果トランジスタ７と、ゲートが抵抗器14を介
して第三の電源端子15と、コンデンサ13を介して入力端
子１とにそれぞれ接続され、ソースが接地され、ドレイ
ンが抵抗器８を介して第二の電源端子５に接続されたGa
As形の電界効果トランジスタ11とを含み、電界効果トラ
ンジスタ７および11のドレインはそれぞれコンデンサ９
および10を介して出力端子12に接続される。すなわち本
第一実施例は基本回路二つを段間結合用のコンデンサを
介して並列に接続し単位フィルタを構成したものであ
る。
第２図の第二実施例は、この第一実施例の回路に対
し、さらにGaAS形の電界効果トランジスタ18と、抵抗器
16および20と、コンデンサ19とを含む基本回路を段間結
合用のコンデンサ17を介して並列接続し、三段構成とし
たものである。
し、さらにGaAS形の電界効果トランジスタ18と、抵抗器
16および20と、コンデンサ19とを含む基本回路を段間結
合用のコンデンサ17を介して並列接続し、三段構成とし
たものである。
本発明の特徴は、第１図および第２図において、アク
ティブ素子として、電界効果トランジスタを用い、その
ゲートバイアスを変化させることができるように、ゲー
トをそれぞれ別個の電源端子に接続したことにある。
ティブ素子として、電界効果トランジスタを用い、その
ゲートバイアスを変化させることができるように、ゲー
トをそれぞれ別個の電源端子に接続したことにある。
次に、これら実施例の動作を主として第一実施例につ
いて説明する。
いて説明する。
トランジスタの遮断周波数は、第３図のGaAs形の電界
効果トランジスタの例に示すように、ゲート・ソース間
電圧VGSに依存して変化する。これを利用し、さらに遮
断周波数の異なる電界効果トランジスタを用いて、それ
ぞれのゲート・ソース間電圧VGSを電源端子４または15
の電圧により調整することによりさらに高周波特性を大
きく変化させることができる。
効果トランジスタの例に示すように、ゲート・ソース間
電圧VGSに依存して変化する。これを利用し、さらに遮
断周波数の異なる電界効果トランジスタを用いて、それ
ぞれのゲート・ソース間電圧VGSを電源端子４または15
の電圧により調整することによりさらに高周波特性を大
きく変化させることができる。
第４図に本第一実施例の周波数特性の計算例を示す。
遮断周波数の低い方の電界効果トランジスタをピンチオ
フさせ、他方の電界効果トランジスタのゲート電圧を調
整したときの周波数特性を１点鎖線で、遮断周波数の高
い方の電界効果トランジスタをピンチオフさせ、他方の
電界効果トランジスタのゲート電圧を調整したときの周
波数特性を実線で示す。第４図のＢ点からＡ点の間の周
波数領域では主として、遮断周波数の低い方の電界効果
トランジスタのゲート電圧を調整して、遮断特性と利得
のトレードオフにより最適なゲート電圧を決定すること
ができる。同様に、Ａ点よりも高い周波数領域では、主
として遮断周波数の高い方の電界効果トランジスタのゲ
ート電圧を調整して最適なゲート電圧を決定することが
できる。また両方の電界効果トランジスタのゲート電圧
を調整することにより、第４図の点線に示すように、Ａ
点とＢ点の間に遮断領域をつくることも可能である。
遮断周波数の低い方の電界効果トランジスタをピンチオ
フさせ、他方の電界効果トランジスタのゲート電圧を調
整したときの周波数特性を１点鎖線で、遮断周波数の高
い方の電界効果トランジスタをピンチオフさせ、他方の
電界効果トランジスタのゲート電圧を調整したときの周
波数特性を実線で示す。第４図のＢ点からＡ点の間の周
波数領域では主として、遮断周波数の低い方の電界効果
トランジスタのゲート電圧を調整して、遮断特性と利得
のトレードオフにより最適なゲート電圧を決定すること
ができる。同様に、Ａ点よりも高い周波数領域では、主
として遮断周波数の高い方の電界効果トランジスタのゲ
ート電圧を調整して最適なゲート電圧を決定することが
できる。また両方の電界効果トランジスタのゲート電圧
を調整することにより、第４図の点線に示すように、Ａ
点とＢ点の間に遮断領域をつくることも可能である。
第５図に１段および２段に従続接続したフィルタの特
性例を示す。点線は１段フィルタを、実線は２段フィル
タの周波数特性である。このように従続接続することに
よりより急峻な遮断特性を実現できる。
性例を示す。点線は１段フィルタを、実線は２段フィル
タの周波数特性である。このように従続接続することに
よりより急峻な遮断特性を実現できる。
第６図は本発明の第三実施例を示す回路図である。本
第三実施例は、第１図の第一実施例の回路において、電
界効果トラジスタ７および11を高遮断周波数を有するNP
N形のバイポーラトランジスタ37および41に変たもので
ある。なおここで、バイポーラトンジスタの制御電極は
ベース、入力電極はエミッタ、出力電極はコレクタであ
る。第６図において、31は入力端子、32、39、40および
43はコンデンサ、33、36、38および44は抵抗器、34、35
および45は電源端子、42は出力端子である。
第三実施例は、第１図の第一実施例の回路において、電
界効果トラジスタ７および11を高遮断周波数を有するNP
N形のバイポーラトランジスタ37および41に変たもので
ある。なおここで、バイポーラトンジスタの制御電極は
ベース、入力電極はエミッタ、出力電極はコレクタであ
る。第６図において、31は入力端子、32、39、40および
43はコンデンサ、33、36、38および44は抵抗器、34、35
および45は電源端子、42は出力端子である。
本第三実施例の動作は上記の第一実施例と同様であ
る。第７図は基本回路一つによる１段単位フィルタの周
波数特性図で、ベース電流IBにより遮断周波数が変化す
るので、上記の電界効果トランジスタの場合と同様にア
クティブフィルタを実現することができる。
る。第７図は基本回路一つによる１段単位フィルタの周
波数特性図で、ベース電流IBにより遮断周波数が変化す
るので、上記の電界効果トランジスタの場合と同様にア
クティブフィルタを実現することができる。
なお、上記の実施例において、電源の極性を反転する
ことにより、電界効果トランジスタにおいてはＮチャン
ネル形およびＰチャンネル形の双方を、バイポーラトラ
ンジスタについてはNPN形およびPNP形を用いることがで
きる。
ことにより、電界効果トランジスタにおいてはＮチャン
ネル形およびＰチャンネル形の双方を、バイポーラトラ
ンジスタについてはNPN形およびPNP形を用いることがで
きる。
第８図は本発明の第四実施例を示すブロック構成図で
ある。本第四実施例は、本発明によるアクティブフィル
タと誘電体共振器を組合せてタイミング抽出回路を構成
したものである。第８図において、51は等化波形入力端
子、52は誘電体共振器、53は本発明によるアクティブフ
ィルタ、54は同調形増幅器、55はリミッタ増幅器および
56はタイミング出力端子である。
ある。本第四実施例は、本発明によるアクティブフィル
タと誘電体共振器を組合せてタイミング抽出回路を構成
したものである。第８図において、51は等化波形入力端
子、52は誘電体共振器、53は本発明によるアクティブフ
ィルタ、54は同調形増幅器、55はリミッタ増幅器および
56はタイミング出力端子である。
誘電体共振器は、従来タイミング抽出回路に用られて
いる表面弾性波（SAW）フィルタよりも高い共振周波数
が実現されているが、誘電体ブロック内の複数の共振ユ
ニットの高調波成分が共振周波数の約1.4倍以上の周波
数から現れ、無視できないほど大きいため、これを取り
除く必要がある。本第四実施例はこのために本発明によ
るアクティブフィルタ53を誘電体共振器52の出力に接続
したものである。
いる表面弾性波（SAW）フィルタよりも高い共振周波数
が実現されているが、誘電体ブロック内の複数の共振ユ
ニットの高調波成分が共振周波数の約1.4倍以上の周波
数から現れ、無視できないほど大きいため、これを取り
除く必要がある。本第四実施例はこのために本発明によ
るアクティブフィルタ53を誘電体共振器52の出力に接続
したものである。
第９図に高調波成分を抑圧した実測例を示す。点線は
誘電体共振器52のみの特性、実線は誘電体共振器と第４
図Ｂ点の特性を有する４段のアクティブフィルタを組合
せた特性である。このようにアクティブフィルタの電界
効果トランジスタのゲート電圧を調整し、要求される遮
断特性に応じて１段フィルタを従続接続することにより
共振周波数での挿入損失がほとんどなく、かつ十分な高
調波抑圧効果を得ることができる。それぞれの電界効果
トランジスタの遮断周波数を選び、ゲート電圧をそれぞ
れ調整することにより、広範囲な周波数領域でのタイミ
ング抽出に適用が可能である。
誘電体共振器52のみの特性、実線は誘電体共振器と第４
図Ｂ点の特性を有する４段のアクティブフィルタを組合
せた特性である。このようにアクティブフィルタの電界
効果トランジスタのゲート電圧を調整し、要求される遮
断特性に応じて１段フィルタを従続接続することにより
共振周波数での挿入損失がほとんどなく、かつ十分な高
調波抑圧効果を得ることができる。それぞれの電界効果
トランジスタの遮断周波数を選び、ゲート電圧をそれぞ
れ調整することにより、広範囲な周波数領域でのタイミ
ング抽出に適用が可能である。
すなわち、本発明のアクティブフィルタを高速デジタ
ル中継器のタイミング抽出回路として用いれば、誘電体
共振器の共振周波数および高調波抑圧比、挿入損失等の
要求条件に応じてトランジスタの遮断周波数の選択、ゲ
ート電圧またはベース電圧の調整、回路の多段化によ
り、広範囲にわたり常にジッタの少ないタイミング抽出
が実現できる。
ル中継器のタイミング抽出回路として用いれば、誘電体
共振器の共振周波数および高調波抑圧比、挿入損失等の
要求条件に応じてトランジスタの遮断周波数の選択、ゲ
ート電圧またはベース電圧の調整、回路の多段化によ
り、広範囲にわたり常にジッタの少ないタイミング抽出
が実現できる。
以上、説明したように、本発明は、活性素子として高
遮断周波数を有する電界効果トランジスタあるいはバイ
ポーラトランジスタを用いることにより、高い高域遮断
特性が得られ、さらにトランジスタのバイアス電源によ
り容易に高域特性を調整できる効果がある。また、１段
の単位フィルタを従続接続することにより容易に急峻な
高域遮断特性が得られる効果がある。
遮断周波数を有する電界効果トランジスタあるいはバイ
ポーラトランジスタを用いることにより、高い高域遮断
特性が得られ、さらにトランジスタのバイアス電源によ
り容易に高域特性を調整できる効果がある。また、１段
の単位フィルタを従続接続することにより容易に急峻な
高域遮断特性が得られる効果がある。
第１図は本発明の第一実施例を示す回路図。 第２図は本発明の第二実施例を示す回路図。 第３図はGaAs形電界効果トランジスタの周波数特性図。 第４図は第一実施例の周波数特性図。 第５図は第一実施例の周波数特性図。 第６図は本発明の第三実施例を示す回路図。 第７図は第三実施例の周波数特性図。 第８図は本発明の第四実施例を示すブロック構成図。 第９図は第四実施例の周波数特性図。 第10図は従来例を示す回路図。 第11図は従来例の周波数特性図。 １、31……入力端子、２、９、10、13、17、19、32、3
9、40、43……コンデンサ、３、６、８、14、16、20、3
3、36、38、44……抵抗器、４、５、15、21、34、35、4
5……電源端子、７、11、18……電界効果トランジス
タ、12、42……出力端子、37、41……バイポーラトラン
ジスタ、51……等化波形入力端子、52……誘電体共振
器、53……アクティブフィルタ、54……同調形増幅器、
55……リミッタ増幅器、56……タイミング出力端子、
Ａ、Ｂ……点、IN……入力端子、OA……演算増幅器、OU
T……出力端子、R1、R2、R3……抵抗器、V1、V2……電
源端子。
9、40、43……コンデンサ、３、６、８、14、16、20、3
3、36、38、44……抵抗器、４、５、15、21、34、35、4
5……電源端子、７、11、18……電界効果トランジス
タ、12、42……出力端子、37、41……バイポーラトラン
ジスタ、51……等化波形入力端子、52……誘電体共振
器、53……アクティブフィルタ、54……同調形増幅器、
55……リミッタ増幅器、56……タイミング出力端子、
Ａ、Ｂ……点、IN……入力端子、OA……演算増幅器、OU
T……出力端子、R1、R2、R3……抵抗器、V1、V2……電
源端子。
Claims (1)
- 【請求項１】制御電極が第一の抵抗器を介して第一の電
源端子に接続されかつコンデンサを介して入力端子に接
続され、入力電極が接地され、出力電極が第二の抵抗器
を介して第二の電源端子に接続されかつコンデンサを介
して出力端子に接続されたトランジスタを含む基本回路
を少なくとも二つ備え、 この基本回路の入力端子および出力端子はそれぞれ共通
接続され、 少なくとも一つの基本回路に含まれるトランジスタは他
の基本回路に含まれるトランジスタとは異なる遮断周波
数を有する ことを特徴とするアクティブフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62154820A JP2639808B2 (ja) | 1987-06-22 | 1987-06-22 | アクテイブフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62154820A JP2639808B2 (ja) | 1987-06-22 | 1987-06-22 | アクテイブフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63318809A JPS63318809A (ja) | 1988-12-27 |
| JP2639808B2 true JP2639808B2 (ja) | 1997-08-13 |
Family
ID=15592588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62154820A Expired - Fee Related JP2639808B2 (ja) | 1987-06-22 | 1987-06-22 | アクテイブフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2639808B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307427B1 (en) | 1998-08-06 | 2001-10-23 | Fujitsu Limited | Filter characteristic regulating apparatus and regulating method therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544422Y2 (ja) * | 1975-02-20 | 1980-10-18 | ||
| JPS5544423Y2 (ja) * | 1975-04-10 | 1980-10-18 |
-
1987
- 1987-06-22 JP JP62154820A patent/JP2639808B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63318809A (ja) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563545A (en) | Low cost monolithic GaAs upconverter chip | |
| JP3080723B2 (ja) | フィルタ回路及びフィルタ集積回路 | |
| EP0370725B1 (en) | Amplifier circuit using feedback load | |
| KR20040048988A (ko) | 연산 증폭기 및 연산 증폭기 회로 | |
| US5345190A (en) | Modular low voltage filter with common mode feedback | |
| JP2001237672A (ja) | 能動インダクタ | |
| US6069522A (en) | Circuitry and method for providing boost and asymmetry in a continuous-time filter | |
| EP0657071A1 (de) | Monolithisch integrierbarer, abstimmbarer resonanzkreis und daraus gebildete schaltungsanordnungen | |
| EP0810723B1 (en) | BICMOS transconductor differential stage for high-frequency filters | |
| GB2329537A (en) | Integrated low-pass filter | |
| EP1754308B1 (en) | Q enhancement circuit and method | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| US5760641A (en) | Controllable filter arrangement | |
| EP1689082B1 (en) | A low noise lowpass filter | |
| JP2639808B2 (ja) | アクテイブフイルタ | |
| US9252744B2 (en) | Low-noise electronic circuit simulating the behavior of an inductance | |
| JP3024714B2 (ja) | リミッタ増幅器 | |
| JPH06104781A (ja) | 中間周波増幅回路を備えた受信機 | |
| JP3885874B2 (ja) | 等価インダクタ回路を用いたフィルタ回路 | |
| US20020008590A1 (en) | Quadrature HF oscillator with isolating amplifier | |
| JPS5830787B2 (ja) | 信号処理回路 | |
| JP3300321B2 (ja) | 低域通過フィルタ回路 | |
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| Shoaei et al. | A wide-range tunable 25 MHz-110 MHz BiCMOS continuous-time filter | |
| SU1469543A1 (ru) | Двухтактный усилитель мощности |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |