JP2001237672A - 能動インダクタ - Google Patents
能動インダクタInfo
- Publication number
- JP2001237672A JP2001237672A JP2000042949A JP2000042949A JP2001237672A JP 2001237672 A JP2001237672 A JP 2001237672A JP 2000042949 A JP2000042949 A JP 2000042949A JP 2000042949 A JP2000042949 A JP 2000042949A JP 2001237672 A JP2001237672 A JP 2001237672A
- Authority
- JP
- Japan
- Prior art keywords
- active inductor
- mosfet
- value
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 従来の能動インダクタより周波数応答が優
れ、小型化が可能な能動インダクタを提供する。 【解決手段】 相互コンダクタンスｇｍ１を有しソース
が接地されたＭＯＳＦＥＴと、一端が接地され他端がＭ
ＯＳＦＥＴのゲート及び相互コンダクタンスｇｍを有す
る電圧制御型定電流源に共通接続されたキャパシタンス
Ｃを有するキャパシタとを備え、前記ＭＯＳＦＥＴのド
レインを出力端子とし、出力端子と接地間の小信号出力
インピーダンスＺoの値が共振周波数ωに関してｊω
｛Ｃ／（ｇｍ１・ｇｍ）｝、インダクタンスＬeqの値が
｛Ｃ／（ｇｍ１・ｇｍ）｝として動作するよう構成され
る。
れ、小型化が可能な能動インダクタを提供する。 【解決手段】 相互コンダクタンスｇｍ１を有しソース
が接地されたＭＯＳＦＥＴと、一端が接地され他端がＭ
ＯＳＦＥＴのゲート及び相互コンダクタンスｇｍを有す
る電圧制御型定電流源に共通接続されたキャパシタンス
Ｃを有するキャパシタとを備え、前記ＭＯＳＦＥＴのド
レインを出力端子とし、出力端子と接地間の小信号出力
インピーダンスＺoの値が共振周波数ωに関してｊω
｛Ｃ／（ｇｍ１・ｇｍ）｝、インダクタンスＬeqの値が
｛Ｃ／（ｇｍ１・ｇｍ）｝として動作するよう構成され
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は能動インダクタに関
し、詳しくは、ＲＦ（無線周波数）集積回路、高周波Ｖ
ＣＯ等に適用され、ＭＯＳＦＥＴと１個のキャパシタと
で構成され、インダクタンスの値を電気的に制御できる
能動インダクタに関する。
し、詳しくは、ＲＦ（無線周波数）集積回路、高周波Ｖ
ＣＯ等に適用され、ＭＯＳＦＥＴと１個のキャパシタと
で構成され、インダクタンスの値を電気的に制御できる
能動インダクタに関する。
【０００２】
【従来の技術】一般に、インダクタは、金属の渦巻き構
造、ボンディングワイヤー等を用いた受動素子として構
成され、フィルタ、発振器、ＲＦ調整回路等に使用され
る。
造、ボンディングワイヤー等を用いた受動素子として構
成され、フィルタ、発振器、ＲＦ調整回路等に使用され
る。
【０００３】一方、インダクタンスの値を電気的に制御
できる能動インダクタとして、特開昭６３−２１９１５
０号公報（文献１）には、カスケード接続の２個のＦＥ
Ｔ（電界効果トランジスタ）とフィードバック抵抗を用
いて、インダクタンスの減少を抑制し、小型化が可能な
能動インダクタが記載されている。（この能動インダク
タは、IEEE Transactions on Microwave Theory and Te
chniques, Vol.37, no12, Dec. 1989 pp.1979〜1984に
も記載されている。）
できる能動インダクタとして、特開昭６３−２１９１５
０号公報（文献１）には、カスケード接続の２個のＦＥ
Ｔ（電界効果トランジスタ）とフィードバック抵抗を用
いて、インダクタンスの減少を抑制し、小型化が可能な
能動インダクタが記載されている。（この能動インダク
タは、IEEE Transactions on Microwave Theory and Te
chniques, Vol.37, no12, Dec. 1989 pp.1979〜1984に
も記載されている。）
【０００４】この文献１に記載の能動インダクタ（図示
しない）の出力インピーダンスＺoは、次式で表され
る。 Ｚo≒（１＋ｊω・Ｃgs・Ｒ）／ｇｍ ここで、ＣgsはＦＥＴのゲート-ソース間キャパシタン
ス、ｇｍはＦＥＴの相互コンダクタンス、Ｒはフィード
バック抵抗、ωは共振周波数を示す。この能動インダク
タは、ＦＥＴのゲート-ソース間キャパシタンスＣgs
が、インダクタンスを構成するために用いられている。
しない）の出力インピーダンスＺoは、次式で表され
る。 Ｚo≒（１＋ｊω・Ｃgs・Ｒ）／ｇｍ ここで、ＣgsはＦＥＴのゲート-ソース間キャパシタン
ス、ｇｍはＦＥＴの相互コンダクタンス、Ｒはフィード
バック抵抗、ωは共振周波数を示す。この能動インダク
タは、ＦＥＴのゲート-ソース間キャパシタンスＣgs
が、インダクタンスを構成するために用いられている。
【０００５】また、特開平２−２０５１０７号公報（文
献２）に記載の能動インダクタは、上記文献１の能動イ
ンダクタの変形例として、フィードバック抵抗Ｒの代わ
りにＦＥＴを用いて構成されている。この場合、Ｒ＝１
／ｇｍｆであり、ｇｍｆはフィードバックトランジスタ
の相互コンダクタンスである。
献２）に記載の能動インダクタは、上記文献１の能動イ
ンダクタの変形例として、フィードバック抵抗Ｒの代わ
りにＦＥＴを用いて構成されている。この場合、Ｒ＝１
／ｇｍｆであり、ｇｍｆはフィードバックトランジスタ
の相互コンダクタンスである。
【０００６】また、特開平８−１８１５７１号公報（文
献３）に記載の能動インダクタは、３個のＦＥＴと４個
のキャパシタＣを用いて構成されている。このキャパシ
タはＦＥＴを直流的に分離するためのものである。
献３）に記載の能動インダクタは、３個のＦＥＴと４個
のキャパシタＣを用いて構成されている。このキャパシ
タはＦＥＴを直流的に分離するためのものである。
【０００７】また、特開平８−２７４５８４号公報（文
献４）に記載の能動インダクタは、ソース接地のＦＥ
Ｔ、カスケード接続の２個のＦＥＴ、３個のキャパシタ
Ｃ、抵抗Ｒを用いて構成されている。
献４）に記載の能動インダクタは、ソース接地のＦＥ
Ｔ、カスケード接続の２個のＦＥＴ、３個のキャパシタ
Ｃ、抵抗Ｒを用いて構成されている。
【０００８】
【発明が解決しようとする課題】一般的に、能動インダ
クタの高周波動作の範囲は、等価インダクタと浮遊容量
の共振によって制限される。図７は能動インダクタの高
周波等価回路と出力インピーダンス特性を示す図であ
る。図７（ａ）は能動インダクタの高周波等価回路を示
し、図７（ｂ）は能動インダクタの周波数に対する出力
インピーダンス特性を示す。
クタの高周波動作の範囲は、等価インダクタと浮遊容量
の共振によって制限される。図７は能動インダクタの高
周波等価回路と出力インピーダンス特性を示す図であ
る。図７（ａ）は能動インダクタの高周波等価回路を示
し、図７（ｂ）は能動インダクタの周波数に対する出力
インピーダンス特性を示す。
【０００９】図７（ｂ）に示すように、出力インピーダ
ンス特性におけるピークＺoは、共振周波数ωoに対応
し、次式で示される。 ωo＝１／（Ｌeq・Ｃp）1/2 ここで、Ｌeqはインダクタンス、上記文献１の回路の浮
遊容量Ｃｐは、次式で表される。 Ｃp＝Ｃgs・（ω・Ｃgs／ｇｍ）1/2＋Ｃm ここで、Ｃmは設計に依存する寄生容量である。これら
の寄生容量はインダクタの周波数範囲を拡大するため
に、最小に抑える必要がある。
ンス特性におけるピークＺoは、共振周波数ωoに対応
し、次式で示される。 ωo＝１／（Ｌeq・Ｃp）1/2 ここで、Ｌeqはインダクタンス、上記文献１の回路の浮
遊容量Ｃｐは、次式で表される。 Ｃp＝Ｃgs・（ω・Ｃgs／ｇｍ）1/2＋Ｃm ここで、Ｃmは設計に依存する寄生容量である。これら
の寄生容量はインダクタの周波数範囲を拡大するため
に、最小に抑える必要がある。
【００１０】しかしながら、文献１〜２の回路構成の能
動インダクタは、インダクタンスの値がＦＥＴのゲート
-ソース間容量Ｃgsによって決められてしまうという問
題がある。また、文献３〜４に述べた回路構成の能動イ
ンダクタは、ＦＥＴを直流的に分離するためのキャパシ
タンスＣを追加する必要が生じる。このことは、能動イ
ンダクタを構成する回路を複雑にし、回路そのものが大
きくなってしまうという問題がある。
動インダクタは、インダクタンスの値がＦＥＴのゲート
-ソース間容量Ｃgsによって決められてしまうという問
題がある。また、文献３〜４に述べた回路構成の能動イ
ンダクタは、ＦＥＴを直流的に分離するためのキャパシ
タンスＣを追加する必要が生じる。このことは、能動イ
ンダクタを構成する回路を複雑にし、回路そのものが大
きくなってしまうという問題がある。
【００１１】本発明は以上の事情を考慮してなされたも
のであり、ＭＯＳＦＥＴと１個のキャパシタを用いて、
従来の能動インダクタより周波数応答が優れ、小型化が
可能な能動インダクタを提供する。
のであり、ＭＯＳＦＥＴと１個のキャパシタを用いて、
従来の能動インダクタより周波数応答が優れ、小型化が
可能な能動インダクタを提供する。
【００１２】
【課題を解決するための手段】本発明は、相互コンダク
タンスｇｍ１を有しソースが接地されたＭＯＳＦＥＴ
と、一端が接地され他端がＭＯＳＦＥＴのゲート及び相
互コンダクタンスｇｍを有する電圧制御型定電流源に共
通接続されたキャパシタンスＣを有するキャパシタとを
備え、前記ＭＯＳＦＥＴのドレインを出力端子とし、出
力端子と接地間の小信号出力インピーダンスＺoの値が
共振周波数ωに関してｊω｛Ｃ／（ｇｍ１・ｇｍ）｝、
インダクタンスＬeqの値が｛Ｃ／（ｇｍ１・ｇｍ）｝と
して動作することを特徴とする能動インダクタである。
本発明によれば、従来の能動インダクタより周波数応答
が優れ、小型化が可能な能動インダクタを提供すること
ができる。
タンスｇｍ１を有しソースが接地されたＭＯＳＦＥＴ
と、一端が接地され他端がＭＯＳＦＥＴのゲート及び相
互コンダクタンスｇｍを有する電圧制御型定電流源に共
通接続されたキャパシタンスＣを有するキャパシタとを
備え、前記ＭＯＳＦＥＴのドレインを出力端子とし、出
力端子と接地間の小信号出力インピーダンスＺoの値が
共振周波数ωに関してｊω｛Ｃ／（ｇｍ１・ｇｍ）｝、
インダクタンスＬeqの値が｛Ｃ／（ｇｍ１・ｇｍ）｝と
して動作することを特徴とする能動インダクタである。
本発明によれば、従来の能動インダクタより周波数応答
が優れ、小型化が可能な能動インダクタを提供すること
ができる。
【００１３】前記電圧制御型定電流源の相互コンダクタ
ンスｇｍの値を調整することにより前記インダクタンス
Ｌeqの値を電気的に変化させる構成にしてもよい。
ンスｇｍの値を調整することにより前記インダクタンス
Ｌeqの値を電気的に変化させる構成にしてもよい。
【００１４】前記ＭＯＳＦＥＴの相互コンダクタンスｇ
ｍ１の値を調整することにより前記インダクタンスＬeq
の値を電気的に変化させる構成にしてもよい。
ｍ１の値を調整することにより前記インダクタンスＬeq
の値を電気的に変化させる構成にしてもよい。
【００１５】前記電圧制御型定電流源はカスケード接続
されたＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとから構成さ
れ、前記ＮＭＯＳＦＥＴのドレインは一定電位に固定さ
れ、そのゲートは前記ＭＯＳＦＥＴのドレインに接続さ
れ、そのソースはＰＭＯＳＦＥＴのソースに接続され、
前記ＰＭＯＳＦＥＴのゲートは可変電位に接続され、そ
のドレインは前記ＭＯＳＦＥＴのゲートに接続された構
成にしてもよい。
されたＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとから構成さ
れ、前記ＮＭＯＳＦＥＴのドレインは一定電位に固定さ
れ、そのゲートは前記ＭＯＳＦＥＴのドレインに接続さ
れ、そのソースはＰＭＯＳＦＥＴのソースに接続され、
前記ＰＭＯＳＦＥＴのゲートは可変電位に接続され、そ
のドレインは前記ＭＯＳＦＥＴのゲートに接続された構
成にしてもよい。
【００１６】前記電圧制御型定電流源はＰＭＯＳＦＥＴ
から構成され、前記ＰＭＯＳＦＥＴのソースは前記ＭＯ
ＳＦＥＴのドレインに接続され、そのゲートは可変電位
に接続され、そのドレインは前記ＭＯＳＦＥＴのゲート
に接続された構成にしてもよい。
から構成され、前記ＰＭＯＳＦＥＴのソースは前記ＭＯ
ＳＦＥＴのドレインに接続され、そのゲートは可変電位
に接続され、そのドレインは前記ＭＯＳＦＥＴのゲート
に接続された構成にしてもよい。
【００１７】本発明によれば、各ソースが接地された２
個のＮＭＯＳＦＥＴと、ＤＣ電位が与えられるゲートを
共有する２個のＰＭＯＳＦＥＴと、両端が前記ＮＭＯＳ
ＦＥＴの各ゲートに接続された１個のキャパシタとを備
え、前記２個のＰＭＯＳＦＥＴの各ソースが前記２個の
ＮＭＯＳＦＥＴの各ドレインに接続され、前記２個のＮ
ＭＯＳＦＥＴの各ドレインを各出力端子としたことを特
徴とする能動インダクタが提供される。
個のＮＭＯＳＦＥＴと、ＤＣ電位が与えられるゲートを
共有する２個のＰＭＯＳＦＥＴと、両端が前記ＮＭＯＳ
ＦＥＴの各ゲートに接続された１個のキャパシタとを備
え、前記２個のＰＭＯＳＦＥＴの各ソースが前記２個の
ＮＭＯＳＦＥＴの各ドレインに接続され、前記２個のＮ
ＭＯＳＦＥＴの各ドレインを各出力端子としたことを特
徴とする能動インダクタが提供される。
【００１８】前記２個のＰＭＯＳＦＥＴの相互コンダク
タンスの値を調整することによりインダクタンスの値を
電気的に変化させる構成にしてもよい。
タンスの値を調整することによりインダクタンスの値を
電気的に変化させる構成にしてもよい。
【００１９】前記２個のＰＭＯＳＦＥＴのゲートに与え
るＤＣ電圧を調整することによりインダクタンスの値を
電気的に変化させる構成にしてもよい。
るＤＣ電圧を調整することによりインダクタンスの値を
電気的に変化させる構成にしてもよい。
【００２０】
【発明の実施の形態】以下、図に示す実施例に基づいて
本発明を詳述する。なお、本発明はこれによって限定さ
れるものではない。主として、従来の能動インダクタよ
り周波数応答が優れた特性を有する幾つかの能動インダ
クタの回路構成について説明する。ここで説明する回路
構成は、１個のキャパシタとＭＯＳＦＥＴの相互コンダ
クタンスにより能動インダクタのインダクタンスの値を
決めるものである。
本発明を詳述する。なお、本発明はこれによって限定さ
れるものではない。主として、従来の能動インダクタよ
り周波数応答が優れた特性を有する幾つかの能動インダ
クタの回路構成について説明する。ここで説明する回路
構成は、１個のキャパシタとＭＯＳＦＥＴの相互コンダ
クタンスにより能動インダクタのインダクタンスの値を
決めるものである。
【００２１】図１は本発明の能動インダクタの基本回路
構成を示す図である。この能動インダクタは、Ｍ１のＭ
ＯＳＦＥＴ、Ｃのキャパシタ、及び出力電圧Ｖoに比例
して電流を発生させる電圧制御型定電流源（Ｉ＝ｇｍ・
Ｖo）から構成される。電圧制御型定電流源より電流Ｉo
がＣのキャパシタに供給されるとともに、ＭＯＳＦＥＴ
のゲート電圧Ｖを決める。結果的に、Ｍ１のドレインと
接地間の小信号出力インピーダンスＺoは、次式で表さ
れる。 Ｚo＝Ｖo／Ｉo＝ｊω｛Ｃ／（ｇｍ１・ｇｍ）｝ ここで、ｇｍ１はＭＯＳＦＥＴの相互コンダクタンス、
ｇｍは電圧制御型定電流源の相互コンダクタンス、Ｃは
キャパシタのキャパシタンス、ωは共振周波数を示す。
構成を示す図である。この能動インダクタは、Ｍ１のＭ
ＯＳＦＥＴ、Ｃのキャパシタ、及び出力電圧Ｖoに比例
して電流を発生させる電圧制御型定電流源（Ｉ＝ｇｍ・
Ｖo）から構成される。電圧制御型定電流源より電流Ｉo
がＣのキャパシタに供給されるとともに、ＭＯＳＦＥＴ
のゲート電圧Ｖを決める。結果的に、Ｍ１のドレインと
接地間の小信号出力インピーダンスＺoは、次式で表さ
れる。 Ｚo＝Ｖo／Ｉo＝ｊω｛Ｃ／（ｇｍ１・ｇｍ）｝ ここで、ｇｍ１はＭＯＳＦＥＴの相互コンダクタンス、
ｇｍは電圧制御型定電流源の相互コンダクタンス、Ｃは
キャパシタのキャパシタンス、ωは共振周波数を示す。
【００２２】図２は本発明の実施例１による能動インダ
クタの回路構成を示す図である。この能動インダクタ
は、Ｍ１のＭＯＳＦＥＴ、Ｍ２のＰＭＯＳＦＥＴ、Ｍ３
のＮＭＯＳＦＥＴの３個のトランジスタ、及び飽和状態
にバイアスされる１個のキャパシタＣから構成される。
ここで、Ｍ１のドレインと接地間の小信号出力インピー
ダンスＺは、次式で表される。 Ｚ＝Ｖo／Ｉo≒ｊω｛Ｃ／（ｇｍ１・ｇｍ）｝ ここで、ｇｍ＝ｇｍ２・ｇｍ３／（ｇｍ２＋ｇｍ３） ｇｍ１はＭ１の相互コンダクタンス、ｇｍ２はＭ２の相
互コンダクタンス、ｇｍ３はＭ３の相互コンダクタンス
を示す。また、この回路の最大動作範囲を制限する寄生
容量は、出力ノードでのキャパシタンスにより影響され
る。ＲＦのような高周波回路への応用に対し、主要な一
因は、Ｍ３のゲートキャパシタンスである。
クタの回路構成を示す図である。この能動インダクタ
は、Ｍ１のＭＯＳＦＥＴ、Ｍ２のＰＭＯＳＦＥＴ、Ｍ３
のＮＭＯＳＦＥＴの３個のトランジスタ、及び飽和状態
にバイアスされる１個のキャパシタＣから構成される。
ここで、Ｍ１のドレインと接地間の小信号出力インピー
ダンスＺは、次式で表される。 Ｚ＝Ｖo／Ｉo≒ｊω｛Ｃ／（ｇｍ１・ｇｍ）｝ ここで、ｇｍ＝ｇｍ２・ｇｍ３／（ｇｍ２＋ｇｍ３） ｇｍ１はＭ１の相互コンダクタンス、ｇｍ２はＭ２の相
互コンダクタンス、ｇｍ３はＭ３の相互コンダクタンス
を示す。また、この回路の最大動作範囲を制限する寄生
容量は、出力ノードでのキャパシタンスにより影響され
る。ＲＦのような高周波回路への応用に対し、主要な一
因は、Ｍ３のゲートキャパシタンスである。
【００２３】図３は本発明の実施例２による能動インダ
クタの回路構成を示す図である。この能動インダクタ
は、Ｍ１のＭＯＳＦＥＴ、Ｍ２のＰＭＯＳＦＥＴの２個
のトランジスタ、及び１個のキャパシタから構成され
る。ここで、Ｍ１のドレインと接地間の小信号出力イン
ピーダンスＺは次式で与えられる。 Ｚ＝Ｖo／Ｉo≒ｊω｛Ｃ／（ｇｍ１・ｇｍ）｝ この回路構成において、出力キャパシタンスはＭ２のソ
ースキャパシタンスによって決定され、図２のＭ３のゲ
ートキャパシタンスよりはるかに小さい。
クタの回路構成を示す図である。この能動インダクタ
は、Ｍ１のＭＯＳＦＥＴ、Ｍ２のＰＭＯＳＦＥＴの２個
のトランジスタ、及び１個のキャパシタから構成され
る。ここで、Ｍ１のドレインと接地間の小信号出力イン
ピーダンスＺは次式で与えられる。 Ｚ＝Ｖo／Ｉo≒ｊω｛Ｃ／（ｇｍ１・ｇｍ）｝ この回路構成において、出力キャパシタンスはＭ２のソ
ースキャパシタンスによって決定され、図２のＭ３のゲ
ートキャパシタンスよりはるかに小さい。
【００２４】図４は本発明の実施例３による能動インダ
クタの回路構成を示す図である。この能動インダクタ
は、Ｍ１、Ｍ３のＭＯＳＦＥＴ、Ｍ２、Ｍ４のＰＭＯＳ
ＦＥＴの４個のトランジスタ、及び１個のキャパシタか
ら構成される。つまり、図３の回路構成を２個結合し、
Ｃの浮遊キャパシタによる微分型能動インダクタを構成
したものである。この微分型能動インダクタのインダク
タンスの値はＭＯＳＦＥＴの相互コンダクタンスの変化
によって電気的に制御可能である。
クタの回路構成を示す図である。この能動インダクタ
は、Ｍ１、Ｍ３のＭＯＳＦＥＴ、Ｍ２、Ｍ４のＰＭＯＳ
ＦＥＴの４個のトランジスタ、及び１個のキャパシタか
ら構成される。つまり、図３の回路構成を２個結合し、
Ｃの浮遊キャパシタによる微分型能動インダクタを構成
したものである。この微分型能動インダクタのインダク
タンスの値はＭＯＳＦＥＴの相互コンダクタンスの変化
によって電気的に制御可能である。
【００２５】本発明の能動インダクタは、どのような半
導体集積回路のプロセスを用いても達成されるが、能動
インダクタとしてこれらの回路の最大動作周波数は、Ｍ
ＯＳＦＥＴの最大動作周波数と寄生キャパシタにより制
限される。それゆえに、高周波回路への応用（例えばＲ
Ｆ〜２ＧＨｚ）に対して、高周波トランジスタ（カット
オフ周波数ｆt：２０ＧＨｚ）のＣＭＯＳプロセスが必
要とされる。また、ＳＯＩ（シリコン-オン-インシュレ
ータ）基板上にＣＭＯＳを形成することは、ソース-ド
レイン接合容量を減少させるので非常に有利である。
導体集積回路のプロセスを用いても達成されるが、能動
インダクタとしてこれらの回路の最大動作周波数は、Ｍ
ＯＳＦＥＴの最大動作周波数と寄生キャパシタにより制
限される。それゆえに、高周波回路への応用（例えばＲ
Ｆ〜２ＧＨｚ）に対して、高周波トランジスタ（カット
オフ周波数ｆt：２０ＧＨｚ）のＣＭＯＳプロセスが必
要とされる。また、ＳＯＩ（シリコン-オン-インシュレ
ータ）基板上にＣＭＯＳを形成することは、ソース-ド
レイン接合容量を減少させるので非常に有利である。
【００２６】図５は本発明の実施例４による能動インダ
クタの回路構成を示す図である。また、図５は図２の回
路構成の応用例を示し、ＤＣバイアス回路を含んでい
る。この能動インダクタは、Ｍ１、Ｍ２、Ｍ４、Ｍ５、
Ｍ６、Ｍ８、Ｍ１０、Ｍ１１のＮＭＯＳＦＥＴとＭ３、
Ｍ７、Ｍ９、Ｍ１２、Ｍ１３のＰＭＯＳＦＥＴの１３個
のトランジスタ、及び１個のキャパシタから構成され
る。Ｍ１，Ｍ２、Ｍ３はインダクタンスを決めるコアト
ランジスタ（図２に示す３個のＭＯＳＦＥＴ）である。
クタの回路構成を示す図である。また、図５は図２の回
路構成の応用例を示し、ＤＣバイアス回路を含んでい
る。この能動インダクタは、Ｍ１、Ｍ２、Ｍ４、Ｍ５、
Ｍ６、Ｍ８、Ｍ１０、Ｍ１１のＮＭＯＳＦＥＴとＭ３、
Ｍ７、Ｍ９、Ｍ１２、Ｍ１３のＰＭＯＳＦＥＴの１３個
のトランジスタ、及び１個のキャパシタから構成され
る。Ｍ１，Ｍ２、Ｍ３はインダクタンスを決めるコアト
ランジスタ（図２に示す３個のＭＯＳＦＥＴ）である。
【００２７】Ｍ１０は、出力抵抗ｒoを増加させるため
Ｍ１のＮＭＯＳＦＥＴに直列にカスケード接続されたト
ランジスタである。また、Ｍ４は、Ｍ２，Ｍ３のＤＣバ
イアス点を決定するために用いられている。Ｍ１２、Ｍ
１３のＰＭＯＳＦＥＴは、カレントミラー回路を形成
し、Ｍ４，Ｍ６に対してはＭ５により、Ｍ１に対しては
Ｍ９によりバイアス電流を決定するように構成されてい
る。ここで、Ｉoは外部バイアス電流である。
Ｍ１のＮＭＯＳＦＥＴに直列にカスケード接続されたト
ランジスタである。また、Ｍ４は、Ｍ２，Ｍ３のＤＣバ
イアス点を決定するために用いられている。Ｍ１２、Ｍ
１３のＰＭＯＳＦＥＴは、カレントミラー回路を形成
し、Ｍ４，Ｍ６に対してはＭ５により、Ｍ１に対しては
Ｍ９によりバイアス電流を決定するように構成されてい
る。ここで、Ｉoは外部バイアス電流である。
【００２８】周波数が低い場合、Ｍ４のドレイン-ソー
ス間抵抗ｒds4は、出力インピーダンスを制限する。こ
の回路の出力抵抗ｒoは次式で表される。 ｒo≒１／（ｇｍ１・ｇｍ2,3・ｒds4） ここで、ｇｍ2,3はＭ２，Ｍ３の組み合わせた相互コン
ダクタンスを示す。
ス間抵抗ｒds4は、出力インピーダンスを制限する。こ
の回路の出力抵抗ｒoは次式で表される。 ｒo≒１／（ｇｍ１・ｇｍ2,3・ｒds4） ここで、ｇｍ2,3はＭ２，Ｍ３の組み合わせた相互コン
ダクタンスを示す。
【００２９】この回路の出力ノードはＶoである。 図５
に示した回路構成では、ＣＭＯＳプロセスを用いて比較
的低周波を取り扱う場合に適用した一実施例であり、当
然、すべてのバイアストランジスタの回路網が含まれて
いる。また、回路を単純にするために、バイアス回路を
受動部品（例えば抵抗）を用いて構成することも可能で
ある。
に示した回路構成では、ＣＭＯＳプロセスを用いて比較
的低周波を取り扱う場合に適用した一実施例であり、当
然、すべてのバイアストランジスタの回路網が含まれて
いる。また、回路を単純にするために、バイアス回路を
受動部品（例えば抵抗）を用いて構成することも可能で
ある。
【００３０】図６は本実施例の能動インダクタの周波数
に対する出力インピーダンス特性を示す図である。ま
た、周波数の関数として、ノードＶｏでの出力インピー
ダンスＺo（測定値）を示したものである。また、図６
に示す出力インピーダンス特性の能動インダクタは、図
５の回路構成で、インダクタンスＬ＝１０μＨの能動イ
ンダクタとして設計されている。さらに、キャパシタン
スＣ＝１０ｐＦのキャパシタを用いて構成されている。
その結果、共振周波数のピークはωo〜２０ＭＨｚが観
測される。また、この回路の出力インピーダンスＺoは
略２５Ωである。
に対する出力インピーダンス特性を示す図である。ま
た、周波数の関数として、ノードＶｏでの出力インピー
ダンスＺo（測定値）を示したものである。また、図６
に示す出力インピーダンス特性の能動インダクタは、図
５の回路構成で、インダクタンスＬ＝１０μＨの能動イ
ンダクタとして設計されている。さらに、キャパシタン
スＣ＝１０ｐＦのキャパシタを用いて構成されている。
その結果、共振周波数のピークはωo〜２０ＭＨｚが観
測される。また、この回路の出力インピーダンスＺoは
略２５Ωである。
【００３１】この回路構成では、インダクタンスの値
は、トランジスタの相互コンダクタンス、バイアス電
流、キャパシタＣの値で決定される。また、キャパシタ
Ｃの形成方法としては、Duble-Polysilicon capacitor
プロセスを用いて実現できる。周波数応答とインダクタ
ンスの値は、バイアス電流Ｉoを変化させることにより
調整される。
は、トランジスタの相互コンダクタンス、バイアス電
流、キャパシタＣの値で決定される。また、キャパシタ
Ｃの形成方法としては、Duble-Polysilicon capacitor
プロセスを用いて実現できる。周波数応答とインダクタ
ンスの値は、バイアス電流Ｉoを変化させることにより
調整される。
【００３２】本発明の能動インダクタは、少なくとも１
つ以上のＭＯＳＦＥＴと１個のキャパシタＣを用いた回
路構成で実現される。これは、従来の回路構成やインダ
クタの受動部品と比較して、以下のような効果がある。 （１）回路構成の面積は受動部品と比較して縮小するこ
とが可能である。 （２）より大きなインダクタンスの値を実現することが
できる。 （３）電気的に可変なインダクタを実現することが可能
である。このことは、チューニングに対して重要であ
り、またプロセスバラツキに対し補正することができ
る。 （４）より少ない部品で済ませることができる。 （５）動作周波数範囲は、高周波ＭＯＳトランジスタや
寄生キャパシタを減少させるためにＳＯＩ基板を用いる
ことにより拡大することが可能となる。
つ以上のＭＯＳＦＥＴと１個のキャパシタＣを用いた回
路構成で実現される。これは、従来の回路構成やインダ
クタの受動部品と比較して、以下のような効果がある。 （１）回路構成の面積は受動部品と比較して縮小するこ
とが可能である。 （２）より大きなインダクタンスの値を実現することが
できる。 （３）電気的に可変なインダクタを実現することが可能
である。このことは、チューニングに対して重要であ
り、またプロセスバラツキに対し補正することができ
る。 （４）より少ない部品で済ませることができる。 （５）動作周波数範囲は、高周波ＭＯＳトランジスタや
寄生キャパシタを減少させるためにＳＯＩ基板を用いる
ことにより拡大することが可能となる。
【００３３】
【発明の効果】本発明によれば、ＭＯＳＦＥＴと１個の
キャパシタＣを用いて、従来の能動インダクタより周波
数応答が優れ、小型化が可能な能動インダクタを提供す
ることができる。
キャパシタＣを用いて、従来の能動インダクタより周波
数応答が優れ、小型化が可能な能動インダクタを提供す
ることができる。
【図１】本発明の能動インダクタの基本回路構成を示す
図である。
図である。
【図２】本発明の実施例１による能動インダクタの回路
構成を示す図である。
構成を示す図である。
【図３】本発明の実施例２による能動インダクタの回路
構成を示す図である。
構成を示す図である。
【図４】本発明の実施例３による能動インダクタの回路
構成を示す図である。
構成を示す図である。
【図５】本発明の実施例４による能動インダクタの回路
構成を示す図である。
構成を示す図である。
【図６】本実施例の能動インダクタの周波数に対する出
力インピーダンス特性を示す図である。
力インピーダンス特性を示す図である。
【図７】能動インダクタの高周波等価回路と出力インピ
ーダンス特性を示す図である。
ーダンス特性を示す図である。
Ｍ１〜Ｍ１３ ＭＯＳＦＥＴ Ｃ キャパシタ（キャパシタンス） Ｖo 出力電圧 Ｉo 定電流 ｇｍ 電圧制御型定電流源の相互コンダクタンス Ｄ ドレイン Ｓ ソース Ｇ ゲート Ｅ 接地電位 Ｖc 定電位 Ｖv 可変電位 ＶＢ 入力端子 Ｖdd 高電位側供給電圧 Ｖss 低電位側供給電圧 ａ 出力端子 ｂ 出力端子
Claims (8)
- 【請求項１】 相互コンダクタンスｇｍ１を有しソース
が接地されたＭＯＳＦＥＴと、一端が接地され他端がＭ
ＯＳＦＥＴのゲート及び相互コンダクタンスｇｍを有す
る電圧制御型定電流源に共通接続されたキャパシタンス
Ｃを有するキャパシタとを備え、前記ＭＯＳＦＥＴのド
レインを出力端子とし、出力端子と接地間の小信号出力
インピーダンスＺoの値が共振周波数ωに関してｊω
｛Ｃ／（ｇｍ１・ｇｍ）｝、インダクタンスＬeqの値が
｛Ｃ／（ｇｍ１・ｇｍ）｝として動作することを特徴と
する能動インダクタ。 - 【請求項２】 前記電圧制御型定電流源の相互コンダク
タンスｇｍの値を調整することにより前記インダクタン
スＬeqの値を電気的に変化させることを特徴とする請求
項１記載の能動インダクタ。 - 【請求項３】 前記ＭＯＳＦＥＴの相互コンダクタンス
ｇｍ１の値を調整することにより前記インダクタンスＬ
eqの値を電気的に変化させることを特徴とする請求項１
記載の能動インダクタ。 - 【請求項４】 前記電圧制御型定電流源はカスケード接
続されたＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとから構成さ
れ、前記ＮＭＯＳＦＥＴのドレインは一定電位に固定さ
れ、そのゲートは前記ＭＯＳＦＥＴのドレインに接続さ
れ、そのソースはＰＭＯＳＦＥＴのソースに接続され、
前記ＰＭＯＳＦＥＴのゲートは可変電位に接続され、そ
のドレインは前記ＭＯＳＦＥＴのゲートに接続されたこ
とを特徴とする請求項１記載の能動インダクタ。 - 【請求項５】 前記電圧制御型定電流源はＰＭＯＳＦＥ
Ｔから構成され、前記ＰＭＯＳＦＥＴのソースは前記Ｍ
ＯＳＦＥＴのドレインに接続され、そのゲートは可変電
位に接続され、そのドレインは前記ＭＯＳＦＥＴのゲー
トに接続されたことを特徴とする請求項１記載の能動イ
ンダクタ。 - 【請求項６】 各ソースが接地された２個のＮＭＯＳＦ
ＥＴと、ＤＣ電位が与えられるゲートを共有する２個の
ＰＭＯＳＦＥＴと、両端が前記ＮＭＯＳＦＥＴの各ゲー
トに接続された１個のキャパシタとを備え、前記２個の
ＰＭＯＳＦＥＴの各ソースが前記２個のＮＭＯＳＦＥＴ
の各ドレインに接続され、前記２個のＮＭＯＳＦＥＴの
各ドレインを各出力端子としたことを特徴とする能動イ
ンダクタ。 - 【請求項７】 前記２個のＰＭＯＳＦＥＴの相互コンダ
クタンスの値を調整することによりインダクタンスの値
を電気的に変化させることを特徴とする請求項６記載の
能動インダクタ回路。 - 【請求項８】 前記２個のＰＭＯＳＦＥＴのゲートに与
えるＤＣ電圧を調整することによりインダクタンスの値
を電気的に変化させることを特徴とする請求項６記載の
能動インダクタ回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042949A JP3599627B2 (ja) | 2000-02-21 | 2000-02-21 | 能動インダクタ |
| US09/775,587 US6515560B1 (en) | 2000-02-21 | 2001-02-05 | Active inductor |
| TW090102788A TW483237B (en) | 2000-02-21 | 2001-02-08 | Active inductor |
| EP01301553A EP1128554A3 (en) | 2000-02-21 | 2001-02-21 | Active inductor |
| KR10-2001-0008680A KR100402706B1 (ko) | 2000-02-21 | 2001-02-21 | 능동 인덕터 |
| CNB011047526A CN1184739C (zh) | 2000-02-21 | 2001-02-21 | 有源电感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042949A JP3599627B2 (ja) | 2000-02-21 | 2000-02-21 | 能動インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237672A true JP2001237672A (ja) | 2001-08-31 |
| JP3599627B2 JP3599627B2 (ja) | 2004-12-08 |
Family
ID=18565947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000042949A Expired - Fee Related JP3599627B2 (ja) | 2000-02-21 | 2000-02-21 | 能動インダクタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6515560B1 (ja) |
| EP (1) | EP1128554A3 (ja) |
| JP (1) | JP3599627B2 (ja) |
| KR (1) | KR100402706B1 (ja) |
| CN (1) | CN1184739C (ja) |
| TW (1) | TW483237B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015002398A (ja) * | 2013-06-14 | 2015-01-05 | 富士通株式会社 | 可変インダクタ回路及び高周波回路 |
| JP2018110281A (ja) * | 2016-12-28 | 2018-07-12 | 東芝メモリ株式会社 | アクティブインダクタ及び増幅回路 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7020450B2 (en) * | 2000-09-05 | 2006-03-28 | Nec Corporation | Active inductors using bipolar silicon transistors |
| JP4481590B2 (ja) * | 2003-05-15 | 2010-06-16 | ルネサスエレクトロニクス株式会社 | アクティブインダクタンス回路及び差動アンプ回路 |
| US7199685B2 (en) * | 2004-08-30 | 2007-04-03 | Agere Systems Inc. | Three-terminal, tunable active inductor |
| US7453315B2 (en) * | 2006-04-26 | 2008-11-18 | Infineon Technologies Ag | Active inductive load that enhances circuit bandwidth |
| US7639079B2 (en) | 2007-02-09 | 2009-12-29 | Agere Systems Inc. | Techniques for designing wide band low noise amplifiers |
| CN101174821B (zh) * | 2007-09-27 | 2010-08-25 | 复旦大学 | 一种与温度及电源电压无关的可调有源电感 |
| GB0724475D0 (en) * | 2007-12-14 | 2008-01-30 | Acp Advanced Circuit Pursuit A | Variable inductor |
| CN101197560B (zh) * | 2007-12-27 | 2011-06-22 | 复旦大学 | 采用有源电感的中频lc并联谐振回路 |
| US7889004B1 (en) | 2009-09-30 | 2011-02-15 | Analog Devices, Inc. | Operational amplifiers with enhanced parameters |
| CN102013868B (zh) * | 2010-11-30 | 2013-11-20 | 中山大学 | 数控可变电感 |
| CN102111123B (zh) * | 2011-01-07 | 2013-06-19 | 清华大学 | 一种基于正反馈的悬浮差分有源电感 |
| CN102142829B (zh) * | 2011-02-25 | 2013-07-24 | 清华大学 | 一种基于正反馈的悬浮差分有源电感 |
| ITMI20112243A1 (it) * | 2011-12-12 | 2013-06-13 | Uni Degli Studi Dell A Quila | Circuito elettronico a basso rumore simulante il comportamento di un induttanza |
| CN103414466B (zh) * | 2013-08-08 | 2016-01-20 | 南京邮电大学 | 一种高速的环形压控振荡器 |
| US9276532B2 (en) * | 2013-08-28 | 2016-03-01 | Analog Devices, Inc. | High speed amplifier |
| US9312819B1 (en) * | 2015-03-24 | 2016-04-12 | Global Unichip Corporation | Active inductor and associated amplifying circuit |
| CN108768342B (zh) * | 2018-05-31 | 2021-09-03 | 北京工业大学 | 一种射频集成有源电感 |
| US20200081467A1 (en) * | 2018-09-07 | 2020-03-12 | Qualcomm Incorporated | Gyrator-based low-dropout (ldo) regulator |
| CN111884622B (zh) * | 2020-07-06 | 2022-12-23 | 北京工业大学 | 一种宽频带工作的差分有源电感 |
| CN111917381A (zh) * | 2020-08-11 | 2020-11-10 | 深圳市时代速信科技有限公司 | 一种基于有源电感的低噪声放大器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219150A (ja) | 1987-03-07 | 1988-09-12 | A T R Hikari Denpa Tsushin Kenkyusho:Kk | 能動インダクタ |
| JPH0616578B2 (ja) | 1989-02-02 | 1994-03-02 | 株式会社エイ・ティ・アール光電波通信研究所 | 能動インダクタ |
| JP3204481B2 (ja) | 1994-12-27 | 2001-09-04 | 日本電信電話株式会社 | 能動インダクタ |
| JP3216693B2 (ja) | 1995-02-01 | 2001-10-09 | 日本電信電話株式会社 | 能動インダクタ |
| KR100265761B1 (ko) * | 1997-12-08 | 2000-09-15 | 윤종용 | 능동인덕터 |
-
2000
- 2000-02-21 JP JP2000042949A patent/JP3599627B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-05 US US09/775,587 patent/US6515560B1/en not_active Expired - Fee Related
- 2001-02-08 TW TW090102788A patent/TW483237B/zh not_active IP Right Cessation
- 2001-02-21 EP EP01301553A patent/EP1128554A3/en not_active Withdrawn
- 2001-02-21 KR KR10-2001-0008680A patent/KR100402706B1/ko not_active IP Right Cessation
- 2001-02-21 CN CNB011047526A patent/CN1184739C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015002398A (ja) * | 2013-06-14 | 2015-01-05 | 富士通株式会社 | 可変インダクタ回路及び高周波回路 |
| JP2018110281A (ja) * | 2016-12-28 | 2018-07-12 | 東芝メモリ株式会社 | アクティブインダクタ及び増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6515560B1 (en) | 2003-02-04 |
| EP1128554A2 (en) | 2001-08-29 |
| EP1128554A3 (en) | 2002-07-17 |
| CN1312613A (zh) | 2001-09-12 |
| KR100402706B1 (ko) | 2003-10-22 |
| CN1184739C (zh) | 2005-01-12 |
| TW483237B (en) | 2002-04-11 |
| KR20010083228A (ko) | 2001-08-31 |
| JP3599627B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599627B2 (ja) | 能動インダクタ | |
| Thanachayanont | CMOS transistor-only active inductor for IF/RF applications | |
| US7420423B2 (en) | Active balun device | |
| US7253707B2 (en) | Tunable active inductor | |
| JP2004266718A (ja) | 発振回路およびｌ負荷差動回路 | |
| KR20050084881A (ko) | 자기-바이어스 전압 제어 발진기 | |
| Ben Hammadi et al. | RF and microwave reconfigurable bandpass filter design using optimized active inductor circuit | |
| Pascht et al. | A CMOS low noise amplifier at 2.4 GHz with active inductor load | |
| Manjula et al. | Design of low power low noise tunable active inductors for multiband RF front end communication circuits | |
| KR101043668B1 (ko) | 능동 인덕터 | |
| US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
| JP4674299B2 (ja) | 反転増幅器及びこれを有する水晶発振器 | |
| US20060044099A1 (en) | Three-terminal, tunable active inductor | |
| Manjula et al. | A 1GHz current reuse low noise amplifier with active inductor load | |
| JPH0846457A (ja) | トランスコンダクタ回路およびアクティブ・フィルター | |
| CN112953416A (zh) | 一种宽工作电压的cmos射频放大器 | |
| CN112886961A (zh) | 变压器电路、放大器电路、振荡器电路以及集成电路 | |
| Hammadi et al. | Compact tunable bandpass filter for RF and microwave applications | |
| Chang et al. | A 900 MHz active CMOS LNA with a bandpass filter | |
| JP2000068761A (ja) | 半導体増幅回路 | |
| JP6036564B2 (ja) | 可変インダクタ回路及び高周波回路 | |
| JP2007519366A (ja) | 広帯域チューナ用の集積化可変周波数フィルタ | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JP2639808B2 (ja) | アクテイブフイルタ | |
| JP3213873B2 (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |