JP3204481B2 - 能動インダクタ - Google Patents
能動インダクタInfo
- Publication number
- JP3204481B2 JP3204481B2 JP32539694A JP32539694A JP3204481B2 JP 3204481 B2 JP3204481 B2 JP 3204481B2 JP 32539694 A JP32539694 A JP 32539694A JP 32539694 A JP32539694 A JP 32539694A JP 3204481 B2 JP3204481 B2 JP 3204481B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- electrode
- inductor
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタを用いた
小型で広帯域かつ低損失な能動インダクタに関する。
小型で広帯域かつ低損失な能動インダクタに関する。
【０００２】
【従来の技術】従来のモノリシックマイクロ波集積回路
（以下「ＭＭＩＣ」という）では、チップサイズの小型
化を目的として、誘電体基板上に金属導体を渦巻状に形
成したスパイラルインダクタが用いられていた。しか
し、このスパイラルインダクタは簡単な構成であるが、
大きなインダクタンス値を得るには形状が大きくなり占
有面積が大きくなる問題点があった。
（以下「ＭＭＩＣ」という）では、チップサイズの小型
化を目的として、誘電体基板上に金属導体を渦巻状に形
成したスパイラルインダクタが用いられていた。しか
し、このスパイラルインダクタは簡単な構成であるが、
大きなインダクタンス値を得るには形状が大きくなり占
有面積が大きくなる問題点があった。
【０００３】これに対して、能動素子であるＦＥＴを用
いた能動インダクタが考案されている。能動インダクタ
は、スパイラルインダクタと比較して小型にでき、ＭＭ
ＩＣの小型化に適している。図８は、能動インダクタの
第１の従来構成を示す（特公平５−２４６８５号公
報）。
いた能動インダクタが考案されている。能動インダクタ
は、スパイラルインダクタと比較して小型にでき、ＭＭ
ＩＣの小型化に適している。図８は、能動インダクタの
第１の従来構成を示す（特公平５−２４６８５号公
報）。
【０００４】この能動インダクタは、ソース接地のＦＥ
Ｔ３１とゲート接地のＦＥＴ３２をカスコード接続し、
ＦＥＴ３１のゲート電極ＧとＦＥＴ３２のドレイン電極
Ｄとの間に抵抗値Ｒの抵抗４１を接続し、ＦＥＴ３２の
ドレイン電極Ｄとゲート電極Ｇをインダクタの端子１，
２とした構成になっている。なお、端子１，２間には、
高周波特性におけるインダクタンス値の増大を抑制し、
広い周波数範囲で一定のインダクタンス値に近づける働
きをする抵抗値Ｒ0 の抵抗４２が接続される。図中のＣ
は直流電圧阻止用のコンデンサである。このＦＥＴ回路
は、端子１，２からＦＥＴ３２側をみたインピーダンス
Ｚ0 が誘導性を示すので能動インダクタとして用いるこ
とができる。
Ｔ３１とゲート接地のＦＥＴ３２をカスコード接続し、
ＦＥＴ３１のゲート電極ＧとＦＥＴ３２のドレイン電極
Ｄとの間に抵抗値Ｒの抵抗４１を接続し、ＦＥＴ３２の
ドレイン電極Ｄとゲート電極Ｇをインダクタの端子１，
２とした構成になっている。なお、端子１，２間には、
高周波特性におけるインダクタンス値の増大を抑制し、
広い周波数範囲で一定のインダクタンス値に近づける働
きをする抵抗値Ｒ0 の抵抗４２が接続される。図中のＣ
は直流電圧阻止用のコンデンサである。このＦＥＴ回路
は、端子１，２からＦＥＴ３２側をみたインピーダンス
Ｚ0 が誘導性を示すので能動インダクタとして用いるこ
とができる。
【０００５】図９は、能動インダクタの第２の従来構成
を示す（特開平２−２０５１０７号公報）。この能動イ
ンダクタは、ソース接地のＦＥＴ３１とゲート接地のＦ
ＥＴ３２をカスコード接続し、ＦＥＴ３２のドレイン電
極ＤからＦＥＴ３１のゲート電極Ｇに一方向の帰還をか
けるゲート接地のＦＥＴ３３を接続し、ＦＥＴ３２のド
レイン電極Ｄとゲート電極Ｇをインダクタの端子１，２
とした構成になっている。なお、端子１，２間には同様
の抵抗４２が接続される。図中のＣは直流電圧阻止用の
コンデンサである。このＦＥＴ回路は、端子１，２から
ＦＥＴ３２側をみたインピーダンスＺ0 が誘導性を示す
ので能動インダクタとして用いることができる。なお、
本構成は比較的周波数の低いマイクロ波帯で、インピー
ダンスＺ0 が概ねインダクタンス成分のみで与えられて
無損失となるので、図８に示す第１の従来構成に比べて
高周波特性が改善される。
を示す（特開平２−２０５１０７号公報）。この能動イ
ンダクタは、ソース接地のＦＥＴ３１とゲート接地のＦ
ＥＴ３２をカスコード接続し、ＦＥＴ３２のドレイン電
極ＤからＦＥＴ３１のゲート電極Ｇに一方向の帰還をか
けるゲート接地のＦＥＴ３３を接続し、ＦＥＴ３２のド
レイン電極Ｄとゲート電極Ｇをインダクタの端子１，２
とした構成になっている。なお、端子１，２間には同様
の抵抗４２が接続される。図中のＣは直流電圧阻止用の
コンデンサである。このＦＥＴ回路は、端子１，２から
ＦＥＴ３２側をみたインピーダンスＺ0 が誘導性を示す
ので能動インダクタとして用いることができる。なお、
本構成は比較的周波数の低いマイクロ波帯で、インピー
ダンスＺ0 が概ねインダクタンス成分のみで与えられて
無損失となるので、図８に示す第１の従来構成に比べて
高周波特性が改善される。
【０００６】図１０は、能動インダクタの第３の従来構
成を示す（特開平２−２０５１０７号公報）。この能動
インダクタは、図９に示す第２の従来構成のＦＥＴ３３
による帰還回路の代わりに、ゲート接地したカスコード
接続のＦＥＴ３３，３４による帰還回路を接続する。こ
のＦＥＴ回路は、端子１，２からＦＥＴ３２側をみたイ
ンピーダンスＺ0 が誘導性を示すので能動インダクタと
して用いることができる。なお、本構成では、マイクロ
波帯でインピーダンスＺ0 がインダクタンス成分と負性
抵抗分のみで与えられる。したがって、端子１，２間に
負性抵抗分を打ち消す抵抗４２を接続することにより、
インピーダンスＺ0 はインダクタンス成分のみとなり、
無損失な能動インダクタとして動作する。
成を示す（特開平２−２０５１０７号公報）。この能動
インダクタは、図９に示す第２の従来構成のＦＥＴ３３
による帰還回路の代わりに、ゲート接地したカスコード
接続のＦＥＴ３３，３４による帰還回路を接続する。こ
のＦＥＴ回路は、端子１，２からＦＥＴ３２側をみたイ
ンピーダンスＺ0 が誘導性を示すので能動インダクタと
して用いることができる。なお、本構成では、マイクロ
波帯でインピーダンスＺ0 がインダクタンス成分と負性
抵抗分のみで与えられる。したがって、端子１，２間に
負性抵抗分を打ち消す抵抗４２を接続することにより、
インピーダンスＺ0 はインダクタンス成分のみとなり、
無損失な能動インダクタとして動作する。
【０００７】
【発明が解決しようとする課題】ところで、従来の能動
インダクタの回路構成では、マイクロ波帯、特にＦＥＴ
の性能が劣化し始める遮断周波数ｆT の 1／2 以上での
良好な動作が実現できない問題点があった。以下、各従
来構成において、抵抗４２がない場合の端子１，２から
ＦＥＴ３２側をみたインピーダンスＺ0 を求める。
インダクタの回路構成では、マイクロ波帯、特にＦＥＴ
の性能が劣化し始める遮断周波数ｆT の 1／2 以上での
良好な動作が実現できない問題点があった。以下、各従
来構成において、抵抗４２がない場合の端子１，２から
ＦＥＴ３２側をみたインピーダンスＺ0 を求める。
【０００８】まず、図８に示す第１の従来構成では、回
路解析を簡単にするために、ＦＥＴ３１，３２が電気的
に同じ特性を有し、ゲート直下のゲート・ソース間の空
乏層容量Ｃgs1 ，Ｃgs2 と、相互コンダクタンスｇm1，
ｇm2のみで表すとすれば、インピーダンスＺ0 は、
路解析を簡単にするために、ＦＥＴ３１，３２が電気的
に同じ特性を有し、ゲート直下のゲート・ソース間の空
乏層容量Ｃgs1 ，Ｃgs2 と、相互コンダクタンスｇm1，
ｇm2のみで表すとすれば、インピーダンスＺ0 は、
【０００９】
【数１】
【００１０】で与えられる。ここで、ＦＥＴの遮断周波
数ｆT は、 ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2) とする。同一ウェハ内では、このような遮断周波数ｆT
が等しい特性を有するＦＥＴを容易に構成することがで
きる。等価回路は図１１(a) に示すように、抵抗値1/ｇ
m1の抵抗５１とインダクタンス値Ｃgs1Ｒ/ｇm1のインダ
クタ５２の直列回路と、静電容量(f/fT)2Ｃgs1のコンデ
ンサ５３が並列に接続された回路と概ね一致する。ただ
し、マイクロ波帯用の短ゲート長のＦＥＴを約fT/3以下
の周波数帯で使用すると、(f/fT)2＝1/9 <<１となり、
(1) 式の分母の虚数項を無視できるので、抵抗５１とイ
ンダクタ５２の直列回路となる。このように、端子１，
２からＦＥＴ３２側をみたインピーダンスＺ0 が誘導性
を示すので、このＦＥＴ回路は能動インダクタとして動
作することがわかる。
数ｆT は、 ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2) とする。同一ウェハ内では、このような遮断周波数ｆT
が等しい特性を有するＦＥＴを容易に構成することがで
きる。等価回路は図１１(a) に示すように、抵抗値1/ｇ
m1の抵抗５１とインダクタンス値Ｃgs1Ｒ/ｇm1のインダ
クタ５２の直列回路と、静電容量(f/fT)2Ｃgs1のコンデ
ンサ５３が並列に接続された回路と概ね一致する。ただ
し、マイクロ波帯用の短ゲート長のＦＥＴを約fT/3以下
の周波数帯で使用すると、(f/fT)2＝1/9 <<１となり、
(1) 式の分母の虚数項を無視できるので、抵抗５１とイ
ンダクタ５２の直列回路となる。このように、端子１，
２からＦＥＴ３２側をみたインピーダンスＺ0 が誘導性
を示すので、このＦＥＴ回路は能動インダクタとして動
作することがわかる。
【００１１】しかし、第１の従来構成ではインダクタに
直列に抵抗成分を有し、マイクロ波帯では相互コンダク
タンスｇm はそれほど大きくないために損失が大きくな
る。したがって、図１１(b) に示すインピーダンスＺ0
の周波数特性のように、この能動インダクタをマイクロ
波帯以上の高い周波数帯で良好に動作させることが困難
であった。なお、周波数特性の計算では、使用する各Ｆ
ＥＴのゲート幅を 100μｍ（相互コンダクタンスｇm ＝
20ｍＳ、空乏層容量Ｃgs＝0.16ｐＦ、遮断周波数ｆT ＝
ｇm/(2πＣgs) ＝20ＧHz）とした。抵抗４１の抵抗値Ｒ
は50Ωとした。以下に示す他の従来構成の周波数特性の
計算においても同様である。
直列に抵抗成分を有し、マイクロ波帯では相互コンダク
タンスｇm はそれほど大きくないために損失が大きくな
る。したがって、図１１(b) に示すインピーダンスＺ0
の周波数特性のように、この能動インダクタをマイクロ
波帯以上の高い周波数帯で良好に動作させることが困難
であった。なお、周波数特性の計算では、使用する各Ｆ
ＥＴのゲート幅を 100μｍ（相互コンダクタンスｇm ＝
20ｍＳ、空乏層容量Ｃgs＝0.16ｐＦ、遮断周波数ｆT ＝
ｇm/(2πＣgs) ＝20ＧHz）とした。抵抗４１の抵抗値Ｒ
は50Ωとした。以下に示す他の従来構成の周波数特性の
計算においても同様である。
【００１２】次に、図９に示す第２の従来構成では、回
路解析を簡単にするために、ＦＥＴ３１，３２，３３が
電気的に同じ特性を有し、ゲート直下のゲート・ソース
間の空乏層容量Ｃgs1 ，Ｃgs2 ，Ｃgsf と、相互コンダ
クタンスｇm1，ｇm2，ｇmfのみで表すとすれば、インピ
ーダンスＺ0 は、
路解析を簡単にするために、ＦＥＴ３１，３２，３３が
電気的に同じ特性を有し、ゲート直下のゲート・ソース
間の空乏層容量Ｃgs1 ，Ｃgs2 ，Ｃgsf と、相互コンダ
クタンスｇm1，ｇm2，ｇmfのみで表すとすれば、インピ
ーダンスＺ0 は、
【００１３】
【数２】
【００１４】で与えられる。ここで、ＦＥＴの遮断周波
数ｆT は、 ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2)＝ｇmf/(2π
Ｃgsf) とする。等価回路は図１２(a) に示すように、抵抗値 1
/((f/fT)2ｇmf ) の抵抗５４とインダクタンス値Ｃgs1/
(ｇm1ｇmf)のインダクタ５５の並列回路と概ね一致す
る。ただし、マイクロ波帯用の短ゲート長のＦＥＴを約
fT/3以下の周波数帯で使用すると、 (f/fT)2＝1/9 <<１ となり、(2) 式の分母の実数項を無視できるので、イン
ダクタンス成分のみとなる。したがって、このＦＥＴ回
路は無損失となり、図８に示す第１の従来構成に比べて
高周波特性が改善される。
数ｆT は、 ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2)＝ｇmf/(2π
Ｃgsf) とする。等価回路は図１２(a) に示すように、抵抗値 1
/((f/fT)2ｇmf ) の抵抗５４とインダクタンス値Ｃgs1/
(ｇm1ｇmf)のインダクタ５５の並列回路と概ね一致す
る。ただし、マイクロ波帯用の短ゲート長のＦＥＴを約
fT/3以下の周波数帯で使用すると、 (f/fT)2＝1/9 <<１ となり、(2) 式の分母の実数項を無視できるので、イン
ダクタンス成分のみとなる。したがって、このＦＥＴ回
路は無損失となり、図８に示す第１の従来構成に比べて
高周波特性が改善される。
【００１５】しかし、10ＧHz（＝fT/2) 以上で使用する
と、 (2)式の分母の実数項 (f/fT)2ｇmf/(1＋(f/fT)2) の影響を無視できず損失が発生する。したがって、図１
２(b) に示す周波数特性のように、この能動インダクタ
をマイクロ波帯以上の高い周波数帯で無損失で動作させ
ることが困難であった。
と、 (2)式の分母の実数項 (f/fT)2ｇmf/(1＋(f/fT)2) の影響を無視できず損失が発生する。したがって、図１
２(b) に示す周波数特性のように、この能動インダクタ
をマイクロ波帯以上の高い周波数帯で無損失で動作させ
ることが困難であった。
【００１６】次に、図１０に示す第３の従来構成では、
回路解析を簡単にするためにＦＥＴ３１，３２，３３，
３４が電気的に同じ特性を有し、ゲート直下のゲート・
ソース間の空乏層容量Ｃgs1 ，Ｃgs2 ，Ｃgsf ，Ｃgsa
と、相互コンダクタンスｇm1，ｇm2，ｇmf，ｇmaのみで
表すとすれば、インピーダンスＺ0 は、
回路解析を簡単にするためにＦＥＴ３１，３２，３３，
３４が電気的に同じ特性を有し、ゲート直下のゲート・
ソース間の空乏層容量Ｃgs1 ，Ｃgs2 ，Ｃgsf ，Ｃgsa
と、相互コンダクタンスｇm1，ｇm2，ｇmf，ｇmaのみで
表すとすれば、インピーダンスＺ0 は、
【００１７】
【数３】
【００１８】で与えられる。ここで、ＦＥＴの遮断周波
数ｆT は、 ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2) ＝ｇmf/(2πＣgsf)＝ｇma/(2πＣgsa) とする。等価回路は図１３(a) に示すように、抵抗値−
1/ｇmfの抵抗５６とインダクタンス値Ｃgs1/(ｇm1ｇmf)
のインダクタ５５の並列回路と概ね一致する。ここで、
抵抗値Ｒ0 ＝1/ｇmfの抵抗４２を端子１，２間に接続す
ると、(3) 式の負性抵抗分が打ち消されてインダクタン
ス成分のみとなり、無損失な能動インダクタとして動作
することがわかる。
数ｆT は、 ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2) ＝ｇmf/(2πＣgsf)＝ｇma/(2πＣgsa) とする。等価回路は図１３(a) に示すように、抵抗値−
1/ｇmfの抵抗５６とインダクタンス値Ｃgs1/(ｇm1ｇmf)
のインダクタ５５の並列回路と概ね一致する。ここで、
抵抗値Ｒ0 ＝1/ｇmfの抵抗４２を端子１，２間に接続す
ると、(3) 式の負性抵抗分が打ち消されてインダクタン
ス成分のみとなり、無損失な能動インダクタとして動作
することがわかる。
【００１９】しかし、第３の従来構成では、図１３(b)
に示す周波数特性のように負性抵抗により不安定な動作
となる。したがって、この能動インダクタをＭＭＩＣの
基本素子として用いることは好ましくない。本発明は、
以上の問題点を解決し、例えばマイクロ波帯以上の高周
波帯においてもインダクタンス値が大きく、無損失でか
つ小型化が可能な能動インダクタを提供することを目的
とする。
に示す周波数特性のように負性抵抗により不安定な動作
となる。したがって、この能動インダクタをＭＭＩＣの
基本素子として用いることは好ましくない。本発明は、
以上の問題点を解決し、例えばマイクロ波帯以上の高周
波帯においてもインダクタンス値が大きく、無損失でか
つ小型化が可能な能動インダクタを提供することを目的
とする。
【００２０】
【課題を解決するための手段】請求項１に記載の能動イ
ンダクタは、ゲート接地の第１のＦＥＴと、ゲート電極
が第１のＦＥＴのドレイン電極に接続されたソース接地
の第２のＦＥＴと、ソース電極が第１のＦＥＴのソース
電極に接続され、ゲート電極が第２のＦＥＴのドレイン
電極に接続されたドレイン接地の第３のＦＥＴとを備
え、第２のＦＥＴのドレイン電極とソース電極とをイン
ダクタの２端子とする。
ンダクタは、ゲート接地の第１のＦＥＴと、ゲート電極
が第１のＦＥＴのドレイン電極に接続されたソース接地
の第２のＦＥＴと、ソース電極が第１のＦＥＴのソース
電極に接続され、ゲート電極が第２のＦＥＴのドレイン
電極に接続されたドレイン接地の第３のＦＥＴとを備
え、第２のＦＥＴのドレイン電極とソース電極とをイン
ダクタの２端子とする。
【００２１】請求項２に記載の能動インダクタは、ドレ
イン接地の第１のＦＥＴと、ソース電極が第１のＦＥＴ
のソース電極に接続されたゲート接地の第２のＦＥＴ
と、ドレイン電極が第１のＦＥＴのゲート電極に接続さ
れ、ゲート電極が第２のＦＥＴのドレイン電極に接続さ
れたソース接地の第３のＦＥＴとを備え、第２のＦＥＴ
のドレイン電極とゲート電極とをインダクタの２端子と
する。
イン接地の第１のＦＥＴと、ソース電極が第１のＦＥＴ
のソース電極に接続されたゲート接地の第２のＦＥＴ
と、ドレイン電極が第１のＦＥＴのゲート電極に接続さ
れ、ゲート電極が第２のＦＥＴのドレイン電極に接続さ
れたソース接地の第３のＦＥＴとを備え、第２のＦＥＴ
のドレイン電極とゲート電極とをインダクタの２端子と
する。
【００２２】請求項３に記載の能動インダクタは、ドレ
イン接地の第１のＦＥＴと、ゲート電極が第１のＦＥＴ
のソース電極に接続されたソース接地の第２のＦＥＴ
と、ドレイン電極が第１のＦＥＴのゲート電極に接続さ
れ、ソース電極が第２のＦＥＴのドレイン電極に接続さ
れたゲート接地の第３のＦＥＴとを備え、第１のＦＥＴ
のソース電極とドレイン電極とをインダクタの２端子と
する。
イン接地の第１のＦＥＴと、ゲート電極が第１のＦＥＴ
のソース電極に接続されたソース接地の第２のＦＥＴ
と、ドレイン電極が第１のＦＥＴのゲート電極に接続さ
れ、ソース電極が第２のＦＥＴのドレイン電極に接続さ
れたゲート接地の第３のＦＥＴとを備え、第１のＦＥＴ
のソース電極とドレイン電極とをインダクタの２端子と
する。
【００２３】請求項４に記載の能動インダクタは、ソー
ス接地の第１のＦＥＴと、ソース電極が第１のＦＥＴの
ドレイン電極に接続されたゲート接地の第２のＦＥＴ
と、ドレイン電極が第１のＦＥＴのゲート電極に接続さ
れ、ソース電極が第２のＦＥＴのドレイン電極に接続さ
れ、ゲート電極が第２のＦＥＴのソース電極に接続され
た第３のＦＥＴとを備え、第１のＦＥＴのドレイン電極
とソース電極とをインダクタの２端子とする。
ス接地の第１のＦＥＴと、ソース電極が第１のＦＥＴの
ドレイン電極に接続されたゲート接地の第２のＦＥＴ
と、ドレイン電極が第１のＦＥＴのゲート電極に接続さ
れ、ソース電極が第２のＦＥＴのドレイン電極に接続さ
れ、ゲート電極が第２のＦＥＴのソース電極に接続され
た第３のＦＥＴとを備え、第１のＦＥＴのドレイン電極
とソース電極とをインダクタの２端子とする。
【００２４】請求項５に記載の能動インダクタは、請求
項１〜４に記載の能動インダクタにおいて、第１，第
２，第３のＦＥＴにおけるソース電極とゲート電極との
間にコンデンサを接続する。請求項６に記載の能動イン
ダクタは、請求項１〜５に記載の能動インダクタにおい
て、ＦＥＴに代えてＨＥＭＴを用いる。
項１〜４に記載の能動インダクタにおいて、第１，第
２，第３のＦＥＴにおけるソース電極とゲート電極との
間にコンデンサを接続する。請求項６に記載の能動イン
ダクタは、請求項１〜５に記載の能動インダクタにおい
て、ＦＥＴに代えてＨＥＭＴを用いる。
【００２５】請求項７に記載の能動インダクタは、請求
項１〜５に記載の能動インダクタにおいて、ＦＥＴに代
えてバイポーラトランジスタを用いる。
項１〜５に記載の能動インダクタにおいて、ＦＥＴに代
えてバイポーラトランジスタを用いる。
【００２６】
【作用】各請求項の能動インダクタは、等価的にインダ
クタンス成分のみで構成することができる。その結果、
マイクロ波帯でも任意のインダクタンス値が得られ、ト
ランジスタの遮断周波数ｆT の1／2以上でも低損失な能
動インダクタとして動作させることができる。
クタンス成分のみで構成することができる。その結果、
マイクロ波帯でも任意のインダクタンス値が得られ、ト
ランジスタの遮断周波数ｆT の1／2以上でも低損失な能
動インダクタとして動作させることができる。
【００２７】特に請求項５の能動インダクタは、ゲート
・ソース間（ベース・エミッタ間）の容量を増大させる
ことにより、インダクタンス値を大きくすることができ
る。
・ソース間（ベース・エミッタ間）の容量を増大させる
ことにより、インダクタンス値を大きくすることができ
る。
【００２８】
（第１実施例−請求項１に対応）図１は、本発明の能動
インダクタの第１実施例の構成を示す。図において、ゲ
ート接地のＦＥＴ１１のドレイン電極Ｄと、ソース接地
のＦＥＴ１２のゲート電極Ｇを縦続に接続し、ＦＥＴ１
２のドレイン電極ＤからＦＥＴ１１のソース電極Ｓに一
方向の帰還をかけるドレイン接地のＦＥＴ１３を接続す
る。ここで、ＦＥＴ１２のドレイン電極Ｄとソース電極
Ｓをインダクタの端子１，２とする。図中のＣは直流電
圧阻止用のコンデンサである。
インダクタの第１実施例の構成を示す。図において、ゲ
ート接地のＦＥＴ１１のドレイン電極Ｄと、ソース接地
のＦＥＴ１２のゲート電極Ｇを縦続に接続し、ＦＥＴ１
２のドレイン電極ＤからＦＥＴ１１のソース電極Ｓに一
方向の帰還をかけるドレイン接地のＦＥＴ１３を接続す
る。ここで、ＦＥＴ１２のドレイン電極Ｄとソース電極
Ｓをインダクタの端子１，２とする。図中のＣは直流電
圧阻止用のコンデンサである。
【００２９】本構成において、端子１，２からＦＥＴ１
２側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１１，１２，１３が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgs2，Ｃgsf と、相互コンダク
タンスｇm1，ｇm2，ｇmfのみで表すとすれば、インピー
ダンスＺ0 は、
２側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１１，１２，１３が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgs2，Ｃgsf と、相互コンダク
タンスｇm1，ｇm2，ｇmfのみで表すとすれば、インピー
ダンスＺ0 は、
【００３０】
【数４】
【００３１】で与えられる。なお、ＦＥＴ１１とＦＥＴ
１３のゲート幅の比をｋ：１とし、ＦＥＴの遮断周波数
ｆT を ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2)＝ｇmf/(2π
Ｃgsf) とする。等価回路は図６(a) に示すように、インダクタ
ンス値(ｋ＋１)Ｃgs1/ｇm1 2 のインダクタ２１の回路と
概ね一致し、周波数ｆT までインダクタンス成分のみと
なる。したがって、無損失な能動インダクタとして動作
する。
１３のゲート幅の比をｋ：１とし、ＦＥＴの遮断周波数
ｆT を ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2)＝ｇmf/(2π
Ｃgsf) とする。等価回路は図６(a) に示すように、インダクタ
ンス値(ｋ＋１)Ｃgs1/ｇm1 2 のインダクタ２１の回路と
概ね一致し、周波数ｆT までインダクタンス成分のみと
なる。したがって、無損失な能動インダクタとして動作
する。
【００３２】(4) 式に示すインピーダンスＺ0 の周波数
特性を図６(b) に示す。なお、使用する各ＦＥＴのゲー
ト幅は等しく(ｋ＝１)、それぞれ 100μｍ（相互コンダ
クタンスｇm ＝20ｍＳ、空乏層容量Ｃgs＝0.16ｐＦ、遮
断周波数ｆT＝ｇm/(2πＣgs)＝20ＧHz）とする。図１１
〜図１３に示す従来の能動インダクタの周波数特性と比
較してわかるように、無損失でインダクタンス値の減少
しない周波数特性が得られることがわかる。したがっ
て、本実施例の能動インダクタは、ｆT/2 以上の周波数
においても良好に動作する。
特性を図６(b) に示す。なお、使用する各ＦＥＴのゲー
ト幅は等しく(ｋ＝１)、それぞれ 100μｍ（相互コンダ
クタンスｇm ＝20ｍＳ、空乏層容量Ｃgs＝0.16ｐＦ、遮
断周波数ｆT＝ｇm/(2πＣgs)＝20ＧHz）とする。図１１
〜図１３に示す従来の能動インダクタの周波数特性と比
較してわかるように、無損失でインダクタンス値の減少
しない周波数特性が得られることがわかる。したがっ
て、本実施例の能動インダクタは、ｆT/2 以上の周波数
においても良好に動作する。
【００３３】（第２実施例−請求項２に対応）図２は、
本発明の能動インダクタの第２実施例の構成を示す。図
において、ドレイン接地のＦＥＴ１３のソース電極Ｓ
と、ゲート接地のＦＥＴ１１のソース電極Ｓとを縦続に
接続し、ＦＥＴ１１のドレイン電極ＤからＦＥＴ１３の
ゲート電極Ｇに一方向の帰還をかけるソース接地のＦＥ
Ｔ１２を接続する。ここで、ＦＥＴ１１のドレイン電極
Ｄとゲート電極Ｇをインダクタの端子１，２とする。図
中のＣは直流電圧阻止用のコンデンサである。
本発明の能動インダクタの第２実施例の構成を示す。図
において、ドレイン接地のＦＥＴ１３のソース電極Ｓ
と、ゲート接地のＦＥＴ１１のソース電極Ｓとを縦続に
接続し、ＦＥＴ１１のドレイン電極ＤからＦＥＴ１３の
ゲート電極Ｇに一方向の帰還をかけるソース接地のＦＥ
Ｔ１２を接続する。ここで、ＦＥＴ１１のドレイン電極
Ｄとゲート電極Ｇをインダクタの端子１，２とする。図
中のＣは直流電圧阻止用のコンデンサである。
【００３４】本構成において、端子１，２からＦＥＴ１
１側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１３，１１，１２が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgs2，Ｃgsf と、相互コンダク
タンスｇm1，ｇm2，ｇmfのみで表すとすれば、インピー
ダンスＺ0 は、
１側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１３，１１，１２が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgs2，Ｃgsf と、相互コンダク
タンスｇm1，ｇm2，ｇmfのみで表すとすれば、インピー
ダンスＺ0 は、
【００３５】
【数５】
【００３６】で与えられる。なお、ＦＥＴの遮断周波数
ｆT を ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2)＝ｇmf/(2π
Ｃgsf) とする。等価回路は図７(a) に示すように、インダクタ
ンス値Ｃgs1/(ｇm1ｇmf)のインダクタ２２の回路と概ね
一致し、周波数ｆT までインダクタンス成分のみとな
る。したがって、無損失な能動インダクタとして動作す
る。
ｆT を ｆT ＝ｇm1/(2πＣgs1)＝ｇm2/(2πＣgs2)＝ｇmf/(2π
Ｃgsf) とする。等価回路は図７(a) に示すように、インダクタ
ンス値Ｃgs1/(ｇm1ｇmf)のインダクタ２２の回路と概ね
一致し、周波数ｆT までインダクタンス成分のみとな
る。したがって、無損失な能動インダクタとして動作す
る。
【００３７】(5) 式に示すインピーダンスＺ0 の周波数
特性を図７(b) に示す。なお、使用する各ＦＥＴのゲー
ト幅は等しく、それぞれ 100μｍ（相互コンダクタンス
ｇm＝20ｍＳ、空乏層容量Ｃgs＝0.16ｐＦ、遮断周波数
ｆT＝ｇm/(2πＣgs)＝20ＧHz）とする。本実施例におい
ても無損失でインダクタンス値の減少しない周波数特性
が得られることがわかる。したがって、本実施例の能動
インダクタは、ｆT/2以上の周波数においても良好に動
作する。
特性を図７(b) に示す。なお、使用する各ＦＥＴのゲー
ト幅は等しく、それぞれ 100μｍ（相互コンダクタンス
ｇm＝20ｍＳ、空乏層容量Ｃgs＝0.16ｐＦ、遮断周波数
ｆT＝ｇm/(2πＣgs)＝20ＧHz）とする。本実施例におい
ても無損失でインダクタンス値の減少しない周波数特性
が得られることがわかる。したがって、本実施例の能動
インダクタは、ｆT/2以上の周波数においても良好に動
作する。
【００３８】（第３実施例−請求項３に対応）図３は、
本発明の能動インダクタの第３実施例の構成を示す。図
において、ドレイン接地のＦＥＴ１３のソース電極Ｓか
らゲート電極Ｇに対して、ソース接地のＦＥＴ１２とゲ
ート接地のＦＥＴ１１をカスコード接続したもので一方
向の帰還をかける構成になっている。ここで、ＦＥＴ１
３のソース電極Ｓとドレイン電極Ｄをインダクタの端子
１，２とする。図中のＣは直流電圧阻止用のコンデンサ
である。
本発明の能動インダクタの第３実施例の構成を示す。図
において、ドレイン接地のＦＥＴ１３のソース電極Ｓか
らゲート電極Ｇに対して、ソース接地のＦＥＴ１２とゲ
ート接地のＦＥＴ１１をカスコード接続したもので一方
向の帰還をかける構成になっている。ここで、ＦＥＴ１
３のソース電極Ｓとドレイン電極Ｄをインダクタの端子
１，２とする。図中のＣは直流電圧阻止用のコンデンサ
である。
【００３９】本構成において、端子１，２からＦＥＴ１
３側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１３，１２，１１が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgsf，Ｃgsa と、相互コンダク
タンスｇm1，ｇmf，ｇmaのみで表すとすれば、インピー
ダンスＺ0 は、(5) 式と同様になる。
３側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１３，１２，１１が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgsf，Ｃgsa と、相互コンダク
タンスｇm1，ｇmf，ｇmaのみで表すとすれば、インピー
ダンスＺ0 は、(5) 式と同様になる。
【００４０】したがって、等価回路も第２実施例と同様
である。すなわち、図７(a) に示すように、インダクタ
ンス値Ｃgs1/(ｇm1ｇmf)のインダクタ２２の回路と概ね
一致し、周波数ｆT までインダクタンス成分のみとなっ
て無損失な能動インダクタとして動作する。インピーダ
ンスＺ0 の周波数特性も図７(b) に示すものと同じにな
る。したがって、本実施例の能動インダクタは、ｆT/2
以上の周波数においても良好に動作することがわかる。
である。すなわち、図７(a) に示すように、インダクタ
ンス値Ｃgs1/(ｇm1ｇmf)のインダクタ２２の回路と概ね
一致し、周波数ｆT までインダクタンス成分のみとなっ
て無損失な能動インダクタとして動作する。インピーダ
ンスＺ0 の周波数特性も図７(b) に示すものと同じにな
る。したがって、本実施例の能動インダクタは、ｆT/2
以上の周波数においても良好に動作することがわかる。
【００４１】（第４実施例−請求項４に対応）図４は、
本発明の能動インダクタの第４実施例の構成を示す。図
において、ソース接地のＦＥＴ１２のドレイン電極Ｄか
らゲート電極Ｇに対して、ゲート接地でカスコード接続
したＦＥＴ１１，１４で一方向の帰還をかける構成にな
っている。ここで、ＦＥＴ１２のドレイン電極Ｄとソー
ス電極Ｓをインダクタの端子１，２とする。図中のＣは
直流電圧阻止用のコンデンサである。
本発明の能動インダクタの第４実施例の構成を示す。図
において、ソース接地のＦＥＴ１２のドレイン電極Ｄか
らゲート電極Ｇに対して、ゲート接地でカスコード接続
したＦＥＴ１１，１４で一方向の帰還をかける構成にな
っている。ここで、ＦＥＴ１２のドレイン電極Ｄとソー
ス電極Ｓをインダクタの端子１，２とする。図中のＣは
直流電圧阻止用のコンデンサである。
【００４２】本構成において、端子１，２からＦＥＴ１
２側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１２，１１，１４が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgsf，Ｃgsa と、相互コンダク
タンスｇm1，ｇmf，ｇmaのみで表すとすれば、インピー
ダンスＺ0 は、(5) 式と同様になる。
２側をみたインピーダンスＺ0 を求める。ここで、回路
解析を簡単にするために、ＦＥＴ１２，１１，１４が電
気的に同じ特性を有し、ゲート直下のゲート・ソース間
の空乏層容量Ｃgs1 ，Ｃgsf，Ｃgsa と、相互コンダク
タンスｇm1，ｇmf，ｇmaのみで表すとすれば、インピー
ダンスＺ0 は、(5) 式と同様になる。
【００４３】したがって、等価回路も第２実施例および
第３実施例と同様である。すなわち、図７(a) に示すよ
うに、インダクタンス値Ｃgs1/(ｇm1ｇmf)のインダクタ
２２の回路と概ね一致し、周波数ｆT までインダクタン
ス成分のみとなって無損失な能動インダクタとして動作
する。インピーダンスＺ0 の周波数特性も図７(b) に示
すものと同じになる。したがって、本実施例の能動イン
ダクタは、ｆT/2 以上の周波数においても良好に動作す
ることがわかる。
第３実施例と同様である。すなわち、図７(a) に示すよ
うに、インダクタンス値Ｃgs1/(ｇm1ｇmf)のインダクタ
２２の回路と概ね一致し、周波数ｆT までインダクタン
ス成分のみとなって無損失な能動インダクタとして動作
する。インピーダンスＺ0 の周波数特性も図７(b) に示
すものと同じになる。したがって、本実施例の能動イン
ダクタは、ｆT/2 以上の周波数においても良好に動作す
ることがわかる。
【００４４】（第５実施例−請求項５に対応）図５は、
本発明の能動インダクタの第５実施例の構成を示す。本
実施例は、図１に示す第１実施例の構成において、ＦＥ
Ｔ１１のソース電極Ｓとゲート電極Ｇとの間、ＦＥＴ１
２のソース電極Ｓとゲート電極Ｇとの間、ＦＥＴ１３の
ソース電極Ｓとゲート電極Ｇとの間に、それぞれ容量が
Ｃ1 ，Ｃ2 ，Ｃ3 のコンデンサを接続したものである。
本発明の能動インダクタの第５実施例の構成を示す。本
実施例は、図１に示す第１実施例の構成において、ＦＥ
Ｔ１１のソース電極Ｓとゲート電極Ｇとの間、ＦＥＴ１
２のソース電極Ｓとゲート電極Ｇとの間、ＦＥＴ１３の
ソース電極Ｓとゲート電極Ｇとの間に、それぞれ容量が
Ｃ1 ，Ｃ2 ，Ｃ3 のコンデンサを接続したものである。
【００４５】これにより (4)式に示すインピーダンスＺ
0 は、容量Ｃgs1 を（Ｃ1＋Ｃgs1)で置き換えたものに
なる。第１実施例と比較すると、遮断周波数ｆT は小さ
くなるもののＣgsが等価的に大きくなるので、第１実施
例の構成よりも大きなインダクタンス値を実現すること
ができる。なお、第２実施例〜第４実施例においても同
様であり、各ＦＥＴのソース電極Ｓとゲート電極Ｇとの
間にコンデンサを接続することにより、インダクタンス
値を増大させることができる。
0 は、容量Ｃgs1 を（Ｃ1＋Ｃgs1)で置き換えたものに
なる。第１実施例と比較すると、遮断周波数ｆT は小さ
くなるもののＣgsが等価的に大きくなるので、第１実施
例の構成よりも大きなインダクタンス値を実現すること
ができる。なお、第２実施例〜第４実施例においても同
様であり、各ＦＥＴのソース電極Ｓとゲート電極Ｇとの
間にコンデンサを接続することにより、インダクタンス
値を増大させることができる。
【００４６】ところで、実際のＦＥＴは、ゲート・ソー
ス間の空乏層容量Ｃgsと相互コンダクタンスｇm のみで
表すことはできないので、周波数によって若干の損失が
避けられない。また、負性抵抗を生じる周波数もある。
その場合には、低損失なインダクタとして動作させるた
めに、端子１，２間に抵抗を接続して負性抵抗分を打ち
消す構成にしてもよい。
ス間の空乏層容量Ｃgsと相互コンダクタンスｇm のみで
表すことはできないので、周波数によって若干の損失が
避けられない。また、負性抵抗を生じる周波数もある。
その場合には、低損失なインダクタとして動作させるた
めに、端子１，２間に抵抗を接続して負性抵抗分を打ち
消す構成にしてもよい。
【００４７】また、ＦＥＴのゲートへの電圧印加ポイン
トの電圧を変化させることにより、相互コンダクタンス
ｇm が変化するので、電圧調整型の能動インダクタを実
現することができる。以上示した実施例は、トランジス
タとしてＦＥＴ（電界効果トランジスタ）を用いる場合
について説明してきたが、ＨＥＭＴ（高電子移動度トラ
ンジスタ）を用いてもよい。また、バイポーラトランジ
スタを用いてもよい。この場合には、ゲートをベース
に、ドレインをコレクタに、ソースをエミッタに対応さ
せる。
トの電圧を変化させることにより、相互コンダクタンス
ｇm が変化するので、電圧調整型の能動インダクタを実
現することができる。以上示した実施例は、トランジス
タとしてＦＥＴ（電界効果トランジスタ）を用いる場合
について説明してきたが、ＨＥＭＴ（高電子移動度トラ
ンジスタ）を用いてもよい。また、バイポーラトランジ
スタを用いてもよい。この場合には、ゲートをベース
に、ドレインをコレクタに、ソースをエミッタに対応さ
せる。
【００４８】
【発明の効果】以上説明したように、本発明の能動イン
ダクタは、インダクタンス成分のみを有する無損失なイ
ンダクタを構成できるので、マイクロ波帯でも良好に動
作させることができる。さらに、トランジスタのみで構
成できるので、ＭＭＩＣ化した場合でも容易に小型化す
ることができる。
ダクタは、インダクタンス成分のみを有する無損失なイ
ンダクタを構成できるので、マイクロ波帯でも良好に動
作させることができる。さらに、トランジスタのみで構
成できるので、ＭＭＩＣ化した場合でも容易に小型化す
ることができる。
【図１】本発明の能動インダクタの第１実施例の構成を
示す回路図。
示す回路図。
【図２】本発明の能動インダクタの第２実施例の構成を
示す回路図。
示す回路図。
【図３】本発明の能動インダクタの第３実施例の構成を
示す回路図。
示す回路図。
【図４】本発明の能動インダクタの第４実施例の構成を
示す回路図。
示す回路図。
【図５】本発明の能動インダクタの第５実施例の構成を
示す回路図。
示す回路図。
【図６】第１実施例の等価回路および周波数特性を示す
図。
図。
【図７】第２実施例〜第４実施例の等価回路および周波
数特性を示す図。
数特性を示す図。
【図８】能動インダクタの第１の従来構成を示す回路
図。
図。
【図９】能動インダクタの第２の従来構成を示す回路
図。
図。
【図１０】能動インダクタの第３の従来構成を示す回路
図。
図。
【図１１】第１の従来構成の等価回路および周波数特性
を示す図。
を示す図。
【図１２】第２の従来構成の等価回路および周波数特性
を示す図。
を示す図。
【図１３】第３の従来構成の等価回路および周波数特性
を示す図。
を示す図。
１，２ 端子 １１，１２，１３，１４ ＦＥＴ ２１，２２ インダクタ ３１，３２，３３，３４ ＦＥＴ ４１，４２，５１，５４，５６ 抵抗 ５２，５５ インダクタ ５３ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−205107（ＪＰ，Ａ) 特開 昭63−219150（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/48 H03H 11/46
Claims (7)
- 【請求項１】 ゲート接地の第１の電界効果トランジス
タ（以下「ＦＥＴ」という）と、 ゲート電極が前記第１のＦＥＴのドレイン電極に接続さ
れたソース接地の第２のＦＥＴと、 ソース電極が前記第１のＦＥＴのソース電極に接続さ
れ、ゲート電極が前記第２のＦＥＴのドレイン電極に接
続されたドレイン接地の第３のＦＥＴとを備え、前記第
２のＦＥＴのドレイン電極とソース電極とをインダクタ
の２端子としたことを特徴とする能動インダクタ。 - 【請求項２】 ドレイン接地の第１のＦＥＴと、 ソース電極が前記第１のＦＥＴのソース電極に接続され
たゲート接地の第２のＦＥＴと、 ドレイン電極が前記第１のＦＥＴのゲート電極に接続さ
れ、ゲート電極が前記第２のＦＥＴのドレイン電極に接
続されたソース接地の第３のＦＥＴとを備え、前記第２
のＦＥＴのドレイン電極とゲート電極とをインダクタの
２端子としたことを特徴とする能動インダクタ。 - 【請求項３】 ドレイン接地の第１のＦＥＴと、 ゲート電極が前記第１のＦＥＴのソース電極に接続され
たソース接地の第２のＦＥＴと、 ドレイン電極が前記第１のＦＥＴのゲート電極に接続さ
れ、ソース電極が前記第２のＦＥＴのドレイン電極に接
続されたゲート接地の第３のＦＥＴとを備え、 前記第１のＦＥＴのソース電極とドレイン電極とをイン
ダクタの２端子としたことを特徴とする能動インダク
タ。 - 【請求項４】 ソース接地の第１のＦＥＴと、 ソース電極が前記第１のＦＥＴのドレイン電極に接続さ
れたゲート接地の第２のＦＥＴと、 ドレイン電極が前記第１のＦＥＴのゲート電極に接続さ
れ、ソース電極が前記第２のＦＥＴのドレイン電極に接
続され、ゲート電極が前記第２のＦＥＴのソース電極に
接続された第３のＦＥＴとを備え、 前記第１のＦＥＴのドレイン電極とソース電極とをイン
ダクタの２端子としたことを特徴とする能動インダク
タ。 - 【請求項５】 第１，第２，第３のＦＥＴにおけるソー
ス電極とゲート電極との間にコンデンサを接続したこと
を特徴とする請求項１ないし請求項４のいずれかに記載
の能動インダクタ。 - 【請求項６】 ＦＥＴに代えて高電子移動度トランジス
タ（以下「ＨＥＭＴという）を用いたことを特徴とする
請求項１ないし請求項５のいずれかに記載の能動インダ
クタ。 - 【請求項７】 ＦＥＴに代えてバイポーラトランジスタ
を用いたことを特徴とする請求項１ないし請求項５のい
ずれかに記載の能動インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32539694A JP3204481B2 (ja) | 1994-12-27 | 1994-12-27 | 能動インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32539694A JP3204481B2 (ja) | 1994-12-27 | 1994-12-27 | 能動インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181571A JPH08181571A (ja) | 1996-07-12 |
| JP3204481B2 true JP3204481B2 (ja) | 2001-09-04 |
Family
ID=18176378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32539694A Expired - Fee Related JP3204481B2 (ja) | 1994-12-27 | 1994-12-27 | 能動インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204481B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599627B2 (ja) | 2000-02-21 | 2004-12-08 | シャープ株式会社 | 能動インダクタ |
| JP6036564B2 (ja) | 2013-06-14 | 2016-11-30 | 富士通株式会社 | 可変インダクタ回路及び高周波回路 |
-
1994
- 1994-12-27 JP JP32539694A patent/JP3204481B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181571A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| JP3175823B2 (ja) | 高周波増幅装置 | |
| JP2002076845A (ja) | 能動インダクタ | |
| KR930011384B1 (ko) | 마이크로파 집적회로 | |
| JP3204481B2 (ja) | 能動インダクタ | |
| US8421537B2 (en) | Electronic circuit | |
| JP2724253B2 (ja) | 増幅器 | |
| US6768153B2 (en) | Semiconductor device | |
| JP3216693B2 (ja) | 能動インダクタ | |
| JPH02205107A (ja) | 能動インダクタ | |
| JPH0524685B2 (ja) | ||
| JP3005416B2 (ja) | マイクロ波・ミリ波モノリシック集積回路 | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JPH08293746A (ja) | 高周波電力増幅器 | |
| US7199667B2 (en) | Integrated power amplifier arrangement | |
| JP2771170B2 (ja) | 可変減衰装置 | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| EP3972127B1 (en) | Impedance control in merged stacked fet amplifiers | |
| JPH08321726A (ja) | 増幅回路 | |
| JP3211859B2 (ja) | 能動フィルタ | |
| JP3150806B2 (ja) | マイクロ波フィルタ回路 | |
| JPH0457124B2 (ja) | ||
| JP2537518B2 (ja) | 移相器 | |
| JPH06267996A (ja) | 半導体アナログ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |