KR100402706B1 - 능동 인덕터 - Google Patents

능동 인덕터 Download PDF

Info

Publication number
KR100402706B1
KR100402706B1 KR10-2001-0008680A KR20010008680A KR100402706B1 KR 100402706 B1 KR100402706 B1 KR 100402706B1 KR 20010008680 A KR20010008680 A KR 20010008680A KR 100402706 B1 KR100402706 B1 KR 100402706B1
Authority
KR
South Korea
Prior art keywords
gate
active inductor
mosfet
drain
source
Prior art date
Application number
KR10-2001-0008680A
Other languages
English (en)
Other versions
KR20010083228A (ko
Inventor
아단오.알베르토
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010083228A publication Critical patent/KR20010083228A/ko
Application granted granted Critical
Publication of KR100402706B1 publication Critical patent/KR100402706B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Networks Using Active Elements (AREA)

Abstract

능동 인덕터는, 게이트, 출력단자인 드레인, 및 접지된 소스를 포함하고 상호컨덕턴스가 gm1인 MOSFET; 및 대향 단자로 구성되어 일측 단자는 접지되고 타 단자는 상기 MOSFET의 게이트 및 상호컨덕턴스가 gm인 전압제어 정전류원에 접속되는, 커패시턴스 C를 갖는 커패시터를 포함하고, 상기 능동 인덕터는 상기 출력단자와 접지 사이의 소신호 출력 임피던스(Zo) 값이 Zo=jω{C/(gml·gm)} (여기서 ω는 각주파수)이고, 인덕턴스(Leq)의 값은 Leq={C/(gml·gm)}로서 동작한다.

Description

능동 인덕터{ACTIVE INDUCTOR}
본 발명은 능동 인덕터에 관한 것이다. 특히, RF(무선 주파수) 집적회로, 고주파 VCO 등에 적용되어, MOSFET과 1개의 커패시터를 포함하고, 인덕턴스 값을 전기적으로 제어할 수 있는 능동 인덕터에 관한 것이다.
일반적으로, 인덕터는, 금속 나선 구조 또는 본딩 와이어(bonding wire)를 이용하는 수동 소자로 구성되어, 필터, 발진기, RF 조정회로 등에 사용된다.
인덕턴스 값을 전기적으로 제어할 수 있는 능동 인덕터가 일본국 특허공개공보 제88-219150호(문헌1)에 기재되어 있다. 상기 능동 인덕터는 인덕턴스의 감소를 억제하고 그 크기를 줄이기 위해 캐스케이드 접속된 2개의 FET(전계효과 트랜지스터)와 피드백 저항기를 사용한다. 상기 능동 인덕터는 또한 마이크로파 이론 및 기술에 관한 IEEE 트랜잭션(IEEE Transactions on Microwave Theory and Techniques) 제37권 12호(1989년 12월) 제1979-1984쪽에 기재되어 있다.
상기 문헌1에 기재된 능동 인덕터(도시 안됨)의 출력 임피던스 Zo는 다음과 같이 표현된다.
Zo ≒ (1 + jω·Cgs·R) / gm
여기서, Cgs는 FET의 게이트-소스 커패시턴스, gm은 FET의 상호컨덕턴스, R은 피드백 저항, ω은 공진주파수를 가리킨다.
상기 능동 인덕터에서, FET의 게이트-소스 커패시턴스(Cgs)는 인덕턴스를 제공하기 위해 사용된다.
일본국 공개특허공보 제90-205107호(문헌2)에 기재된 능동 인덕터는, 상기문헌1의 능동 인덕터의 변형예로서, 피드백 저항(R) 대신 FET를 사용한다. 이 경우, 피드백 저항(R) = 1/gmf이고, 여기서 gmf는 피드백 트랜지스터의 상호컨덕턴스이다.
일본국 공개특허공보 제96-181571호(문헌3)에 기재된 능동 인덕터는, 3개의 FET와 4개의 커패시터(C)를 포함한다. 이 커패시터는 FET을 직류 고립시키기 위해 사용된다.
일본국 공개특허공보 제96-274584호(문헌4)에 기재된 능동 인덕터는, 소스접지 FET, 캐스케이드 접속된 2개의 FET, 3개의 커패시터(C), 및 저항(R)을 포함한다.
일반적으로, 능동 인덕터의 고주파동작 범위는, 등가 인덕터와 공진하는 부유용량에 의해서 제한된다.
도7a는 능동 인덕터의 고주파등가회로를 나타내는 다이어그램이고, 도7b는 능동 인덕터의 주파수에 대한 출력임피던스 특성을 나타내는 다이어그램이다.
도7b에 도시된 바와 같이, 출력임피던스 특성에서의 피크(Zo)는, 다음 식으로 주어지는 공진주파수(ωo)에서 관찰된다.
ωo= 1 / (Leq·Cp)1/2
여기서, Leq는 인덕턴스이고, Cp는 상기 문헌1의 회로에 대해 다음과 같이 표현되는 부유용량이다.
Cp = Cgs·(ω·CgS/gm)2+ Cm
여기서, Cm은 설계에 의존하는 기생용량이다. 이 기생용량은 인덕터의 주파수범위를 확대하기 위해 최소화되어야 한다.
문헌1 및 2의 회로구성을 갖는 능동 인덕터들은, 그 인덕턴스 값이 FET의 게이트-소스 용량(Cgs)에 의해 결정된다는 점에서 문제가 있다.
또한, 문헌3 및 4의 회로구성을 갖는 능동 인덕터는, FET을 직류 고립시키기 위해 커패시터(C)가 추가되어야 한다는 점에서 문제가 있다. 이로 인해 능동 인덕터를 구성하는 회로가 복잡하고 그 크기가 증가한다.
전술한 바와 같이, 본 발명은 MOSFET와 1개의 커패시터를 포함하고, 종래의 능동 인덕터에 비해 주파수응답이 뛰어나고 소형화가 가능한 능동 인덕터를 제공한다.
본 발명에 따르면, 게이트, 출력단자인 드레인, 및 접지된 소스를 포함하고 상호컨덕턴스가 gm1인 MOSFET; 및 대향 단자로 구성되어 일측 단자는 접지되고 타 단자는 MOSFET의 게이트 및 상호컨덕턴스가 gm인 전압제어 정전류원에 공통 접속되는, 커패시턴스(C)를 갖는 커패시터를 포함하는 능동 인덕터가 제공되고; 상기 능동 인덕터는 상기 출력단자와 접지 사이의 소신호 출력 임피던스(Zo)의 값이 각주파수(ω)에 대해 Zo=jω{C/(gml·gm)}이고, 인덕턴스(Leq)의 값은 Leq={C/ (gml·gm)}로서 동작한다.
상기 구성으로, 능동 인덕터는 종래의 능동 인덕터에 비해 주파수 응답 특성이 뛰어나고, 소형화된다.
도1은 본 발명에 따른 능동 인덕터의 기본회로구성을 나타내는 다이어그램이다.
도2는 본 발명의 제1 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다.
도3은 본 발명의 제2 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다.
도4는 본 발명의 제3 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다.
도5는 본 발명의 제4 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다.
도6은 제4 실시예의 능동 인덕터의 주파수에 대한 출력 임피던스 특성을 나타내는 그래프이다.
도7a는 종래의 능동 인덕터의 고주파등가회로를 나타내는 다이어그램이고, 도7b는 종래의 능동 인덕터의 출력 임피던스 특성을 나타내는 그래프이다.
본 발명에 따른 능동 인덕터는, 게이트, 출력단자인 드레인, 및 접지된 소스를 포함하고 상호컨덕턴스가 gm1인 MOSFET; 및 대향 단자로 구성되어 일측 단자는 접지되고 타 단자는 MOSFET의 게이트 및 상호컨덕턴스가 gm인 전압제어 정전류원에 공통 접속되는, 커패시턴스(C)를 갖는 커패시터를 포함하고; 상기 능동 인덕터는 상기 출력단자와 접지 사이의 소신호 출력 임피던스(Zo)의 값이 각주파수(ω)에 대해 Zo=jω{C/(gml·gm)}이고, 인덕턴스(Leq)의 값은 Leq={C/ (gml·gm)}로서 동작한다.
상기 구성으로, 능동 인덕터는 종래의 능동 인덕터에 비해 주파수 응답 특성이 뛰어나고, 소형화된다.
인덕턴스 Leq는 전압제어 정전류원의 상호컨덕턴스(gm)를 조정함으로써 전기적으로 변화될 수 있다.
인덕턴스(Leq)는 MOSFET의 상호컨덕턴스(gm1)를 조정함으로써 전기적으로 변화될 수 있다.
전압제어 정전류원은, 게이트, 드레인 및 소스를 각각 포함하고 서로 캐스케이드 접속된 NMOSFET와 PMOSFET을 포함하며, 상기 NMOSFET의 드레인은 고정 전위로 유지되고, NMOSFET의 게이트는 MOSFET의 드레인에 접속되며, NMOSFET의 소스는 PMOSFET의 소스에 접속되고, PMOSFET의 게이트는 가변 전위에 접속되며, PMOSFET의 드레인은 MOSFET의 게이트에 접속된다.
전압제어 정전류원은, MOSFET의 드레인에 접속되는 소스, 가변 전위에 접속되는 게이트, 및 상기 MOSFET의 게이트에 접속되는 드레인을 갖는 PMOSFET을 포함한다.
본 발명은, 게이트, 출력단자인 드레인, 및 접지된 소스를 각각 포함하는 2개의 NMOSFET; 게이트, 드레인 및 소스를 각각 포함하고, 게이트들은 DC 전위에 공동 접속되며, 소스들은 NMOSFET의 드레인에 각각 접속되는 2개의 PMOSFET; 및 NMOSFET의 게이트에 각각 접속되는 대향 단자들을 갖는 1개의 커패시터를 포함하는 능동 인덕터를 더 제공한다.
상기 능동 인덕터는 상기 2개의 PMOSFET의 상호컨덕턴스를 조정함으로써 전기적으로 변화될 수 있는 인덕턴스를 갖는다.
상기 능동 인덕터는 상기 2개의 PMOSFET의 게이트에 인가되는 DC 전압을 조정함으로써 전기적으로 변화될 수 있는 인덕턴스를 갖는다.
첨부된 도면을 참조하여, 이하 그 실시예들을 통해 본 발명을 상세히 설명한다. 본 발명은 이 실시예들에 한정되지 않는다.
종래의 능동 인덕터보다 우수한 주파수 응답 특성을 갖는 몇 가지 능동 인덕터의 회로 구성을 설명한다. 이하 설명되는 회로 구성에 있어서, 능동 인덕터의 인덕턴스 레벨은 MOSFET의 상호컨덕턴스 및 단일 커패시터의 커패시턴스에 의해 결정된다.
도1은 본 발명에 따른 능동 인덕터의 기본회로구성을 나타내는 다이어그램이다. 상기 능동 인덕터는, MOSFET(M1), 커패시터(C), 및 출력전압(Vo)에 비례하는 전류를 발생시키는 전압제어 정전류원(I = gm·Vo)을 포함한다.
전류(Io)는 전압제어 정전류원으로부터 커패시터(C)에 공급되고, MOSFET의 게이트전압(V)을 결정한다. 결국, MOSFET(M1)의 드레인과 접지 사이의 소신호 출력 임피던스(Zo)는 다음식으로 표시된다.
Zo = Vo/Io = jω{C/(gml·gm)}
여기서, gm1은 MOSFET의 상호컨덕턴스, gm은 전압제어 정전류원의 상호컨덕턴스, C는 커패시터의 커패시턴스, ω는 동작중인 각주파수이다.
도2는 본 발명의 제1 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다. 이 능동 인덕터는, MOSFET(M1), PMOSFET(M2) 및 NMOSFET(M3)을 포함하는 3개의 트랜지스터, 및 포화상태에 바이어스되는 1개의 커패시터(C)를 포함한다. MOSFET(M1)의 드레인과 접지사이의 소신호 출력 임피던스(Z)는, 다음과 같이 표현된다.
Z = Vo/Io ≒ jω{C/(gm1·gm)}
여기서, gm = gm2·gm3/(gm2+gm3), gm1은 MOSFET(M1)의 상호컨덕턴스, gm2는 PMOSFET(M2)의 상호컨덕턴스, gm3은 NMOSFET(M3)의 상호컨덕턴스이다.
또한, 이 회로의 최대동작범위를 제한하는 기생용량은, 출력 노드에서의 커패시턴스에 의해 영향을 받는다. 상기 기생용량의 주 요인은 고주파(RF)회로에 적용되는 NMOSFET(M3)의 게이트 커패시턴스이다.
도3은 본 발명의 제2 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다. 이 능동 인덕터는, MOSFET(M1)과 PMOSFET(M2)을 포함하는 2개의 트랜지스터, 및 1개의 커패시터를 포함한다. MOSFET(M1)의 드레인과 접지간의 소신호출력임피던스(Z)는 다음식으로 주어진다.
Z = Vo/Io ≒ jω{C/(gml·gm)}
상기 회로구성에서, 출력 커패시턴스는 도2에 도시된 NMOSFET(M3)의 게이트 커패시턴스보다 훨씬 작은 PMOSFET(M2)의 소스 커패시턴스에 의해 결정된다.
도4는 본 발명의 제3 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다. 이 능동 인덕터는, MOSFET(M1,M3)과 PMOSFET(M2,M4)을 포함하는 4개의 트랜지스터, 및 1개의 커패시터를 포함한다. 즉, 도3에 도시된 한쌍의 회로구성이 결합되어 부유용량(C)을 갖는 미분형 능동 인덕터를 구성한다.
상기 미분형 능동 인덕터의 인덕턴스 값은 MOSFET의 상호컨덕턴스를 변화시킴으로써 전기적으로 제어될 수 있다.
본 발명의 능동 인덕터는 임의의 반도체집적회로 프로세스에서 실현될 수 있다. 그러나, 능동 인덕터인 상기 회로들의 최대동작주파수는, M0SFET의 최대동작주파수와 기생용량에 의해 제한된다. 따라서, 고주파회로(예컨대, RF-2GHz)에 적용하기 위해서는, 고주파트랜지스터(차단주파수 ft: 20GHz)를 가진 CMOS 프로세스가 요구된다. 또한, S0I(silicon-on-insulator) 기판상에 CM0S를 형성하는 것은, 소스-드레인 접합용량을 감소시키기 때문에 매우 유리하다.
도5는 본 발명의 제4 실시예에 의한 능동 인덕터의 회로구성을 나타내는 다이어그램이다. 또한, 도5에 도시된 회로 구성은 도2의 회로구성의 변형예이며, DC 바이어스 회로를 포함한다. 이 능동 인덕터는, NMOSFET(M1,M2,M4,M5,M6,M8,Ml0, M11)와 PMOSFET(M3,M7,M9,M12,M13)의 13개의 트랜지스터, 및 1개의 커패시터를 포함한다.
상기 NMOSFET(M1,M2) 및 PMOSFET(M3)은 인덕턴스를 결정하는 코어 트랜지스터(도2에 도시된 3개의 MOSFET)이다.
상기 NMOSFET(Ml0)는 출력저항(ro)을 증가시키기 위해 NMOSFET(M1)에 직렬로 케스케이드 접속된다. 또한, NMOSFET(M4)은 NMOSFET(M2)와 PMOSFET(M3)의 DC 바이어스점을 설정하기 위해 사용된다.
PMOSFET(M12,M13)는, 전류 미러회로를 형성하여 NMOSFET(M4,M6)에 대해서는 NMOSFET(M5)를 통해, NMOSFET(M1)에 대해서는 PMOSFET(M9)를 통해 바이어스 전류를 설정한다. 여기서, Io는 외부 바이어스전류이다.
주파수가 낮은 경우, NMOSFET(M4)의 드레인-소스 저항(rds4)은, 출력임피던스를 제한한다. 이 회로의 출력저항(ro)은 다음식으로 표현된다.
ro ≒ 1/ (gml·gm2,3·rds4)
여기서, gm2,3은 NMOSFET(M2)과 PMOSFET(M3)이 결합한 상호컨덕턴스이다.
회로의 출력노드는 Vo이다. 도5에 도시된 회로구성은, 상대적으로 저주파 응용에 이용되는 일례에 불과하고, 물론 모든 바이어스 트랜지스터 네트워크는 CMOS 프로세스에 집적된다. 또한, 회로를 단순화하기 위해, 수동소자(예컨대, 저항)를 사용하여 바이어스회로를 구성할 수 있다.
도6은 제4 실시예의 능동 인덕터의 출력임피던스 특성을 주파수로 나타내는 그래프이다. 또한, 노드(Vo)에서의 출력임피던스 Zo(측정치)가 주파수의 함수로 도시된다.
또한, 도5에 도시된 회로구성과 도6에 도시된 출력임피던스 특성을 갖는 능동 인덕터는, L=10μH의 인덕턴스로 동작하도록 설계된다. 상기 회로는 C=10pF의 커패시턴스를 갖는 커패시터를 사용하여 실현된다. 그 결과, 공진주파수의 피크는 ωo ∼20MHz에서 관측된다. 상기 회로의 출력임피던스(Zo)는 약25Ω 이다.
상기 회로 구성으로, 인덕턴스는 트랜지스터의 상호인덕턴스, 바이어스 전류 및 커패시터(C)의 커패시턴스에 의해 결정된다. 커패시터(C)의 형성은, 더블-폴리실리콘 커패시터(double-polysilicon capacitor) 프로세스를 이용하여 실현된다.
주파수응답과 인덕턴스 값은, 바이어스전류(Io)를 변화시킴으로써 조정된다.
본 발명의 능동 인덕터는, 적어도 1개 이상의 MOSFET와 1개의 커패시터(C)를 포함하는 회로구성으로 각각 실현된다. 인덕터에 대한 종래의 수동소자 및 종래의 회로구성에 비해, 다음과 같은 효과가 있다.
(1) 회로 면적은 수동소자에 비해 축소될 수 있다.
(2) 인덕턴스는 증가될 수 있다.
(3) 전기적으로 가변인 인덕터를 실현할 수 있다. 이는 프로세스 변화(fluctuation)에 대한 보정 및 튜닝에 있어서 중요하다.
(4) 구성 부품 수를 줄일 수 있다.
(5) 동작주파수 범위는, 고주파 MOS 트랜지스터를 이용하거나 기생용량을 감소시키기 위한 SOI기판을 이용함으로써 확대될 수 있다.
본 발명에 따른 능동 인덕터는 종래의 능동 인덕터에 비해 주파수응답이 뛰어나고, 소형화가 가능하다.

Claims (8)

  1. 게이트, 출력단자인 드레인, 및 접지된 소스를 포함하고 상호컨덕턴스가 gm1인 MOSFET; 및
    대향 단자들로 구성되어 일측 단자는 접지되고 타 단자는 상기 MOSFET의 게이트 및 상호컨덕턴스가 gm인 전압제어 정전류원에 접속되는, 커패시턴스 C를 갖는 커패시터를 포함하고,
    상기 커패시터는 커패시턴스 C를 가지며, 그 일단자가 상기 MOSFET의 소스 또는 드레인에 직접 연결되지 않고 MOSFET의 게이트에 연결되고,
    상기 출력단자와 접지 사이의 소신호 출력 임피던스(Zo)의 값이 Zo=jω{C/(gml·gm)} (여기서 ω는 각주파수)이고, 인덕턴스(Leq)의 값은 Leq={C/(gml·gm)}로서 동작하는, 능동 인덕터.
  2. 제1항에 있어서, 상기 전압제어 정전류원의 상호컨덕턴스(gm)를 조정함으로써 상기 인덕턴스(Leq)를 전기적으로 변화시키는 능동 인덕터.
  3. 제1항에 있어서, 상기 MOSFET의 상호컨덕턴스(gm1)를 조정함으로써 상기 인덕턴스(Leq)를 전기적으로 변화시키는 능동 인덕터.
  4. 제1항에 있어서, 상기 전압제어 정전류원은, 게이트, 드레인 및 소스를 각각 포함하고 서로 캐스케이드 접속된 NMOSFET와 PMOSFET을 포함하며, 상기 NMOSFET의 드레인은 고정 전위로 유지되고, 상기 NMOSFET의 게이트는 상기 MOSFET의 드레인에접속되며, 상기 NMOSFET의 소스는 상기 PMOSFET의 소스에 접속되고, 상기 PMOSFET의 게이트는 가변 전위에 접속되며, 상기 PMOSFET의 드레인은 상기 MOSFET의 게이트에 접속되는, 능동 인덕터.
  5. 제1항에 있어서, 상기 전압제어 정전류원은 PMOSFET을 포함하고, 상기 PMOSFET의 소스는 상기 MOSFET의 드레인에 접속되며, 그 게이트는 가변 전위에 접속되고, 그 드레인은 상기 MOSFET의 게이트에 접속되는, 능동 인덕터.
  6. 게이트, 출력단자인 드레인, 및 접지된 소스를 각각 포함하는 2개의 NMOSFET;
    게이트, 드레인 및 소스를 각각 포함하고, 게이트들이 DC 전위에 공동 접속되며, 소스들은 상기 NMOSFET의 드레인들에 각각 접속되는 2개의 PMOSFET; 및
    상기 NMOSFET들의 게이트들에 각각 접속되는 대향 단자들을 갖는 1개의 커패시터를 포함하는, 능동 인덕터.
  7. 제6항에 있어서, 상기 2개의 PMOSFET의 상호컨덕턴스를 조정함으로써 전기적으로 변화되는 인덕턴스를 갖는 능동 인덕터.
  8. 제6항에 있어서, 상기 2개의 PMOSFET의 게이트에 인가되는 DC 전압을 조정함으로써 전기적으로 변화되는 인덕턴스를 갖는 능동 인덕터.
KR10-2001-0008680A 2000-02-21 2001-02-21 능동 인덕터 KR100402706B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000042949A JP3599627B2 (ja) 2000-02-21 2000-02-21 能動インダクタ
JP2000-042949 2000-02-21

Publications (2)

Publication Number Publication Date
KR20010083228A KR20010083228A (ko) 2001-08-31
KR100402706B1 true KR100402706B1 (ko) 2003-10-22

Family

ID=18565947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0008680A KR100402706B1 (ko) 2000-02-21 2001-02-21 능동 인덕터

Country Status (6)

Country Link
US (1) US6515560B1 (ko)
EP (1) EP1128554A3 (ko)
JP (1) JP3599627B2 (ko)
KR (1) KR100402706B1 (ko)
CN (1) CN1184739C (ko)
TW (1) TW483237B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020450B2 (en) * 2000-09-05 2006-03-28 Nec Corporation Active inductors using bipolar silicon transistors
JP4481590B2 (ja) * 2003-05-15 2010-06-16 ルネサスエレクトロニクス株式会社 アクティブインダクタンス回路及び差動アンプ回路
US7199685B2 (en) * 2004-08-30 2007-04-03 Agere Systems Inc. Three-terminal, tunable active inductor
US7453315B2 (en) * 2006-04-26 2008-11-18 Infineon Technologies Ag Active inductive load that enhances circuit bandwidth
US7639079B2 (en) 2007-02-09 2009-12-29 Agere Systems Inc. Techniques for designing wide band low noise amplifiers
CN101174821B (zh) * 2007-09-27 2010-08-25 复旦大学 一种与温度及电源电压无关的可调有源电感
GB0724475D0 (en) * 2007-12-14 2008-01-30 Acp Advanced Circuit Pursuit A Variable inductor
CN101197560B (zh) * 2007-12-27 2011-06-22 复旦大学 采用有源电感的中频lc并联谐振回路
US7889004B1 (en) 2009-09-30 2011-02-15 Analog Devices, Inc. Operational amplifiers with enhanced parameters
CN102013868B (zh) * 2010-11-30 2013-11-20 中山大学 数控可变电感
CN102111123B (zh) * 2011-01-07 2013-06-19 清华大学 一种基于正反馈的悬浮差分有源电感
CN102142829B (zh) * 2011-02-25 2013-07-24 清华大学 一种基于正反馈的悬浮差分有源电感
ITMI20112243A1 (it) * 2011-12-12 2013-06-13 Uni Degli Studi Dell A Quila Circuito elettronico a basso rumore simulante il comportamento di un induttanza
JP6036564B2 (ja) * 2013-06-14 2016-11-30 富士通株式会社 可変インダクタ回路及び高周波回路
CN103414466B (zh) * 2013-08-08 2016-01-20 南京邮电大学 一种高速的环形压控振荡器
US9276532B2 (en) * 2013-08-28 2016-03-01 Analog Devices, Inc. High speed amplifier
US9312819B1 (en) * 2015-03-24 2016-04-12 Global Unichip Corporation Active inductor and associated amplifying circuit
JP6740122B2 (ja) * 2016-12-28 2020-08-12 キオクシア株式会社 アクティブインダクタ及び増幅回路
CN108768342B (zh) * 2018-05-31 2021-09-03 北京工业大学 一种射频集成有源电感
US20200081467A1 (en) * 2018-09-07 2020-03-12 Qualcomm Incorporated Gyrator-based low-dropout (ldo) regulator
CN111884622B (zh) * 2020-07-06 2022-12-23 北京工业大学 一种宽频带工作的差分有源电感
CN111917381A (zh) * 2020-08-11 2020-11-10 深圳市时代速信科技有限公司 一种基于有源电感的低噪声放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63219150A (ja) 1987-03-07 1988-09-12 A T R Hikari Denpa Tsushin Kenkyusho:Kk 能動インダクタ
JPH0616578B2 (ja) 1989-02-02 1994-03-02 株式会社エイ・ティ・アール光電波通信研究所 能動インダクタ
JP3204481B2 (ja) 1994-12-27 2001-09-04 日本電信電話株式会社 能動インダクタ
JP3216693B2 (ja) 1995-02-01 2001-10-09 日本電信電話株式会社 能動インダクタ
KR100265761B1 (ko) * 1997-12-08 2000-09-15 윤종용 능동인덕터

Also Published As

Publication number Publication date
US6515560B1 (en) 2003-02-04
CN1184739C (zh) 2005-01-12
JP3599627B2 (ja) 2004-12-08
TW483237B (en) 2002-04-11
EP1128554A3 (en) 2002-07-17
KR20010083228A (ko) 2001-08-31
CN1312613A (zh) 2001-09-12
JP2001237672A (ja) 2001-08-31
EP1128554A2 (en) 2001-08-29

Similar Documents

Publication Publication Date Title
KR100402706B1 (ko) 능동 인덕터
US7253707B2 (en) Tunable active inductor
KR101071599B1 (ko) 자기-바이어스 전압 제어 발진기
US9935583B2 (en) Power amplifier circuit
CA2265425A1 (en) Active tunable inductor
Ben Hammadi et al. RF and microwave reconfigurable bandpass filter design using optimized active inductor circuit
US20090072919A1 (en) Voltage-controlled oscillator with wide oscillation frequency range and linear characteristics
Pascht et al. A CMOS low noise amplifier at 2.4 GHz with active inductor load
JPH10209781A (ja) 差動回路を含む電子回路
KR101043668B1 (ko) 능동 인덕터
US20080169794A1 (en) Systems for providing a constant resistance
US20060255871A1 (en) Inverting amplifier and crystal oscillator having same
US7157954B2 (en) Semiconductor type two phase locked loop filter
US20060044099A1 (en) Three-terminal, tunable active inductor
US6087896A (en) Compensation technique using MOS capacitance
US6252460B1 (en) FET balun transformer
KR100476559B1 (ko) 온도 보상 수정 발진기의 사인 버퍼 회로
Hammadi et al. Compact tunable bandpass filter for RF and microwave applications
JPH11195935A (ja) 高周波集積回路装置
JP3332657B2 (ja) ミキサ回路
Voo et al. Efficient tunable continuous-time integrated current-mode filter designs
JPH11205055A (ja) 可変利得差動増幅回路
JP2639808B2 (ja) アクテイブフイルタ
JP3213873B2 (ja) 電圧制御発振器
JP2002353736A (ja) 発振器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee