JP3213873B2 - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JP3213873B2 JP3213873B2 JP05828995A JP5828995A JP3213873B2 JP 3213873 B2 JP3213873 B2 JP 3213873B2 JP 05828995 A JP05828995 A JP 05828995A JP 5828995 A JP5828995 A JP 5828995A JP 3213873 B2 JP3213873 B2 JP 3213873B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- source
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタを用いた
小型で周波数可変範囲の大きい電圧制御発振器に関す
る。
小型で周波数可変範囲の大きい電圧制御発振器に関す
る。
【０００２】
【従来の技術】従来のこの種の発振器には、「マイクロ
波半導体回路」（１９９３年９月２４日発行、日刊工業
新聞社刊、第１６５頁〜第１８１頁）に記載されている
ように、高周波化に伴う寄生リアクタンスを巧みに利用
した並列帰還形や直列帰還形と呼ばれる回路形式があ
る。
波半導体回路」（１９９３年９月２４日発行、日刊工業
新聞社刊、第１６５頁〜第１８１頁）に記載されている
ように、高周波化に伴う寄生リアクタンスを巧みに利用
した並列帰還形や直列帰還形と呼ばれる回路形式があ
る。
【０００３】図１６に、従来例のＦＥＴ（電界効果トラ
ンジスタ）３１を用いた直列帰還構成の電圧制御発振器
（ＶＣＯ）を示す。同図において、Ｒ１（４１）はＦＥ
Ｔのバイアス供給用抵抗、Ｒ２（４２）はバラクタダイ
オードの容量値を変化させるバイアス供給用抵抗であ
る。また、Ｃは直流電圧阻止用のコンデンサ、Ｌは直流
バイパス用のインダクタである。インダクタＬ１及びＬ
２（４３及び４４）はスパイラルインダクタ、マイクロ
ストリップ線路又はコプレーナ線路等を用いて構成され
る。発振周波数は、抵抗Ｒ２に与える電圧Ｖｃを制御し
てバラクタダイオードＤ１（４７）の容量値を変化さ
せ、これとインダクタＬ１及びＬ２並びにコンデンサＣ
１（４５）の設定値とで決定される並列共振周波数を変
化させることで可変としている。
ンジスタ）３１を用いた直列帰還構成の電圧制御発振器
（ＶＣＯ）を示す。同図において、Ｒ１（４１）はＦＥ
Ｔのバイアス供給用抵抗、Ｒ２（４２）はバラクタダイ
オードの容量値を変化させるバイアス供給用抵抗であ
る。また、Ｃは直流電圧阻止用のコンデンサ、Ｌは直流
バイパス用のインダクタである。インダクタＬ１及びＬ
２（４３及び４４）はスパイラルインダクタ、マイクロ
ストリップ線路又はコプレーナ線路等を用いて構成され
る。発振周波数は、抵抗Ｒ２に与える電圧Ｖｃを制御し
てバラクタダイオードＤ１（４７）の容量値を変化さ
せ、これとインダクタＬ１及びＬ２並びにコンデンサＣ
１（４５）の設定値とで決定される並列共振周波数を変
化させることで可変としている。
【０００４】ここで、端子１及び２から発振器側をみた
インピーダンスをＺ0 とすると、Ｚ0 の実部が負性抵抗
値を有し、その絶対値が負荷ＺＬの実部より大きけれ
ば、発振器は発振可能となる。即ち、 Ｒｅ（Ｚ0 ）＜０ かつ ｜Ｒｅ（Ｚ0 ）｜≧Ｒｅ（ＺＬ） （１） の場合である。
インピーダンスをＺ0 とすると、Ｚ0 の実部が負性抵抗
値を有し、その絶対値が負荷ＺＬの実部より大きけれ
ば、発振器は発振可能となる。即ち、 Ｒｅ（Ｚ0 ）＜０ かつ ｜Ｒｅ（Ｚ0 ）｜≧Ｒｅ（ＺＬ） （１） の場合である。
【０００５】さらに、Ｚ0 の虚部とＺＬの虚部に関し
て、ωを角周波数とすると、 Ｉｍ（Ｚ0 ）＋Ｉｍ（ＺＬ）＝０ （２） δ（Ｉｍ（Ｚ0 （ω））＋Ｉｍ（ＺＬ（ω）））／（δω）＞０ （３） の関係を満たすように発振開始点が決まる。
て、ωを角周波数とすると、 Ｉｍ（Ｚ0 ）＋Ｉｍ（ＺＬ）＝０ （２） δ（Ｉｍ（Ｚ0 （ω））＋Ｉｍ（ＺＬ（ω）））／（δω）＞０ （３） の関係を満たすように発振開始点が決まる。
【０００６】発振器は、この発振開始点から、回路に存
在する微弱雑音電圧・電流や、電源投入時の過渡現象に
よる微小高調波等の小信号を選択的に増幅し、大信号動
作である定常発振状態へと移行する。
在する微弱雑音電圧・電流や、電源投入時の過渡現象に
よる微小高調波等の小信号を選択的に増幅し、大信号動
作である定常発振状態へと移行する。
【０００７】
【発明が解決しようとする課題】以上のように構成され
た従来の電圧制御発振器によると、共振回路のインダク
タンス成分を構成するために、スパイラルインダクタ、
マイクロストリップ線路又はコプレーナ線路等の伝送線
路を用いる必要があり、このような伝送線路を用いるこ
とは回路の小型化の妨げになる。また、周波数を変化さ
せるためにバラクタダイオード等の接合容量がバイアス
電圧によって変化することを利用しているため、可変周
波数範囲が狭いという問題もあった。
た従来の電圧制御発振器によると、共振回路のインダク
タンス成分を構成するために、スパイラルインダクタ、
マイクロストリップ線路又はコプレーナ線路等の伝送線
路を用いる必要があり、このような伝送線路を用いるこ
とは回路の小型化の妨げになる。また、周波数を変化さ
せるためにバラクタダイオード等の接合容量がバイアス
電圧によって変化することを利用しているため、可変周
波数範囲が狭いという問題もあった。
【０００８】従って本発明の目的は、以上の問題点を解
決でき、例えばマイクロ波帯以上の高周波帯においても
小型で、構成が簡単であり、周波数可変範囲の広い電圧
制御発振器を提供することにある。
決でき、例えばマイクロ波帯以上の高周波帯においても
小型で、構成が簡単であり、周波数可変範囲の広い電圧
制御発振器を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、ソース
又はエミッタ接地の第１のトランジスタと、ソース又は
エミッタ電極が第１のトランジスタのドレイン又はコレ
クタ電極に接続されたゲート又はベース接地の第２のト
ランジスタと、ドレイン又はコレクタ電極が第１のトラ
ンジスタのゲート又はベース電極に接続され、ソース又
はエミッタ電極が第２のトランジスタのドレイン又はコ
レクタ電極に接続され、かつゲート又はベース電極が第
２のトランジスタのソース又はエミッタ電極に接続され
た第３のトランジスタとを備えており、第２のトランジ
スタのドレイン又はコレクタ電極にコンデンサの一端を
接続し、このコンデンサの他端と第２のトランジスタの
ゲート又はベース電極とで出力端子を構成した電圧制御
発振器が提供される。
又はエミッタ接地の第１のトランジスタと、ソース又は
エミッタ電極が第１のトランジスタのドレイン又はコレ
クタ電極に接続されたゲート又はベース接地の第２のト
ランジスタと、ドレイン又はコレクタ電極が第１のトラ
ンジスタのゲート又はベース電極に接続され、ソース又
はエミッタ電極が第２のトランジスタのドレイン又はコ
レクタ電極に接続され、かつゲート又はベース電極が第
２のトランジスタのソース又はエミッタ電極に接続され
た第３のトランジスタとを備えており、第２のトランジ
スタのドレイン又はコレクタ電極にコンデンサの一端を
接続し、このコンデンサの他端と第２のトランジスタの
ゲート又はベース電極とで出力端子を構成した電圧制御
発振器が提供される。
【００１０】本発明によれば、さらに、ソース又はエミ
ッタ接地の第１のトランジスタと、ソース又はエミッタ
電極が第１のトランジスタのドレイン又はコレクタ電極
に接続されたゲート又はベース接地の第２のトランジス
タと、ソース又はエミッタ電極が第２のトランジスタの
ドレイン又はコレクタ電極に接続され、かつゲート又は
ベース電極が第１のトランジスタのソース又はエミッタ
電極に接続された第３のトランジスタと、ソース又はエ
ミッタ電極が第３のトランジスタのドレイン又はコレク
タ電極に接続され、ゲート又はベース電極が第３のトラ
ンジスタのソース又はエミッタ電極に接続され、かつド
レイン又はコレクタ電極が第１のトランジスタのゲート
又はベース電極に接続された第４のトランジスタとを備
えており、第３のトランジスタのドレイン又はコレクタ
電極にコンデンサの一端を接続し、このコンデンサの他
端と第３のトランジスタのゲート又はベース電極とで出
力端子を構成した電圧制御発振器が提供される。
ッタ接地の第１のトランジスタと、ソース又はエミッタ
電極が第１のトランジスタのドレイン又はコレクタ電極
に接続されたゲート又はベース接地の第２のトランジス
タと、ソース又はエミッタ電極が第２のトランジスタの
ドレイン又はコレクタ電極に接続され、かつゲート又は
ベース電極が第１のトランジスタのソース又はエミッタ
電極に接続された第３のトランジスタと、ソース又はエ
ミッタ電極が第３のトランジスタのドレイン又はコレク
タ電極に接続され、ゲート又はベース電極が第３のトラ
ンジスタのソース又はエミッタ電極に接続され、かつド
レイン又はコレクタ電極が第１のトランジスタのゲート
又はベース電極に接続された第４のトランジスタとを備
えており、第３のトランジスタのドレイン又はコレクタ
電極にコンデンサの一端を接続し、このコンデンサの他
端と第３のトランジスタのゲート又はベース電極とで出
力端子を構成した電圧制御発振器が提供される。
【００１１】本発明によれば、また、ソース又はエミッ
タ接地の第１のトランジスタと、ソース又はエミッタ電
極が第１のトランジスタのドレイン又はコレクタ電極に
接続されたゲート又はベース接地の第２のトランジスタ
と、ソース又はエミッタ電極が第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が第２のトランジスタのソース又はエミッタ電
極に接続された第３のトランジスタと、ソース又はエミ
ッタ電極が第３のトランジスタのドレイン又はコレクタ
電極に接続され、ゲート又はベース電極が第１のトラン
ジスタのソース又はエミッタ電極に接続され、かつドレ
イン又はコレクタ電極が第１のトランジスタのゲート又
はベース電極に接続された第４のトランジスタとを備え
ており、第２のトランジスタのドレイン又はコレクタ電
極にコンデンサの一端を接続し、このコンデンサの他端
と第２のトランジスタのゲート又はベース電極とで出力
端子を構成した電圧制御発振器が提供される。
タ接地の第１のトランジスタと、ソース又はエミッタ電
極が第１のトランジスタのドレイン又はコレクタ電極に
接続されたゲート又はベース接地の第２のトランジスタ
と、ソース又はエミッタ電極が第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が第２のトランジスタのソース又はエミッタ電
極に接続された第３のトランジスタと、ソース又はエミ
ッタ電極が第３のトランジスタのドレイン又はコレクタ
電極に接続され、ゲート又はベース電極が第１のトラン
ジスタのソース又はエミッタ電極に接続され、かつドレ
イン又はコレクタ電極が第１のトランジスタのゲート又
はベース電極に接続された第４のトランジスタとを備え
ており、第２のトランジスタのドレイン又はコレクタ電
極にコンデンサの一端を接続し、このコンデンサの他端
と第２のトランジスタのゲート又はベース電極とで出力
端子を構成した電圧制御発振器が提供される。
【００１２】本発明によれば、さらにまた、ソース又は
エミッタ接地の第１のトランジスタと、ソース又はエミ
ッタ電極が第１のトランジスタのドレイン又はコレクタ
電極に接続されたゲート又はベース接地の第２のトラン
ジスタと、ソース又はエミッタ電極が第２のトランジス
タのドレイン又はコレクタ電極に接続され、かつゲート
又はベース電極が第２のトランジスタのソース又はエミ
ッタ電極に接続された第３のトランジスタと、ソース又
はエミッタ電極が第３のトランジスタのドレイン又はコ
レクタ電極に接続され、ゲート又はベース電極が第３の
トランジスタのソース又はエミッタ電極に接続され、か
つドレイン又はコレクタ電極が第１のトランジスタのゲ
ート又はベース電極に接続された第４のトランジスタと
を備えており、第３のトランジスタのドレイン又はコレ
クタ電極にコンデンサの一端を接続し、このコンデンサ
の他端と第１のトランジスタのソース又はエミッタ電極
とで出力端子を構成した電圧制御発振器が提供される。
エミッタ接地の第１のトランジスタと、ソース又はエミ
ッタ電極が第１のトランジスタのドレイン又はコレクタ
電極に接続されたゲート又はベース接地の第２のトラン
ジスタと、ソース又はエミッタ電極が第２のトランジス
タのドレイン又はコレクタ電極に接続され、かつゲート
又はベース電極が第２のトランジスタのソース又はエミ
ッタ電極に接続された第３のトランジスタと、ソース又
はエミッタ電極が第３のトランジスタのドレイン又はコ
レクタ電極に接続され、ゲート又はベース電極が第３の
トランジスタのソース又はエミッタ電極に接続され、か
つドレイン又はコレクタ電極が第１のトランジスタのゲ
ート又はベース電極に接続された第４のトランジスタと
を備えており、第３のトランジスタのドレイン又はコレ
クタ電極にコンデンサの一端を接続し、このコンデンサ
の他端と第１のトランジスタのソース又はエミッタ電極
とで出力端子を構成した電圧制御発振器が提供される。
【００１３】本発明によれば、また、ソース又はエミッ
タ接地の第１のトランジスタと、ソース又はエミッタ電
極が第１のトランジスタのドレイン又はコレクタ電極に
接続されたゲート又はベース接地の第２のトランジスタ
と、ソース又はエミッタ電極が第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が第２のトランジスタのソース又はエミッタ電
極に接続された第３のトランジスタと、ソース又はエミ
ッタ電極が第３のトランジスタのドレイン又はコレクタ
電極に接続され、ゲート又はベース電極が第３のトラン
ジスタのソース又はエミッタ電極に接続され、かつドレ
イン又はコレクタ電極が第１のトランジスタのゲート又
はベース電極に接続された第４のトランジスタとを備え
ており、第２のトランジスタのドレイン又はコレクタ電
極にコンデンサの一端を接続し、このコンデンサの他端
と第２のトランジスタのゲート又はベース電極とで出力
端子を構成した電圧制御発振器が提供される。
タ接地の第１のトランジスタと、ソース又はエミッタ電
極が第１のトランジスタのドレイン又はコレクタ電極に
接続されたゲート又はベース接地の第２のトランジスタ
と、ソース又はエミッタ電極が第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が第２のトランジスタのソース又はエミッタ電
極に接続された第３のトランジスタと、ソース又はエミ
ッタ電極が第３のトランジスタのドレイン又はコレクタ
電極に接続され、ゲート又はベース電極が第３のトラン
ジスタのソース又はエミッタ電極に接続され、かつドレ
イン又はコレクタ電極が第１のトランジスタのゲート又
はベース電極に接続された第４のトランジスタとを備え
ており、第２のトランジスタのドレイン又はコレクタ電
極にコンデンサの一端を接続し、このコンデンサの他端
と第２のトランジスタのゲート又はベース電極とで出力
端子を構成した電圧制御発振器が提供される。
【００１４】本発明によれば、さらにまた、ソース又は
エミッタ接地の第１のトランジスタと、ソース又はエミ
ッタ電極が第１のトランジスタのドレイン又はコレクタ
電極に接続されたゲート又はベース接地の第２のトラン
ジスタと、ソース又はエミッタ電極が第２のトランジス
タのドレイン又はコレクタ電極に接続され、かつゲート
又はベース電極が第２のトランジスタのソース又はエミ
ッタ電極に接続された第３のトランジスタと、ソース又
はエミッタ電極が第３のトランジスタのドレイン又はコ
レクタ電極に接続され、ゲート又はベース電極が第２の
トランジスタのソース又はエミッタ電極に接続され、か
つドレイン又はコレクタ電極が第１のトランジスタのゲ
ート又はベース電極に接続された第４のトランジスタと
を備えており、第３のトランジスタのドレイン又はコレ
クタ電極にコンデンサの一端を接続し、このコンデンサ
の他端と第１のトランジスタのソース又はエミッタ電極
とで出力端子を構成した電圧制御発振器が提供される。
エミッタ接地の第１のトランジスタと、ソース又はエミ
ッタ電極が第１のトランジスタのドレイン又はコレクタ
電極に接続されたゲート又はベース接地の第２のトラン
ジスタと、ソース又はエミッタ電極が第２のトランジス
タのドレイン又はコレクタ電極に接続され、かつゲート
又はベース電極が第２のトランジスタのソース又はエミ
ッタ電極に接続された第３のトランジスタと、ソース又
はエミッタ電極が第３のトランジスタのドレイン又はコ
レクタ電極に接続され、ゲート又はベース電極が第２の
トランジスタのソース又はエミッタ電極に接続され、か
つドレイン又はコレクタ電極が第１のトランジスタのゲ
ート又はベース電極に接続された第４のトランジスタと
を備えており、第３のトランジスタのドレイン又はコレ
クタ電極にコンデンサの一端を接続し、このコンデンサ
の他端と第１のトランジスタのソース又はエミッタ電極
とで出力端子を構成した電圧制御発振器が提供される。
【００１５】本発明によれば、さらに、ソース又はエミ
ッタ接地の第１のトランジスタと、ソース又はエミッタ
電極が第１のトランジスタのドレイン又はコレクタ電極
に接続されたゲート又はベース接地の第２のトランジス
タと、ソース又はエミッタ電極が第２のトランジスタの
ドレイン又はコレクタ電極に接続され、かつゲート又は
ベース電極が第２のトランジスタのソース又はエミッタ
電極に接続された第３のトランジスタと、ソース又はエ
ミッタ電極が第３のトランジスタのドレイン又はコレク
タ電極に接続され、ゲート又はベース電極が第２のトラ
ンジスタのソース又はエミッタ電極に接続され、かつド
レイン又はコレクタ電極が第１のトランジスタのゲート
又はベース電極に接続された第４のトランジスタとを備
えており、第２のトランジスタのドレイン又はコレクタ
電極にコンデンサの一端を接続し、このコンデンサの他
端と第２のトランジスタのゲート又はベース電極とで出
力端子を構成した電圧制御発振器が提供される。
ッタ接地の第１のトランジスタと、ソース又はエミッタ
電極が第１のトランジスタのドレイン又はコレクタ電極
に接続されたゲート又はベース接地の第２のトランジス
タと、ソース又はエミッタ電極が第２のトランジスタの
ドレイン又はコレクタ電極に接続され、かつゲート又は
ベース電極が第２のトランジスタのソース又はエミッタ
電極に接続された第３のトランジスタと、ソース又はエ
ミッタ電極が第３のトランジスタのドレイン又はコレク
タ電極に接続され、ゲート又はベース電極が第２のトラ
ンジスタのソース又はエミッタ電極に接続され、かつド
レイン又はコレクタ電極が第１のトランジスタのゲート
又はベース電極に接続された第４のトランジスタとを備
えており、第２のトランジスタのドレイン又はコレクタ
電極にコンデンサの一端を接続し、このコンデンサの他
端と第２のトランジスタのゲート又はベース電極とで出
力端子を構成した電圧制御発振器が提供される。
【００１６】上述のトランジスタにおけるソース又はエ
ミッタ電極とゲート又はベース電極との間にコンデンサ
を接続してもよい。
ミッタ電極とゲート又はベース電極との間にコンデンサ
を接続してもよい。
【００１７】上述のトランジスタは、ＦＥＴ（電界効果
トランジスタ）であっても、ＨＥＭＴ（高電子移動度ト
ランジスタ）であっても、また、バイポーラトランジス
タであってもよい。
トランジスタ）であっても、ＨＥＭＴ（高電子移動度ト
ランジスタ）であっても、また、バイポーラトランジス
タであってもよい。
【００１８】
【作用】負性抵抗値を有する可変インダクタと、これに
直列に接続したコンデンサとで直列共振回路を形成でき
る。その結果、従来の電圧制御発振器と比較して従来個
別であった負性抵抗発生回路と共振回路とを一体化で
き、また、共振回路のインダクタンス成分としてスパイ
ラルインダクタ、マイクロストリップ線路又はコプレー
ナ線路等の伝送線路を用いる必要がなく、マイクロ波帯
以上の高周波帯においても小型で、構成が簡単になる。
さらに、本発明の構成では直列共振回路を形成できるた
め、従来の並列共振回路を構成する場合に比較して、負
性抵抗発生領域を低い周波数帯まで大幅に広げることが
できる。そのため、インピーダンス変換回路を付加する
等の工夫をせずに発振可能周波数領域を拡大することが
できる。そして、ＦＥＴの相互コンダクタンスｇｍを、
バイアス電圧を制御して変化させることによりインダク
タンス値を大幅に変化させることができ、バラクタダイ
オードの接合容量値をバイアス電圧で変化させる従来構
成よりも可変周波数範囲を広くできる。
直列に接続したコンデンサとで直列共振回路を形成でき
る。その結果、従来の電圧制御発振器と比較して従来個
別であった負性抵抗発生回路と共振回路とを一体化で
き、また、共振回路のインダクタンス成分としてスパイ
ラルインダクタ、マイクロストリップ線路又はコプレー
ナ線路等の伝送線路を用いる必要がなく、マイクロ波帯
以上の高周波帯においても小型で、構成が簡単になる。
さらに、本発明の構成では直列共振回路を形成できるた
め、従来の並列共振回路を構成する場合に比較して、負
性抵抗発生領域を低い周波数帯まで大幅に広げることが
できる。そのため、インピーダンス変換回路を付加する
等の工夫をせずに発振可能周波数領域を拡大することが
できる。そして、ＦＥＴの相互コンダクタンスｇｍを、
バイアス電圧を制御して変化させることによりインダク
タンス値を大幅に変化させることができ、バラクタダイ
オードの接合容量値をバイアス電圧で変化させる従来構
成よりも可変周波数範囲を広くできる。
【００１９】
【実施例】第１の実施例（請求項１に対応） 図１は、本発明の電圧制御発振器の第１の実施例の構成
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）及
びＦＥＴ１４（本発明の第３のトランジスタに対応）で
一方向の帰還をかける構成になっている。ここで、ＦＥ
Ｔ１１のドレイン電極Ｄに容量値Ｃｋのコンデンサ２３
の一端を接続し、その他端とＦＥＴ１１のゲート電極Ｇ
とで発振器の出力端子１及び２とする。なお、図中のＣ
は直流電圧阻止用のコンデンサである。
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）及
びＦＥＴ１４（本発明の第３のトランジスタに対応）で
一方向の帰還をかける構成になっている。ここで、ＦＥ
Ｔ１１のドレイン電極Ｄに容量値Ｃｋのコンデンサ２３
の一端を接続し、その他端とＦＥＴ１１のゲート電極Ｇ
とで発振器の出力端子１及び２とする。なお、図中のＣ
は直流電圧阻止用のコンデンサである。
【００２０】本実施例の構成において、端子１及び２か
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１１
及び１４が電気的に同じ特性を有し、ゲート直下のゲー
ト・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓf 及びＣｇ
ｓa と、相互コンダクタンスｇｍ1 、ｇｍf 及びｇｍa
のみで表すものとする。
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１１
及び１４が電気的に同じ特性を有し、ゲート直下のゲー
ト・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓf 及びＣｇ
ｓa と、相互コンダクタンスｇｍ1 、ｇｍf 及びｇｍa
のみで表すものとする。
【００２１】マイクロ波帯の比較的低い周波数帯におい
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍf ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍf ＋１／ｇｍa ） ＋１／ｊωＣｋ （１−１） で表され、その等価回路は図２ａに示すように、負性抵
抗値を有する直列共振回路になる。
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍf ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍf ＋１／ｇｍa ） ＋１／ｊωＣｋ （１−１） で表され、その等価回路は図２ａに示すように、負性抵
抗値を有する直列共振回路になる。
【００２２】次に、使用するＦＥＴの相互コンダクタン
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図２ｂ及
び図２ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図２ｂ及
び図２ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
【００２３】ＦＥＴのバイアス電圧を制御することでｇ
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（１−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるので、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器が広い周波数範囲におい
て良好に動作することがわかる。
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（１−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるので、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器が広い周波数範囲におい
て良好に動作することがわかる。
【００２４】第２の実施例（請求項２に対応） 図３は、本発明の電圧制御発振器の第２の実施例の構成
を示す。同図において、ゲート接地のＦＥＴ１１（本発
明の第２のトランジスタに対応）のドレイン電極Ｄから
ソース接地のＦＥＴ１２（本発明の第１のトランジスタ
に対応）のゲート電極Ｇに対して、ゲート接地でカスコ
ード接続したＦＥＴ１３（本発明の第３のトランジスタ
に対応）及びＦＥＴ１４（本発明の第４のトランジスタ
に対応）で一方向の帰還をかける構成になっている。こ
こで、ＦＥＴ１３のドレイン電極Ｄに容量値Ｃｋのコン
デンサ２３の一端を接続し、その他端とＦＥＴ１３のゲ
ート電極Ｇとで発振器の出力端子１及び２とする。な
お、図中のＣは直流電圧阻止用のコンデンサである。
を示す。同図において、ゲート接地のＦＥＴ１１（本発
明の第２のトランジスタに対応）のドレイン電極Ｄから
ソース接地のＦＥＴ１２（本発明の第１のトランジスタ
に対応）のゲート電極Ｇに対して、ゲート接地でカスコ
ード接続したＦＥＴ１３（本発明の第３のトランジスタ
に対応）及びＦＥＴ１４（本発明の第４のトランジスタ
に対応）で一方向の帰還をかける構成になっている。こ
こで、ＦＥＴ１３のドレイン電極Ｄに容量値Ｃｋのコン
デンサ２３の一端を接続し、その他端とＦＥＴ１３のゲ
ート電極Ｇとで発振器の出力端子１及び２とする。な
お、図中のＣは直流電圧阻止用のコンデンサである。
【００２５】本実施例の構成において、端子１及び２か
らＦＥＴ１３側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
らＦＥＴ１３側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
【００２６】マイクロ波帯の比較的低い周波数帯におい
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍf ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍf ＋１／ｇｍa ） ＋１／ｊωＣｋ （２−１） で表され、その等価回路は図４ａに示すように、負性抵
抗値を有する直列共振回路になる。
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍf ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍf ＋１／ｇｍa ） ＋１／ｊωＣｋ （２−１） で表され、その等価回路は図４ａに示すように、負性抵
抗値を有する直列共振回路になる。
【００２７】次に、使用するＦＥＴの相互コンダクタン
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図４ｂ及
び図４ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図４ｂ及
び図４ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
【００２８】ＦＥＴのバイアス電圧を制御することでｇ
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（２−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるので、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（２−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるので、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
【００２９】第３の実施例（請求項３に対応） 図５は、本発明の電圧制御発振器の第３の実施例の構成
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）及
びＦＥＴ１３（本発明の第３のトランジスタに対応）と
ゲート接地のＦＥＴ１４（本発明の第４のトランジスタ
に対応）とを縦続接続して一方向の帰還をかける構成に
なっている。ここで、ＦＥＴ１１のドレイン電極Ｄに容
量値Ｃｋのコンデンサ２３の一端を接続し、その他端と
ＦＥＴ１１のゲート電極Ｇとで発振器の出力端子１及び
２とする。なお、図中のＣは直流電圧阻止用のコンデン
サである。
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）及
びＦＥＴ１３（本発明の第３のトランジスタに対応）と
ゲート接地のＦＥＴ１４（本発明の第４のトランジスタ
に対応）とを縦続接続して一方向の帰還をかける構成に
なっている。ここで、ＦＥＴ１１のドレイン電極Ｄに容
量値Ｃｋのコンデンサ２３の一端を接続し、その他端と
ＦＥＴ１１のゲート電極Ｇとで発振器の出力端子１及び
２とする。なお、図中のＣは直流電圧阻止用のコンデン
サである。
【００３０】本実施例の構成において、端子１及び２か
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
【００３１】マイクロ波帯の比較的低い周波数帯におい
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍ2 ＋１／ｇｍf ） ＋１／ｊωＣｋ （３−１） で表され、その等価回路は図６ａに示すように、負性抵
抗値を有する直列共振回路になる。
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍ2 ＋１／ｇｍf ） ＋１／ｊωＣｋ （３−１） で表され、その等価回路は図６ａに示すように、負性抵
抗値を有する直列共振回路になる。
【００３２】次に、使用するＦＥＴの相互コンダクタン
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図６ｂ及
び図６ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図６ｂ及
び図６ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
【００３３】ＦＥＴのバイアス電圧を制御することでｇ
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（３−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（３−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
【００３４】第４の実施例（請求項４に対応） 図７は、本発明の電圧制御発振器の第４の実施例の構成
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）、
ＦＥＴ１３（本発明の第３のトランジスタに対応）及び
ＦＥＴ１４（本発明の第４のトランジスタに対応）で一
方向の帰還をかける構成になっている。ここで、ＦＥＴ
１３のドレイン電極Ｄに容量値Ｃｋのコンデンサ２３の
一端を接続し、その他端とＦＥＴ１１のゲート電極Ｇと
で発振器の出力端子１及び２とする。なお、図中のＣは
直流電圧阻止用のコンデンサである。
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）、
ＦＥＴ１３（本発明の第３のトランジスタに対応）及び
ＦＥＴ１４（本発明の第４のトランジスタに対応）で一
方向の帰還をかける構成になっている。ここで、ＦＥＴ
１３のドレイン電極Ｄに容量値Ｃｋのコンデンサ２３の
一端を接続し、その他端とＦＥＴ１１のゲート電極Ｇと
で発振器の出力端子１及び２とする。なお、図中のＣは
直流電圧阻止用のコンデンサである。
【００３５】本実施例の構成において、端子１及び２か
らＦＥＴ１３側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
らＦＥＴ１３側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
【００３６】マイクロ波帯の比較的低い周波数帯におい
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−（１／ｇｍ2 ＋１／ｇｍf ） ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍf ＋１／ｇｍa ） ＋１／ｊωＣｋ （４−１） で表され、その等価回路は図８ａに示すように、負性抵
抗値を有する直列共振回路になる。
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−（１／ｇｍ2 ＋１／ｇｍf ） ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍf ＋１／ｇｍa ） ＋１／ｊωＣｋ （４−１） で表され、その等価回路は図８ａに示すように、負性抵
抗値を有する直列共振回路になる。
【００３７】次に、使用するＦＥＴの相互コンダクタン
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図８ｂ及
び図８ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図８ｂ及
び図８ｃにそれぞれ示す。ここで、コンデンサ２３の容
量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
【００３８】ＦＥＴのバイアス電圧を制御することでｇ
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（４−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（４−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
【００３９】第５の実施例（請求項５に対応） 図９は、本発明の電圧制御発振器の第５の実施例の構成
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）、
ＦＥＴ１３（本発明の第３のトランジスタに対応）及び
ＦＥＴ１４（本発明の第４のトランジスタに対応）で一
方向の帰還をかける構成になっている。ここで、ＦＥＴ
１１のドレイン電極Ｄに容量値Ｃｋのコンデンサ２３の
一端を接続し、その他端とＦＥＴ１１のゲート電極Ｇと
で発振器の出力端子１及び２とする。なお、図中のＣは
直流電圧阻止用のコンデンサである。
を示す。同図において、ソース接地のＦＥＴ１２（本発
明の第１のトランジスタに対応）のドレイン電極Ｄから
ゲート電極Ｇに対して、ゲート接地でカスコード接続し
たＦＥＴ１１（本発明の第２のトランジスタに対応）、
ＦＥＴ１３（本発明の第３のトランジスタに対応）及び
ＦＥＴ１４（本発明の第４のトランジスタに対応）で一
方向の帰還をかける構成になっている。ここで、ＦＥＴ
１１のドレイン電極Ｄに容量値Ｃｋのコンデンサ２３の
一端を接続し、その他端とＦＥＴ１１のゲート電極Ｇと
で発振器の出力端子１及び２とする。なお、図中のＣは
直流電圧阻止用のコンデンサである。
【００４０】本実施例の構成において、端子１及び２か
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
【００４１】マイクロ波帯の比較的低い周波数帯におい
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍ2 ＋１／ｇｍf ） ＋１／ｊωＣｋ （５−１） で表され、その等価回路は図１０ａに示すように、負性
抵抗値を有する直列共振回路になる。
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍ2 ＋１／ｇｍf ） ＋１／ｊωＣｋ （５−１） で表され、その等価回路は図１０ａに示すように、負性
抵抗値を有する直列共振回路になる。
【００４２】次に、使用するＦＥＴの相互コンダクタン
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図１０ｂ
及び図１０ｃにそれぞれ示す。ここで、コンデンサ２３
の容量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図１０ｂ
及び図１０ｃにそれぞれ示す。ここで、コンデンサ２３
の容量値Ｃｋ＝０．５ｐＦ、負荷ＺＬ＝５０Ωとする。
【００４３】ＦＥＴのバイアス電圧を制御することでｇ
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（５−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（５−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
【００４４】第６の実施例（請求項６に対応） 図１１は、本発明の電圧制御発振器の第６の実施例の構
成を示す。同図において、ソース接地のＦＥＴ１２（本
発明の第１のトランジスタに対応）のドレイン電極Ｄか
らゲート電極Ｇに対して、ゲート接地でカスコード接続
したＦＥＴ１１（本発明の第２のトランジスタに対応）
及びＦＥＴ１３（本発明の第３のトランジスタに対応）
と、ゲート接地のＦＥＴ１１のソース電極Ｓにゲート電
極Ｇを接続したＦＥＴ１４（本発明の第４のトランジス
タに対応）とを縦続接続して一方向の帰還をかける構成
になっている。ここで、ＦＥＴ１３のドレイン電極Ｄに
容量値Ｃｋのコンデンサ２３の一端を接続し、その他端
とＦＥＴ１１のゲート電極Ｇとで発振器の出力端子１及
び２とする。なお、図中のＣは直流電圧阻止用のコンデ
ンサである。
成を示す。同図において、ソース接地のＦＥＴ１２（本
発明の第１のトランジスタに対応）のドレイン電極Ｄか
らゲート電極Ｇに対して、ゲート接地でカスコード接続
したＦＥＴ１１（本発明の第２のトランジスタに対応）
及びＦＥＴ１３（本発明の第３のトランジスタに対応）
と、ゲート接地のＦＥＴ１１のソース電極Ｓにゲート電
極Ｇを接続したＦＥＴ１４（本発明の第４のトランジス
タに対応）とを縦続接続して一方向の帰還をかける構成
になっている。ここで、ＦＥＴ１３のドレイン電極Ｄに
容量値Ｃｋのコンデンサ２３の一端を接続し、その他端
とＦＥＴ１１のゲート電極Ｇとで発振器の出力端子１及
び２とする。なお、図中のＣは直流電圧阻止用のコンデ
ンサである。
【００４５】本実施例の構成において、端子１及び２か
らＦＥＴ１３側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
らＦＥＴ１３側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
【００４６】マイクロ波帯の比較的低い周波数帯におい
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊωＣｇｓ1 ／ｇｍ1 ｇｍa ＋１／ｊωＣｋ （６−１） で表され、その等価回路は図１２ａに示すように、負性
抵抗値を有する直列共振回路になる。
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊωＣｇｓ1 ／ｇｍ1 ｇｍa ＋１／ｊωＣｋ （６−１） で表され、その等価回路は図１２ａに示すように、負性
抵抗値を有する直列共振回路になる。
【００４７】次に、使用するＦＥＴの相互コンダクタン
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図１２ｂ
及び図１２ｃにそれぞれ示す。ここで、コンデンサ２３
の容量値Ｃｋ＝２ｐＦ、負荷ＺＬ＝５０Ωとする。
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図１２ｂ
及び図１２ｃにそれぞれ示す。ここで、コンデンサ２３
の容量値Ｃｋ＝２ｐＦ、負荷ＺＬ＝５０Ωとする。
【００４８】ＦＥＴのバイアス電圧を制御することでｇ
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（６−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（６−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
【００４９】第７の実施例（請求項７に対応） 図１３は、本発明の電圧制御発振器の第７の実施例の構
成を示す。同図において、ソース接地のＦＥＴ１２（本
発明の第１のトランジスタに対応）のドレイン電極Ｄか
らゲート電極Ｇに対して、ゲート接地でカスコード接続
したＦＥＴ１１（本発明の第２のトランジスタに対応）
及びＦＥＴ１３（本発明の第３のトランジスタに対応）
と、ゲート接地のＦＥＴ１１のソース電極Ｓにゲート電
極Ｇを接続したＦＥＴ１４（本発明の第４のトランジス
タに対応）とを縦続接続して一方向の帰還をかける構成
になっている。ここで、ＦＥＴ１１のドレイン電極Ｄに
容量値Ｃｋのコンデンサ２３の一端を接続し、その他端
とＦＥＴ１１のゲート電極Ｇとで発振器の出力端子１及
び２とする。なお、図中のＣは直流電圧阻止用のコンデ
ンサである。
成を示す。同図において、ソース接地のＦＥＴ１２（本
発明の第１のトランジスタに対応）のドレイン電極Ｄか
らゲート電極Ｇに対して、ゲート接地でカスコード接続
したＦＥＴ１１（本発明の第２のトランジスタに対応）
及びＦＥＴ１３（本発明の第３のトランジスタに対応）
と、ゲート接地のＦＥＴ１１のソース電極Ｓにゲート電
極Ｇを接続したＦＥＴ１４（本発明の第４のトランジス
タに対応）とを縦続接続して一方向の帰還をかける構成
になっている。ここで、ＦＥＴ１１のドレイン電極Ｄに
容量値Ｃｋのコンデンサ２３の一端を接続し、その他端
とＦＥＴ１１のゲート電極Ｇとで発振器の出力端子１及
び２とする。なお、図中のＣは直流電圧阻止用のコンデ
ンサである。
【００５０】本実施例の構成において、端子１及び２か
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
らＦＥＴ１１側をみたインピーダンスＺ0 を求める。こ
こで、回路解析を簡単にするために、ＦＥＴ１２、１
１、１３及び１４が電気的に同じ特性を有し、ゲート直
下のゲート・ソース間の空乏層容量Ｃｇｓ1 、Ｃｇｓ
2 、Ｃｇｓf 及びＣｇｓa と、相互コンダクタンスｇｍ
1、ｇｍ2 、ｇｍf 及びｇｍa のみで表すものとする。
【００５１】マイクロ波帯の比較的低い周波数帯におい
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍ2 ＋１／ｇｍf ） ＋１／ｊωＣｋ （７−１） で表され、その等価回路は図１４ａに示すように、負性
抵抗値を有する直列共振回路になる。
てはｇｍ2 ＞＞ω2 Ｃｇｓ2 が成り立つので、インピー
ダンスＺ0 は、概ね Ｚ0 ≒−１／ｇｍ2 ＋ｊω（Ｃｇｓ1 ／ｇｍ1 ）（１／ｇｍ2 ＋１／ｇｍf ） ＋１／ｊωＣｋ （７−１） で表され、その等価回路は図１４ａに示すように、負性
抵抗値を有する直列共振回路になる。
【００５２】次に、使用するＦＥＴの相互コンダクタン
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図１４ｂ
及び図１４ｃにそれぞれ示す。ここで、コンデンサ２３
の容量値Ｃｋ＝２ｐＦ、負荷ＺＬ＝５０Ωとする。
スｇｍが互いに等しく、２０ｍＳの場合（Ｃｇｓ＝０．
１６ｐＦ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２
０ＧＨｚ）と、１０ｍＳの場合（Ｃｇｓ＝０．０８ｐ
Ｆ、遮断周波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨ
ｚ）と、５ｍＳの場合（Ｃｇｓ＝０．０４ｐＦ、遮断周
波数ｆT ＝（ｇｍ／２πＣｇｓ）＝２０ＧＨｚ）のイン
ピーダンスＺ0 の虚部及び実部の周波数特性を図１４ｂ
及び図１４ｃにそれぞれ示す。ここで、コンデンサ２３
の容量値Ｃｋ＝２ｐＦ、負荷ＺＬ＝５０Ωとする。
【００５３】ＦＥＴのバイアス電圧を制御することでｇ
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（７−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
ｍを変化させることができ、例えばｇｍを０ｍＳに近づ
けた場合、（７−１）式より負性抵抗成分及びインダク
タンス成分を理論的には無限大近くまで大きくさせるこ
とができるため、前述した発振条件（１）〜（３）を満
たす発振開始点を大幅に可変できることがわかる。従っ
て、本実施例の電圧制御発振器も広い周波数範囲におい
て良好に動作することがわかる。
【００５４】第８の実施例（請求項８に対応） 図１５は、本発明の電圧制御発振器の第８の実施例の構
成を示す。本実施例は、図１に示す第１の実施例の構成
において、ＦＥＴ１２のソース電極Ｓとゲート電極Ｇと
の間、ＦＥＴ１１のソース電極Ｓとゲート電極Ｇとの
間、並びにＦＥＴ１４のソース電極Ｓとゲート電極Ｇと
の間に、それぞれ容量がＣ1 、Ｃ2 及びＣ3 のコンデン
サを接続したものである。
成を示す。本実施例は、図１に示す第１の実施例の構成
において、ＦＥＴ１２のソース電極Ｓとゲート電極Ｇと
の間、ＦＥＴ１１のソース電極Ｓとゲート電極Ｇとの
間、並びにＦＥＴ１４のソース電極Ｓとゲート電極Ｇと
の間に、それぞれ容量がＣ1 、Ｃ2 及びＣ3 のコンデン
サを接続したものである。
【００５５】これにより、（１−１）式に示すインピー
ダンスＺ0 は、容量Ｃｇｓ1 を（Ｃ1 ＋Ｃｇｓ1 ）で置
き換えたものになる。第１の実施例と比較すると、遮断
周波数ｆT は小さくなるもののＣｇｓが等価的に大きく
なるので、第１の実施例の構成よりも大きなインダクタ
ンス値のインダクタ２２を実現でき、可変周波数範囲を
さらに広げることができる。
ダンスＺ0 は、容量Ｃｇｓ1 を（Ｃ1 ＋Ｃｇｓ1 ）で置
き換えたものになる。第１の実施例と比較すると、遮断
周波数ｆT は小さくなるもののＣｇｓが等価的に大きく
なるので、第１の実施例の構成よりも大きなインダクタ
ンス値のインダクタ２２を実現でき、可変周波数範囲を
さらに広げることができる。
【００５６】なお、第２の実施例〜第７の実施例におい
ても、同様に、各ＦＥＴのソース電極Ｓとゲート電極Ｇ
との間にコンデンサを接続することにより、大きなイン
ダクタンス値のインダクタ２２を実現でき、可変周波数
範囲をさらに広げることができる。
ても、同様に、各ＦＥＴのソース電極Ｓとゲート電極Ｇ
との間にコンデンサを接続することにより、大きなイン
ダクタンス値のインダクタ２２を実現でき、可変周波数
範囲をさらに広げることができる。
【００５７】以上示した実施例は、トランジスタとして
ＦＥＴ（電界効果トランジスタ）を用いる場合について
説明してきたが、ＨＥＭＴ（高電子移動度トランジス
タ）を用いてもよい。また、バイポーラトランジスタを
用いてもよい。この場合には、ゲートをベースに、ドレ
インをコレクタに、ソースをエミッタに対応させる。
ＦＥＴ（電界効果トランジスタ）を用いる場合について
説明してきたが、ＨＥＭＴ（高電子移動度トランジス
タ）を用いてもよい。また、バイポーラトランジスタを
用いてもよい。この場合には、ゲートをベースに、ドレ
インをコレクタに、ソースをエミッタに対応させる。
【００５８】以上述べた実施例は全て本発明を例示的に
示すものであって限定的に示すものではなく、本発明は
他の種々の変形態様及び変更態様で実施することができ
る。従って本発明の範囲は特許請求の範囲及びその均等
範囲によってのみ規定されるものである。
示すものであって限定的に示すものではなく、本発明は
他の種々の変形態様及び変更態様で実施することができ
る。従って本発明の範囲は特許請求の範囲及びその均等
範囲によってのみ規定されるものである。
【００５９】
【発明の効果】以上説明したように、本発明の電圧制御
発振器は、従来の電圧制御発振器と比較して従来個別で
あった負性抵抗発生回路と共振回路とを一体化でき、ま
た、共振回路のインダクタンス成分としてスパイラルイ
ンダクタやマイクロストリップ線路あるいはコプレーナ
線路等の伝送線路を用いる必要がなく、マイクロ波帯以
上の高周波帯においても小型で、構成が簡単になる。さ
らに、本構成では直列共振回路を形成できるため、従来
の並列共振回路を構成する場合に比較して、負性抵抗発
生領域を低い周波数帯まで大幅に広げることができる。
そのため、インピーダンス変換回路を付加する等の工夫
をせずに発振可能周波数領域を拡大することができる。
そして、ＦＥＴの相互コンダクタンスｇｍを、バイアス
電圧を制御して変化させることによりインダクタンス値
を大幅に変化させることができ、バラクタダイオードの
接合容量値をバイアス電圧で変化させる従来構成よりも
可変周波数範囲を広くでき、マイクロ波帯で良好に動作
させることができる。
発振器は、従来の電圧制御発振器と比較して従来個別で
あった負性抵抗発生回路と共振回路とを一体化でき、ま
た、共振回路のインダクタンス成分としてスパイラルイ
ンダクタやマイクロストリップ線路あるいはコプレーナ
線路等の伝送線路を用いる必要がなく、マイクロ波帯以
上の高周波帯においても小型で、構成が簡単になる。さ
らに、本構成では直列共振回路を形成できるため、従来
の並列共振回路を構成する場合に比較して、負性抵抗発
生領域を低い周波数帯まで大幅に広げることができる。
そのため、インピーダンス変換回路を付加する等の工夫
をせずに発振可能周波数領域を拡大することができる。
そして、ＦＥＴの相互コンダクタンスｇｍを、バイアス
電圧を制御して変化させることによりインダクタンス値
を大幅に変化させることができ、バラクタダイオードの
接合容量値をバイアス電圧で変化させる従来構成よりも
可変周波数範囲を広くでき、マイクロ波帯で良好に動作
させることができる。
【図１】本発明の電圧制御発振器の第１の実施例の構成
を示す回路図である。
を示す回路図である。
【図２ａ】第１の実施例の等価回路を示す図である。
【図２ｂ】第１の実施例のインピーダンスＺ0 の虚部の
周波数特性を示す図である。
周波数特性を示す図である。
【図２ｃ】第１の実施例のインピーダンスＺ0 の実部の
周波数特性を示す図である。
周波数特性を示す図である。
【図３】本発明の電圧制御発振器の第２の実施例の構成
を示す回路図である。
を示す回路図である。
【図４ａ】第２の実施例の等価回路を示す図である。
【図４ｂ】第２の実施例のインピーダンスＺ0 の虚部の
周波数特性を示す図である。
周波数特性を示す図である。
【図４ｃ】第２の実施例のインピーダンスＺ0 の実部の
周波数特性を示す図である。
周波数特性を示す図である。
【図５】本発明の電圧制御発振器の第３の実施例の構成
を示す回路図である。
を示す回路図である。
【図６ａ】第３の実施例の等価回路を示す図である。
【図６ｂ】第３の実施例のインピーダンスＺ0 の虚部の
周波数特性を示す図である。
周波数特性を示す図である。
【図６ｃ】第３の実施例のインピーダンスＺ0 の実部の
周波数特性を示す図である。
周波数特性を示す図である。
【図７】本発明の電圧制御発振器の第４の実施例の構成
を示す回路図である。
を示す回路図である。
【図８ａ】第４の実施例の等価回路を示す図である。
【図８ｂ】第４の実施例のインピーダンスＺ0 の虚部の
周波数特性を示す図である。
周波数特性を示す図である。
【図８ｃ】第４の実施例のインピーダンスＺ0 の実部の
周波数特性を示す図である。
周波数特性を示す図である。
【図９】本発明の電圧制御発振器の第５の実施例の構成
を示す回路図である。
を示す回路図である。
【図１０ａ】第５の実施例の等価回路を示す図である。
【図１０ｂ】第５の実施例のインピーダンスＺ0 の虚部
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１０ｃ】第５の実施例のインピーダンスＺ0 の実部
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１１】本発明の電圧制御発振器の第６の実施例の構
成を示す回路図である。
成を示す回路図である。
【図１２ａ】第６の実施例の等価回路を示す図である。
【図１２ｂ】第６の実施例のインピーダンスＺ0 の虚部
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１２ｃ】第６の実施例のインピーダンスＺ0 の実部
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１３】本発明の電圧制御発振器の第７の実施例の構
成を示す回路図である。
成を示す回路図である。
【図１４ａ】第７の実施例の等価回路を示す図である。
【図１４ｂ】第７の実施例のインピーダンスＺ0 の虚部
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１４ｃ】第７の実施例のインピーダンスＺ0 の実部
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１５】本発明の電圧制御発振器の第８の実施例の構
成を示す回路図である。
成を示す回路図である。
【図１６】電圧制御発振器の従来構成を示す回路図であ
る。
る。
１、２ 出力端子 １１、１２、１３、１４、３１ ＦＥＴ ２１、４１、４２ 抵抗 ２２、４３、４４ インダクタ ２３、４５ コンデンサ ４７ バラクタダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村口 正弘 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平４−284005（ＪＰ，Ａ) 特開 平８−181571（ＪＰ，Ａ) 特開 平８−274854（ＪＰ，Ａ) 特開 平２−205107（ＪＰ，Ａ) 特開 昭63−219150（ＪＰ，Ａ) ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＩＣＲＯＷＡＶＥ ＴＨＥＯ ＲＹ ＡＮＤ ＴＥＣＨＮＩＱＵＥＳ, ＶＯＬ．37，ＮＯ．12，ＤＥＣＥＭＢＥ Ｒ 1989，ｐｐ．1979−1984，’Ｌｏｓ ｓｌｅｓｓ Ｂｒｏａｄ−Ｂａｎｄ Ｍ ｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖ ｅ Ａｃｔｉｖｅ Ｉｎｄｕｃｔｏｒｓ ’，ＳＨＩＮＪＩ ＨＡＲＡ，ｅｔ ａ ｌ 信学技報Ｖｏｌ．95，Ｎｏ．179，電 子情報通信学会技術研究報告，ＭＷ−95 −66，「低損失マイクロ波アクティブイ ンダクタに関する一検討」，ｐｐ．57− 62，林等他１名，1995年７月25日発行 (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/00 H03B 5/12 H03H 11/48 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (11)
- 【請求項１】 ソース又はエミッタ接地の第１のトラン
ジスタと、 ソース又はエミッタ電極が前記第１のトランジスタのド
レイン又はコレクタ電極に接続されたゲート又はベース
接地の第２のトランジスタと、 ドレイン又はコレクタ電極が前記第１のトランジスタの
ゲート又はベース電極に接続され、ソース又はエミッタ
電極が前記第２のトランジスタのドレイン又はコレクタ
電極に接続され、かつゲート又はベース電極が前記第２
のトランジスタのソース又はエミッタ電極に接続された
第３のトランジスタとを備えており、 前記第２のトランジスタのドレイン又はコレクタ電極に
コンデンサの一端を接続し、該コンデンサの他端と前記
第２のトランジスタのゲート又はベース電極とで出力端
子を構成したことを特徴とする電圧制御発振器。 - 【請求項２】 ソース又はエミッタ接地の第１のトラン
ジスタと、 ソース又はエミッタ電極が前記第１のトランジスタのド
レイン又はコレクタ電極に接続されたゲート又はベース
接地の第２のトランジスタと、 ソース又はエミッタ電極が前記第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が前記第１のトランジスタのソース又はエミッ
タ電極に接続された第３のトランジスタと、 ソース又はエミッタ電極が前記第３のトランジスタのド
レイン又はコレクタ電極に接続され、ゲート又はベース
電極が前記第３のトランジスタのソース又はエミッタ電
極に接続され、かつドレイン又はコレクタ電極が前記第
１のトランジスタのゲート又はベース電極に接続された
第４のトランジスタとを備えており、 前記第３のトランジスタのドレイン又はコレクタ電極に
コンデンサの一端を接続し、該コンデンサの他端と前記
第３のトランジスタのゲート又はベース電極とで出力端
子を構成したことを特徴とする電圧制御発振器。 - 【請求項３】 ソース又はエミッタ接地の第１のトラン
ジスタと、 ソース又はエミッタ電極が前記第１のトランジスタのド
レイン又はコレクタ電極に接続されたゲート又はベース
接地の第２のトランジスタと、 ソース又はエミッタ電極が前記第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が前記第２のトランジスタのソース又はエミッ
タ電極に接続された第３のトランジスタと、 ソース又はエミッタ電極が前記第３のトランジスタのド
レイン又はコレクタ電極に接続され、ゲート又はベース
電極が前記第１のトランジスタのソース又はエミッタ電
極に接続され、かつドレイン又はコレクタ電極が前記第
１のトランジスタのゲート又はベース電極に接続された
第４のトランジスタとを備えており、 前記第２のトランジスタのドレイン又はコレクタ電極に
コンデンサの一端を接続し、該コンデンサの他端と前記
第２のトランジスタのゲート又はベース電極とで出力端
子を構成したことを特徴とする電圧制御発振器。 - 【請求項４】 ソース又はエミッタ接地の第１のトラン
ジスタと、 ソース又はエミッタ電極が前記第１のトランジスタのド
レイン又はコレクタ電極に接続されたゲート又はベース
接地の第２のトランジスタと、 ソース又はエミッタ電極が前記第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が前記第２のトランジスタのソース又はエミッ
タ電極に接続された第３のトランジスタと、 ソース又はエミッタ電極が前記第３のトランジスタのド
レイン又はコレクタ電極に接続され、ゲート又はベース
電極が前記第３のトランジスタのソース又はエミッタ電
極に接続され、かつドレイン又はコレクタ電極が前記第
１のトランジスタのゲート又はベース電極に接続された
第４のトランジスタとを備えており、 前記第３のトランジスタのドレイン又はコレクタ電極に
コンデンサの一端を接続し、該コンデンサの他端と前記
第１のトランジスタのソース又はエミッタ電極とで出力
端子を構成したことを特徴とする電圧制御発振器。 - 【請求項５】 ソース又はエミッタ接地の第１のトラン
ジスタと、 ソース又はエミッタ電極が前記第１のトランジスタのド
レイン又はコレクタ電極に接続されたゲート又はベース
接地の第２のトランジスタと、 ソース又はエミッタ電極が前記第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が前記第２のトランジスタのソース又はエミッ
タ電極に接続された第３のトランジスタと、 ソース又はエミッタ電極が前記第３のトランジスタのド
レイン又はコレクタ電極に接続され、ゲート又はベース
電極が前記第３のトランジスタのソース又はエミッタ電
極に接続され、かつドレイン又はコレクタ電極が前記第
１のトランジスタのゲート又はベース電極に接続された
第４のトランジスタとを備えており、 前記第２のトランジスタのドレイン又はコレクタ電極に
コンデンサの一端を接続し、該コンデンサの他端と前記
第２のトランジスタのゲート又はベース電極とで出力端
子を構成したことを特徴とする電圧制御発振器。 - 【請求項６】 ソース又はエミッタ接地の第１のトラン
ジスタと、 ソース又はエミッタ電極が前記第１のトランジスタのド
レイン又はコレクタ電極に接続されたゲート又はベース
接地の第２のトランジスタと、 ソース又はエミッタ電極が前記第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が前記第２のトランジスタのソース又はエミッ
タ電極に接続された第３のトランジスタと、 ソース又はエミッタ電極が前記第３のトランジスタのド
レイン又はコレクタ電極に接続され、ゲート又はベース
電極が前記第２のトランジスタのソース又はエミッタ電
極に接続され、かつドレイン又はコレクタ電極が前記第
１のトランジスタのゲート又はベース電極に接続された
第４のトランジスタとを備えており、 前記第３のトランジスタのドレイン又はコレクタ電極に
コンデンサの一端を接続し、該コンデンサの他端と前記
第１のトランジスタのソース又はエミッタ電極とで出力
端子を構成したことを特徴とする電圧制御発振器。 - 【請求項７】 ソース又はエミッタ接地の第１のトラン
ジスタと、 ソース又はエミッタ電極が前記第１のトランジスタのド
レイン又はコレクタ電極に接続されたゲート又はベース
接地の第２のトランジスタと、 ソース又はエミッタ電極が前記第２のトランジスタのド
レイン又はコレクタ電極に接続され、かつゲート又はベ
ース電極が前記第２のトランジスタのソース又はエミッ
タ電極に接続された第３のトランジスタと、 ソース又はエミッタ電極が前記第３のトランジスタのド
レイン又はコレクタ電極に接続され、ゲート又はベース
電極が前記第２のトランジスタのソース又はエミッタ電
極に接続され、かつドレイン又はコレクタ電極が前記第
１のトランジスタのゲート又はベース電極に接続された
第４のトランジスタとを備えており、 前記第２のトランジスタのドレイン又はコレクタ電極に
コンデンサの一端を接続し、該コンデンサの他端と前記
第２のトランジスタのゲート又はベース電極とで出力端
子を構成したことを特徴とする電圧制御発振器。 - 【請求項８】 前記トランジスタにおけるソース又はエ
ミッタ電極とゲート又はベース電極との間にコンデンサ
を接続したことを特徴とする請求項１から７のいずれか
１項に記載の電圧制御発振器。 - 【請求項９】 前記トランジスタがＦＥＴであることを
特徴とする請求項１から８のいずれか１項に記載の電圧
制御発振器。 - 【請求項１０】 前記トランジスタがＨＥＭＴ（高電子
移動度トランジスタ）であることを特徴とする請求項１
から８のいずれか１項に記載の電圧制御発振器。 - 【請求項１１】 前記トランジスタがバイポーラトラン
ジスタであることを特徴とする請求項１から８のいずれ
か１項に記載の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05828995A JP3213873B2 (ja) | 1995-02-23 | 1995-02-23 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05828995A JP3213873B2 (ja) | 1995-02-23 | 1995-02-23 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237026A JPH08237026A (ja) | 1996-09-13 |
| JP3213873B2 true JP3213873B2 (ja) | 2001-10-02 |
Family
ID=13080052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05828995A Expired - Fee Related JP3213873B2 (ja) | 1995-02-23 | 1995-02-23 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213873B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102445771B1 (ko) * | 2017-12-14 | 2022-09-21 | 엘지디스플레이 주식회사 | 표시 장치 |
-
1995
- 1995-02-23 JP JP05828995A patent/JP3213873B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＩＣＲＯＷＡＶＥ ＴＨＥＯＲＹ ＡＮＤ ＴＥＣＨＮＩＱＵＥＳ，ＶＯＬ．３７，ＮＯ．１２，ＤＥＣＥＭＢＥＲ １９８９，ｐｐ．１９７９−１９８４，’Ｌｏｓｓｌｅｓｓ Ｂｒｏａｄ−Ｂａｎｄ Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ａｃｔｉｖｅ Ｉｎｄｕｃｔｏｒｓ’，ＳＨＩＮＪＩ ＨＡＲＡ，ｅｔ ａｌ |
| 信学技報Ｖｏｌ．９５，Ｎｏ．１７９，電子情報通信学会技術研究報告，ＭＷ−９５−６６，「低損失マイクロ波アクティブインダクタに関する一検討」，ｐｐ．５７−６２，林等他１名，１９９５年７月２５日発行 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102445771B1 (ko) * | 2017-12-14 | 2022-09-21 | 엘지디스플레이 주식회사 | 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08237026A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7852174B2 (en) | Negative capacity circuit for high frequencies applications | |
| JPS6248925B2 (ja) | ||
| JP3599627B2 (ja) | 能動インダクタ | |
| US5347238A (en) | Bipolar microwave monolithic voltage controlled oscillator using active inductors | |
| US7057469B2 (en) | High speed differential voltage controlled oscillator | |
| JP2000156611A (ja) | 周波数逓倍器 | |
| US5933057A (en) | Low noise amplifier | |
| JP3213873B2 (ja) | 電圧制御発振器 | |
| US6529051B2 (en) | Frequency multiplier without spurious oscillation | |
| JP3006252B2 (ja) | 半導体増幅器 | |
| US6297706B1 (en) | Single stage voltage controlled ring oscillator | |
| WO1998009335A1 (en) | Monolithic integrated circuit including bipolar transistors having nonuniformly doped collector base junction | |
| JP3216693B2 (ja) | 能動インダクタ | |
| EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JPH09162648A (ja) | 歪補償回路 | |
| JP2815575B2 (ja) | 集積マイクロ波シリコンモジュール | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JP2002084136A (ja) | 発振回路 | |
| JP3216686B2 (ja) | 移相器 | |
| JPS6229210A (ja) | 電圧制御マイクロ波発振器 | |
| JP2793856B2 (ja) | 電圧制御発振器 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JP2007060341A (ja) | 微分負性抵抗素子を用いたジャイレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |