JP2007060341A - 微分負性抵抗素子を用いたジャイレータ回路 - Google Patents

Abstract

【課題】
従来品より高周波領域まで動作可能であり、それ故高速動作が可能であるとともに占有面積が小さくできる等、集積回路の高密度化が可能な新規なジャイレータを提供する。
【解決手段】
抵抗器（ウ）の両側に共鳴トンネルダイオードからなる２端子微分負性抵抗素子（ア）、（ア）を接続してπ型回路を構成し、これに並列に、電界効果トランジスタからなる３端子能動素子（イ）を接続して成るジャイレータ回路とし、これによりテラヘルツの帯域で動作可能となり、また、ディバイスの占有面積を小さくできる。
【選択図】 図１

Description

この発明は、アクティブインダクタ等に用いるジャイレータ回路であって、動作可能周波数の増大、高密度集積可能な新規なジャイレータ回路に関するものである。

インダクタという回路構成要素は、超高集積回路技術においてインピーダンス整合（高周波電力伝送効率の増大化）やチョーク（すなわち、高周波信号遮断）等の機能実現の為に必要不可欠である。これまで小型平面型のインダクタは考案されてきているが、占有面積が大きいこと、動作可能周波数の上限が数ギガヘルツまでにしか伸びないことが解決すべき課題となっている。

このような課題を解決するため、当該インダクタに、ジャイレータを用いたものが開発されている。このジャイレータとは、２端子対回路の構成例の一つであり、信号が入力端子から出力端子へ伝わる場合の位相推移と逆に伝わる場合の位相推移の差が１８０度になる機能回路であり、その結果、ジャイレータ回路は、異なった端子間の信号電圧と信号電流を結合可能にし、キャパシタ（容量性）をインダクタ（誘導性）に、或いはその逆に変換する機能を有する。このジャイレータは、図１２に示す２端子対回路で、次のような行列式で表される。

例えば、上記(2)では、V1＝R(-I2)、V2＝RI１と表現され、２端子での一次側の電圧に応じて二次側に電流が流れ、二次側の電圧に応じて電流が一次側に流れるというものであり、上記(1)、(2)で表されるジャイレータは理想ジャイレータと呼ばれるものであり、実際には様々な方法で、近似的に実現されている。
このジャイレータ回路は、従来、抵抗器、トランジスタ等より成るトランスコンダクタンスアンプから構成し、容量Ｃを加えてインダクタとして利用するものが多い。
特開２０００−２９５０７７号公報 特開２００３−１３３９０７号公報

しかしながらこの従来の抵抗器やトランジスタを用いたジャイレータ、又はこれを用いたインダクタでは、動作周波数帯域に限度があり、また、多数の素子を用いるため占有面積が大きくなり、集積回路の高密度化に適さない欠点があった。

この発明はこれらの点に鑑みて為されたもので、上記インダクタ等に用いるジャイレータ回路を、微分負性抵抗素子を要素とした新しい構成法で実現し、これにより従来品より高周波領域まで動作可能であり、それ故高速動作が可能であるとともに占有面積が小さくできる等、集積回路の高密度化が可能な新規なジャイレータを提供し、上記課題を解決しようとするものである。

そこで、請求項１の発明は、抵抗器の両側に２端子微分負性抵抗素子を接続してπ型回路を設け、このπ型回路に並列に３端子能動素子を接続した、ジャイレータ回路とした。また、請求項２の発明は、上記請求項１において、２端子微分負性抵抗素子が共鳴トンネルダイオードである、ジャイレータ回路とした。請求項３の発明は、上記請求項１又は２において、３端子能動素子が電界効果トランジスタであるジャイレータ回路とした。

また、請求項４の発明は、抵抗器の両側に２端子微分負性抵抗素子を接続してπ型回路を設け、このπ型回路に並列に３端子微分負性抵抗素子を接続した、ジャイレータ回路とした。また、請求項５の発明は、上記請求項４の発明において、２端子微分負性抵抗素子が共鳴トンネルダイオードである、ジャイレータ回路とした。請求項６の発明は、上記請求項４又は５において、３端子微分負性抵抗素子が共鳴トンネルトランジスタであるジャイレータ回路とした。

上記請求項１、２及び３の各発明によれば、動作周波数領域は数十ギガヘルツまで広がり、応答性が非常によい。また、占有面積を従来の平面型インダクタより１桁以上低減でき、従って、集積回路の高密度化が可能となった。また、上記請求項４、５及び６の各発明は、さらに動作周波数領域がテラヘルツ帯域まで拡張可能であり、その場合、従来品より最大３桁増大可能である。また、集積基板もより薄く、より小型化できる。なお、上記微分負性抵抗素子とは、電流‐電圧特性に負の傾きを生じる素子である。この機能は、通常のトランジスタと受動素子の組み合わせで実現可能であるが、動作速度はトランジスタの動作速度で律速され十数ギガヘルツが上限である。しかし上記請求項２及び５のように、微分負性抵抗素子として、量子力学的トンネル効果を有する共鳴トンネルダイオードを用いたものは、動作スピードはテラヘルツ帯域まで拡張可能である。

そして、これらの請求項１〜６の発明に係るジャイレータとキャパシタとを組み合わせてインダクタを構成したり、当該ジャイレータとトランスフォーマとを組み合わせればアイソレータとなり、さらに、当該ジャイレータと受動素子とを組み合わせればフィルタを構成するが、これらのものは超高帯域で使用でき、超省面積となり、また、モノリシック化が可能となる。さらにこれらの回路を可変、能動化することにより、上記インダクタは可変インダクタ、負のインダクタの機能を有し、これによりコイルやスパイラル線路の不要な可変制御発振器となり、また、電流又は電圧制御による脈動安定回路を不要とすることができる。また、上記アイソレータでは、能動動作で挿入損失を削減でき、従来のアイソレータに必須であった磁性材料が不要となった。また、上記フィルタは能動フィルタとして機能し、挿入損失を抑制でき、電力脈動の動的制御が可能となった。また、以上により省エネルギー、省スペース、低雑音、低挿入損失、能動化が可能となった。さらに、当該ジャイレータはサーキュレータ、左手系伝送線路等の回路にも使用できる。

抵抗器の両側に２端子微分負性抵抗素子を接続してπ型回路を構成し、これに並列に、電界効果トランジスタ又は３端子微分負性抵抗素子を接続して成るジャイレータ回路とし、これによりテラヘルツの帯域で動作可能となり、また、ディバイスの占有面積を小さくできる。

図１は回路の概略構成図であり、図２は集積型ジャイレータの組み立て基板の斜視図である。そしてこの実施例１は、上記抵抗器（ウ）の両端に共鳴トンネルダイオードを用いた２端子微分負性抵抗素子（ア）、（ア）を接続してπ型回路を構成し、このπ型回路に通常一般に使用している電界効果トランジスタからなる３端子能動素子（イ）を並列接続したものである。この場合、上記２端子微分負性抵抗素子（ア）と３端子能動素子（イ）とが異なる構造を持つ半導体であるため、図２に示すように、３端子能動素子（イ）の上に、２端子微分負性抵抗素子（ア）が来るので集積基板全体がやや厚くなる。

また、図３はこの実施例１のジャイレータ回路に外部キャパシタンスを接続したアクティブインダクタの回路図を示す。この回路は、上記（ア）部分は共鳴トンネルダイオードを用い、（ウ）部分は抵抗器とし、（イ）部分の電界効果トランジスタ（ＦＥＴ）には、ゲート、ソース、ドレイン、それぞれの電極のコンタクト抵抗、各電極間の寄生容量成分及び寄生抵抗成分、そして電圧制御電流源からなる等価回路を用いた。

この回路パラメータ設定は以下の通りである。
FET（電界効果トランジスタ）：
Cgs＝0.28〔ｐF〕、Ri＝2〔Ω〕、Rdg＝1〔Ω〕、Cdg＝0.02〔ｐF〕、Rds＝300〔Ω〕、
Cds＝0.06〔ｐF〕、ｇｍ＝2/RL〔S〕
RTD（共鳴トンネルダイオード）：
Rs＝1〔Ω〕、Rs＋RL-Rrtd＝0、RD＝5〔Ω〕、RG＝1〔Ω〕、Rsource＝5〔Ω〕
外部キャパシタンス：
CO＝5〔pF〕(MMICでは大きな値)

以上を固定して、負性抵抗-Rrtd、及び寄生容量Crtdを変化させたときに、アクティブインダクタの入力インピーダンスのインダクタンスの値がどのように変わるかを解析した。
図４に上記アクティブインダクタの周波数特性の計算例を-Rrtdをパラメータとして示す。Crtdは0.04〔pF〕、Coは5〔pF〕とした。例えば、破線で示した-Rrtd＝-9〔Ω〕の場合、インダクタンスＬの値は２３〔GHz〕までは0.4〔nH〕前後を保って動作することが分かる。
｜-Rrtd｜の減少に伴いＬの値は減少するが、動作周波数帯域の上限は大きくなる。

又、図５は、周波数特性の計算例をCrtdをパラメータとして示す。-Rrtdは-9〔Ω〕、Coは５〔pF〕とした。Crtdの値の減少に伴うＬの変化は少ないが、動作周波数の上限は大きくなる。

これらの図４及び図５により、Ｌ、及び動作周波数帯域に大きく影響するのは-Rrtdであることが分かる。なお、実際のRTDにおいては、ディバイス構造により-RrtdとCrtdは連動して変化する。上記回路構成ではCrtdを0.04〔pF〕以下に抑え、微分負性抵抗-Rrtdを-15〔Ω〕程度に設計することで数十GHz帯で動作するインダクタが実現可能となった。

また、上記図３の構成の、ＲＴＤを用いたジャイレータを用いたアクティブインダクタ（以下単にＲＴＤアクティブインダクタという）と従来の電界効果トランジスタのみで構成した、図６のA図、B図に示すアクティブインダクタ（以下単にＦＥＴアクティブインダクタという）とで、１ＧＨｚでのインダクタンス１ｎＨを実現した場合の周波数特性を比較した。なお、ＲＴＤアクティブインダクタの回路パラメータ設定は、電界効果トランジスタ及び共鳴トンネルダイオードは上記と同じであり、外部キャパシタンスのパラメータが異なる。外部キャパシタンスはCO＝6〔pF〕、-Rrtd＝-14〔Ω〕、Crtd＝0.01〔pF〕とした。一方、上記ＦＥＴアクティブインダクタ（図６のA図、B図に示す）の回路パラメータはCgs＝0.28〔pF〕、Ri＝2〔Ω〕、Rdg＝1〔Ω〕、Cdg＝0.03〔pF〕、Rds＝300〔Ω〕、Cds＝0.06〔pF〕、gm＝15.1〔mS〕、フィードバック抵抗10〔Ω〕とした。

その結果、図７に示すように、インダクタンス１ｎＨを実現した場合の周波数特性は、ＦＥＴアクティブインダクタの回路では動作周波数（点線で示す）が１０ＧＨｚまでであるのに対し、ＲＴＤアクティブインダクタの回路では動作周波数（実線で示す）が１７ＧＨｚぐらいまで広がっていることが分かる。

次に、上記図３のアクティブインダクタに用いたジャイレータが、ジャイレータであることを実証する。
まず、共鳴トンネルダイオード（ＲＴＤ）を用いたジャイレータ回路を設計する。その場合寄生の回路素子成分を考慮しないＲＴＤの回路を解析する。
図８はＲＴＤの理想的な場合の回路であり、ＲＬは外部の抵抗、ＲｓはＲＴＤの直列抵抗、−Ｒは微分負性抵抗（Ｒ＞０）である。
<図８の２端子回路を解析>

ここからアドミタンス行列を求め、Ｙパラメータで回路を表現してみる。

ここでＲＴＤの負性抵抗回路が増幅素子としてゲインを持つためには
Rs-R＋RL＝0 … (10)
要するに負性抵抗が損失を補うだけの大きさを持つ
すると(9)は(10)よりRL＝R-RSを用いると、

(12)式が図８の回路のＹパラメータ表現を表す。ここで(12)のアドミタンス行列をＹとすると

〔すなわち負性抵抗回路：Ｉ１＝(-1/RL・V1)〕を並列に接続すると、行を行列演算として足せばよいので、

したがって、ＲＴＤの等価回路に同様の特性をもつＲＴＤと、さらにトランジスタ、すなわち今回の実証ではＲＴＴを並列に挿入すると、ＲＴＤによるジャイレータが構成できる。図９は、上記(17)式のアドミタンス行列を持つ回路を示す。ただし、ゲインが生じるための条件：RL＝Rs・Rを使用
従って、上記図３のアクティブインダクタに用いた回路はジャイレータを構成していることが実証された。

また、図１０及び図１１は、この発明の実施例２を示す。図１０は回路の概略構成図であり、図１１は集積型ジャイレータの組み立て基板の斜視図である。そしてこの実施例２は、上記抵抗器（ウ）の両端に共鳴トンネルダイオードを用いた２端子微分負性抵抗素子（ア）、（ア）を接続してπ型回路を構成し、このπ型回路に共鳴トンネルトランジスタからなる３端子微分負性抵抗素子（イ´）を並列接続したものである。この場合、上記２端子微分負性抵抗素子（ア）と３端子微分負性抵抗素子（イ´）とが同層にできるため図１１に示すように、集積基板全体を薄くできる。

この実施例２のものは、従来の電界効果トランジスタを用いない構成なので、上記実施例１よりさらに動作周波数領域は広くなり、テラヘルツ帯域まで拡張可能であり、また、上記実施例１のものより集積基板をより薄く、より小型化できる。

なお、上記実施例１及び２においては２端子微分負性抵抗素子（ア）として共鳴トンネルダイオードを用いたが、これに限らず、ガンダイオード、インパットダイオード、トンネルダイオード等を用いることができる。また、上記実施例１及び２における３端子能動素子（イ）としては、上記電界効果トランジスタの範疇として高移動度トランジスタ、ホットエレクトロントランジスタ、また、バイポーラ型トランジスタとしてヘテロバイポーラトランジスタ等を用いることができる。さらに、上記実施例１及び２における３端子微分負性抵抗素子（イ´）としては、共鳴トンネルトランジスタとして電界効果型共鳴トンネルトランジスタ、バイポーラ型共鳴トンネルトランジスタがあり、これらを使用することができる。

この発明の実施例１の回路の概略構成図である。 この発明の実施例１の集積型ジャイレータの組み立て基板の斜視図である。 この発明の実施例１の回路を用いたアクティブインダクタの回路構成図である。 この発明の実施例１の回路を用いたアクティブインダクタの微分負性抵抗をパラメータとした周波数特性のグラフ図である。 この発明の実施例１の回路を用いたアクティブインダクタの寄生容量成分をパラメータとした周波数特性のグラフ図である。 Ａ図は従来の電解効果トランジスタのみで構成したアクティブインダクタの回路図であり、Ｂ図はＡ図の等価回路図である。 この発明の実施例１の回路用いたアクティブインダクタと従来の電解効果トランジスタのみで構成したアクティブインダクタの各動作周波数特性を示すグラフ図である。 ＲＴＤの理想的な回路構成図である。 ＲＴＤを用いたジャイレータ構成図である。 この発明の実施例２の回路の概略構成図である。 この発明の実施例２の集積型ジャイレータの組み立て基板の斜視図である。 ジャイレータの回路の概略図である。

符号の説明

（ア） ２端子微分負性抵抗素子
（イ） ３端子能動素子
（イ´） ３端子微分負性抵抗素子
（ウ） 抵抗器

Claims (6)

1. 抵抗器の両側に２端子微分負性抵抗素子を接続してπ型回路を設け、このπ型回路に並列に３端子能動素子を接続したことを特徴とする、ジャイレータ回路。
2. 上記２端子微分負性抵抗素子が共鳴トンネルダイオードであることを特徴とする、請求項１に記載のジャイレータ回路。
3. 上記３端子能動素子が電界効果トランジスタであることを特徴とする、請求項１又は２に記載のジャイレータ回路。
4. 抵抗器の両側に２端子微分負性抵抗素子を接続してπ型回路を設け、このπ型回路に並列に３端子微分負性抵抗素子を接続したことを特徴とする、ジャイレータ回路。
5. 上記２端子微分負性抵抗素子が共鳴トンネルダイオードであることを特徴とする、請求項４に記載のジャイレータ回路。
6. 上記３端子微分負性抵抗素子が共鳴トンネルトランジスタであることを特徴とする、請求項４又は５に記載のジャイレータ回路。