TWI477066B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI477066B
TWI477066B TW099116293A TW99116293A TWI477066B TW I477066 B TWI477066 B TW I477066B TW 099116293 A TW099116293 A TW 099116293A TW 99116293 A TW99116293 A TW 99116293A TW I477066 B TWI477066 B TW I477066B
Authority
TW
Taiwan
Prior art keywords
gate
drain
semiconductor device
bypass
active device
Prior art date
Application number
TW099116293A
Other languages
English (en)
Other versions
TW201110539A (en
Inventor
Choon Yong Ng
Kazutaka Takagi
Naotaka Tomita
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201110539A publication Critical patent/TW201110539A/zh
Application granted granted Critical
Publication of TWI477066B publication Critical patent/TWI477066B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

半導體裝置
本發明主張JP2009-174003(2009年7月27日申請)之優先權，內容亦參照該該申請案。
本發明關於半導體裝置，特別關於抑制奇模振盪(Odd-mode Oscillation)、或抑制耿氏振盪(Gunn Oscillation)伴隨產生之負電阻，可以獲得穩定、且高效率之電力放大的半導體裝置。
適用GsAsMESFET(Gallium Arsenide Metal Semiconductor Field Effect Transistor)、GsAspHEMT(Gallium Arsenide p channel High Electron Mobility Transistor)、InPHEMT(Indium Phosphide High Electron Mobility Transistor)等三五族化合物半導體的電晶體及放大電路，會受到作為耿氏振盪(Gunn Oscillation)熟知的出現於汲極側輸出之負電阻所引起之高頻振盪之影響。此種耿氏振盪，雖可適用為微波及毫米(10-3 米)波振盪源，但是作為電力放大器之穩定、且高效率之動作乃為較不好之現象。
另外，使用此種單一之FET作為放大器之動作時，被期待著在寬廣頻率範圍無振盪之穩定動作。但是，使用單一FET之放大器，其之輸出電力有所限制。欲增大放大器之電力位準時，例如有將2個以上之FET並聯連接的放大器存在。
於並聯連接的放大器中，個別之FET僅負擔全體輸出電力之一部分，因而在不損及各個FET之情況下可以增大合成輸出電力。
和此種單一FET比較，雖具有可增大合成輸出電力之優點，但是並聯連接之FET放大器，乃然存在著稱為“並聯FET振盪”或“奇模振盪”之放大器不穩定現象。此種較不好之振盪現象，係由於FET之內部寄生容量與連接FET用的電路內之配線電感所形成之自我共振電路引起者。此種共振現象產生之奇模振盪電流使FET容易被破壞。
為抑制此種較不好之奇模振盪，可於通常之並聯連接之FET放大器，為減低並聯連接之FET之閘極電流而於閘極連接串聯電阻。但是，於閘極連接串聯電阻時，存在著應被放大之輸入信號亦被減低之問題。因此，於並聯連接FET放大器中，需要在不減少應被放大之輸入信號之情況下，抑制奇模振盪。
為抑制此種較不好之奇模振盪，而於通常之並聯連接FET放大器，在並聯連接FET之閘極間連接旁路電阻(bypass resistance)之例被揭示於例如專利文獻1。
專利文獻1：美國專利第5694085號說明書
為抑制奇模振盪，而於通常之並聯連接FET放大器，在汲極間連接旁路電阻Rd0 之例被圖示於圖1。另外，為抑制奇模振盪，而於通常之並聯連接FET放大器，在閘極間連接閘極旁路電阻Rg0 ，而且在汲極間連接汲極旁路電阻Rd0 之例被圖示於圖2。於圖1及圖2，FET1之閘極、汲極及源極分別以G1、D1、S1表示，FET2之閘極、汲極及源極分別以G2、D2、S2表示。於圖1及圖2，源極S1、及S2被接地。
將FET1、FET2並聯連接時，如圖1所示，將FET1之閘極G1與FET2之閘極G2連接，因此在輸入端子Pi與閘極G1間以及輸入端子Pi與閘極G2間，存在伴隨閘極配線產生之電感Lg。
同樣，將FET1、FET2並聯連接時，如圖1所示，將FET1之汲極D1與FET2之汲極D2連接，因此在輸出端子Po與汲極D1間以及輸出端子Po與汲極D2間，存在伴隨汲極配線產生之電感Ld2 。另外，如圖1所示，在FET1之汲極D1與FET2之汲極D2間連接旁路電阻Rd0 ，因此存在伴隨汲極配線產生之電感Ld1 。
同樣，將FET1、FET2並聯連接時，如圖2所示，將FET1之閘極G1與FET2之閘極G2連接，因此在輸入端子Pi與閘極G1間以及輸入端子Pi與閘極G2間，存在伴隨閘極配線產生之電感Lg2 。另外，如圖2所示，在FET1之閘極G1與FET2之閘極G2間連接旁路電阻Rg0 ，因此存在伴隨閘極配線產生之電感Lg1 。
同樣，將FET1、FET2並聯連接時，如圖2所示，將FET1之汲極D1與FET2之汲極D2連接，因此在輸出端子Po與汲極D1間以及輸出端子Po與汲極D2間，存在伴隨汲極配線產生之電感Ld2 。另外，如圖2所示，在FET1之汲極D1與FET2之汲極D2間連接旁路電阻Rd0 ，因此存在伴隨汲極配線產生之電感Ld1 。
通常，在個別FET會存在元件誤差，在個別FET之閘極電位間、汲極電位間會產生電位誤差。因此，在並聯連接FET之閘極間、汲極間即使連接旁路電阻時，亦難以消除個別FET之閘極電位、汲極電位存在之電位變動。另外，使用具有此種元件誤差的並聯連接FET進行電力放大時，基於電位變動，電力合成率容易受到輸入頻率之影響。
另外，在並聯連接FET之閘極間、汲極間連接由旁路電阻與旁路電感構成之並聯電路時，於欲放大之輸入頻率，損失會變大。
為達成上述目的，本發明之一態樣提供之半導體裝置，係包含：第1主動元件；第2主動元件，並聯連接於上述第1主動元件；及第1穩定化電路，被連接於上述第1主動元件之閘極與上述第2主動元件之閘極間，由閘極旁路電阻、閘極旁路電容器、及閘極旁路電感之並聯電路構成；上述第1穩定化電路之共振頻率相等於奇模共振頻率。
本發明之另一態樣提供之半導體裝置，係包含：第1主動元件及第2主動元件，互相被並聯連接，分別具有伴隨高頻負電阻振盪而產生之負電阻；第1穩定化電路，被連接於上述第1主動元件之閘極與上述第2主動元件之閘極間，由閘極旁路電阻、閘極旁路電容器、與閘極旁路電感之並聯電路構成；第2穩定化電路，被連接於上述第1主動元件之汲極與上述第2主動元件之汲極間，由汲極旁路電阻、汲極旁路電容器、及汲極旁路電感之並聯電路構成；上述第1穩定化電路之共振頻率相等於奇模共振頻率，上述第2穩定化電路之共振頻率相等於高頻負電阻振盪頻率。
本發明之另一態樣提供之半導體裝置，係包含：複數個主動元件，互相被並聯連接，分別具有伴隨高頻負電阻振盪而產生之負電阻；第1穩定化電路，被連接於上述主動元件之鄰接之閘極間，由閘極旁路電阻、閘極旁路電容器、與閘極旁路電感之並聯電路構成；第2穩定化電路，被連接於上述主動元件之鄰接之汲極間，由汲極旁路電阻、汲極旁路電容器、及汲極旁路電感之並聯電路構成；上述第1穩定化電路之共振頻率相等於奇模共振頻率，上述第2穩定化電路之共振頻率相等於高頻負電阻振盪頻率。
以下參照圖面說明本發明之實施形態。又，以下針對同一要素附加同一符號並省略重複說明。圖面為模式圖，和實際又所出入，應予以留意。另外，圖面互相之間包含互相間之尺寸關係或比率不同之部分。
以下實施形態中，係以本發明技術思想之具體化裝置或方法為例，本發明之實施形態並非將各構成元件之配置等特定如下述者。本發明之實施形態可於申請專利範圍內作各種變更。
(第1實施形態)
本發明第1實施形態之半導體裝置1之模式電路構成，係如圖3所示具備：第1主動元件151；第2主動元件152，並聯連接於第1主動元件151；及第1穩定化電路120，被連接於第1主動元件151之閘極G1與第2主動元件152之閘極G2間，由閘極旁路電阻Rg0 、閘極旁路電容器Cg0 、及閘極旁路電感Lg0 之並聯電路構成。第1穩定化電路120之共振頻率相等於奇模共振頻率。
閘極旁路電容器Cg0 係鄰接於閘極旁路電感Lg0 被配置。
閘極旁路電容器Cg0 係鄰接於閘極旁路電阻Rg0 被配置。
於圖3，第1主動元件151之閘極、汲極及源極分別以G1、D1及S1表示，第2主動元件152之閘極、汲極及源極分別以G2、D2及S2表示，於圖3，源極S1、S2被接地。
將第1主動元件151與第2主動元件152並聯連接時，如圖3所示，將閘極G1與閘極G2予以連接，因而在輸入端子Pi與閘極G1間以及輸入端子Pi與閘極G2間，基於閘極配線而存在電感Lg2 。另外，如圖3所示，在閘極G1與閘極G2之間連接第1穩定化電路120，因而存在著閘極配線引起之電感Lg1 。
同樣，將第1主動元件151與第2主動元件152並聯連接時，如圖3所示，將汲極D1與汲極D2予以連接，因而在輸出端子Po與汲極D1間以及輸出端子Po與汲極D2間，伴隨汲極配線而存在電感Ld2 。另外，如圖3所示，在汲極D1與汲極D2之間連接旁路電阻Rd0 ，因而存在著汲極配線引起之電感Ld1 。
(奇模振盪)
於圖3，奇模振盪時之電流迴路存在2個。1個為汲極側之電流迴路，電流由第1主動元件151之汲極D1朝源極S1導通，同時，電流由第2主動元件152之源極S2朝汲極D2導通。或者，電流由第1主動元件151之源極S1朝汲極D1導通，同時，電流由第2主動元件152之汲極D2朝源極S2導通。另一個為閘極側之電流迴路，電流由第1主動元件151之閘極G1朝源極S1導通，同時，電流由第2主動元件152之源極S2朝閘極G2導通。或者，電流由第1主動元件151之源極S1朝閘極G1導通，同時，電流由第2主動元件152之閘極G2朝源極S2導通。此種奇模振盪，於汲極側電流迴路，或閘極側電流迴路，因為第1主動元件151及第2主動元件152之內部寄生容量，以及將第1主動元件151與第2主動元件152予以連接的電路內之配線電感所形成之自我共振電路而引起者。
(穩定化電路)
適用第1實施形態之半導體裝置1的第1穩定化電路120，如圖3所示，被連接於第1主動元件151之閘極G1與第2主動元件152之閘極G2間，由閘極旁路電阻Rg0 、閘極旁路電容器Cg0 、及閘極旁路電感Lg0 之並聯電路構成。第1穩定化電路120之共振頻率，係相等於奇模共振頻率。亦即，由閘極旁路電容器Cg0 與閘極旁路電感Lg0 之並聯電路所決定之共振頻率，係相等於奇模共振頻率。第1實施形態之半導體裝置1處於奇模振盪狀態時，由閘極旁路電容器Cg0 與閘極旁路電感Lg0 之並聯電路所決定之電抗成份，因為具有無限大∞之電阻值，因此第1穩定化電路120之阻抗變為相等於閘極旁路電阻Rg0 ，可以停止奇模振盪。
閘極旁路電容器Cg0 與閘極旁路電感Lg0 所構成之並聯電路，自DC至輸入動作頻率範圍內係成為短路狀態，因此即使第1主動元件151與第2主動元件152存在元件誤差(變動)時，閘極G1與閘極G2之電位亦可構成為同一電位。
第1主動元件151與第2主動元件152之閘極電位可設為同一電位，因此即使存在元件誤差時，亦可抑制電力合成率之影響，可獲得穩定、且高效率之電力放大。
其中，第1主動元件151與第2主動元件152，可由FET、HEMT、耿氏二極體、IMPATT二極體(衝渡二極體)、或TUNNETT二極體之其中任一構成。
更具體言之為，第1主動元件151與第2主動元件152，可由GsAsMESFET、GsAsHEMT、InPHEMT構成。
依據適用第1實施形態之半導體裝置1之第1穩定化電路120，可以提供能抑制奇模振盪，可獲得穩定、且高效率之電力放大的半導體裝置。
(平面圖案構成)
第1實施形態之半導體裝置1適用之穩定化電路120之模式平面圖案，係如圖4所示，在如圖3所示第1主動元件151之閘極G1與第2主動元件152之閘極G2間，具有：由薄膜電阻等形成之閘極旁路電阻Rg0 ，和閘極旁路電阻Rg0 並聯連接的閘極旁路電感Lg0 ，以及和彼等之RL電路並聯連接，被形成於閘極旁路電阻Rg0 之上部的閘極旁路電容器Cg0 。
閘極旁路電容器Cg0 ，係如圖4所示，可以鄰接閘極旁路電感Lg0 而配置。
另外，閘極旁路電容器Cg0 ，係如圖4所示，可以被積層配置於閘極旁路電阻Rg0 之上部。或者，閘極旁路電容器Cg0 被積層配置於閘極旁路電阻Rg0 之下部亦可。
或者，閘極旁路電容器Cg0 ，係如圖4所示，亦可以具備：由第1金屬層34；與和第1金屬層34鄰接配置的第2金屬層36所構成之指插型電容器構造。
閘極旁路電感Lg0 ，可由電極配線形成。
(主動元件之構成)
第1實施形態之半導體裝置1適用之主動元件150之模式平面圖案構成例，係如圖5所示，具備：基板10；配置於基板10上，分別具有複數個指部的閘極24；源極20及汲極22；配置於基板10上，依閘極24、源極20及汲極22之每一個分別捆紮複數個指部而形成的閘極端子G1、G2、...、G4、源極端子S1、S2、...、S5、及汲極端子D；及連接於源極端子S1、S2、...、S5的VIA導孔SC1、SC2、...、SC5。
於基板10上，閘極24、源極20及汲極22係具有複數個指部，依閘極24、源極20及汲極22之各個來約束複數個指部而形成端子用電極。閘極24、源極20及汲極22之具有複數個指部形狀的部分，係如圖5所示，形成活化區域AA。
於圖5之例，係於一端配置閘極端子G1、G2、...、G4、源極端子S1、S2、...、S5，於另一端配置汲極端子D。
在基板10之表面附近，於閘極24、源極20及汲極22之下部基板101上形成活化區域AA。
於圖5之例，於活化區域AA附近之源極端子S1、S2、...、S5，由基板10之背面起形成VIA導孔SC1、SC2、...、SC5，於基板10之背面形成接地導體。將電路元件接地時，係介由貫穿基板10的VIA導孔SC1、SC2、...、SC5，使設於基板10上的電路元件與形成於基板10背面的接地導體電連接。
基板10可以具備：SiC基板、GaAs基板、GaN基板、於SiC基板上形成有GaN磊晶層的基板、於Si基板上形成有GaN磊晶層的基板、於SiC基板上形成有GaN/AlGaN所構成之異質接合磊晶層的基板、於藍寶石基板上形成有GaN磊晶層的基板、藍寶石基板或鑽石基板、半絕緣性基板之其中任一。
於第1實施形態之半導體裝置1，例如係將如圖5所示主動元件150分別作為第1主動元件151及第2主動元件152予以並聯配置，將閘極旁路電阻Rg0 、閘極旁路電容器Cg0 與閘極旁路電感Lg0 之並聯電路所構成之第1穩定化電路120，連接於閘極G1與閘極G2之間。
(穩定化電路之另一模式平面圖案)
第1實施形態之半導體裝置1適用之第1穩定化電路120之另一模式平面圖案構成，係如圖6所示，具有：薄膜電阻等所形成之閘極旁路電阻Rg0 ；和電阻Rg0 並聯連接的電感Lg0 ；被並聯連接於彼等RL電路，和電阻Rg0 鄰接配置的電容器Cg0 。
電容器Cg0 ，係如圖6所示，具備由第1金屬層34；及和第1金屬層34鄰接配置的第2金屬層36所構成之指插型電容器構造。
電感Lg0 可由電極配線形成。
(指插型電容器之構造例)
第1實施形態之半導體裝置1適用之第1穩定化電路120之指插型電容器構造，例如係如圖7所示，由基板10，配置於基板上的絕緣層32，配置於絕緣層32上的第1金屬層34，和第1金屬層34成鄰接而配置於絕緣層32上的第2金屬層36構成。第1金屬層34與第2金屬層36，例如係有Al(鋁)形成，絕緣層32係由例如矽氮化膜、矽氧化膜、矽氧氮化膜等形成。第1金屬層34與第2金屬層36之間，可為空隙或被填充SiO2 等絕緣層。
(旁路電阻之構成例)
第1實施形態之半導體裝置1所適用之第1穩定化電路120之旁路電阻之構成的模式斷面構造，係如圖8所示，具備：基板10；配置於基板10上之電阻膜18；配置於基板10上之氮化膜等所形成的絕緣膜12；配置於絕緣膜12上，和電阻膜18分別取得接觸用的金屬接觸層14a、14b；及分別連接於金屬接觸層14a、14b的金屬層16a、16b。絕緣膜12係由例如矽氮化膜、矽氧化膜、矽氧氮化膜等形成。金屬接觸層14a、14b，係由例如多晶矽層形成 ，金屬層16a、16b係由例如Al形成。
(MIM電容器之構造例)
第1實施形態之半導體裝置1所適用之第1穩定化電路120之閘極旁路電容器Cg0 ，係具有由第3金屬層40，配置於第3金屬層40上的絕緣層32，及配置於絕緣層32上的金屬接觸層14形成之MIM電容器構造。
第1實施形態之半導體裝置1所適用之第1穩定化電路120之MIM電容器之構成，係如圖9所示，具備：基板10；配置於基板10上之第3金屬層40；配置於基板10及第3金屬層40上的絕緣層32；配置於絕緣層32上的金屬接觸層14；及配置於金屬接觸層14上的金屬層16。MIM電容器構造，係由第3金屬層40/絕緣層32/金屬接觸層14及金屬層16形成。
依據第1實施形態可以提供，能抑制奇模振盪，可獲得穩定、而且高效率之電力放大的半導體裝置。
(第2實施形態)
本發明第2實施形態之半導體裝置之模式電路構成，係如圖10所示，具備：第1主動元件151及第2主動元件152，互相被並聯連接，分別具有伴隨高頻負電阻振盪而產生之負電阻；及第2穩定化電路140，被連接於第1主動元件151之汲極D1與第2主動元件152之汲極D2間，由汲極旁路電阻Rd0 、汲極旁路電容器Cd0 、及汲極 旁路電感Ld0 之並聯電路構成。第2穩定化電路140之共振頻率相等於高頻負電阻振盪頻率。
第2穩定化電路140係用於除去負電阻。
高頻負電阻振盪例如為耿氏振盪。
汲極旁路電容器Cd0 係鄰接於汲極旁路電感Ld0 被配置。
又，汲極旁路電容器Cd0 係鄰接於汲極旁路電阻Rd0 被配置。
於圖10，第1主動元件151之閘極、汲極及源極分別以G1、D1及S1表示，第2主動元件152之閘極、汲極及源極分別以G2、D2及S2表示，於圖3，源極S1、S2被接地。
將第1主動元件151與第2主動元件152並聯連接時，係如圖10所示，將閘極G1與閘極G2予以連接，因而在輸入端子Pi與閘極G1間以及輸入端子Pi與閘極G2間，基於閘極配線而存在電感Lg2 。
同樣，將第1主動元件151與第2主動元件152並聯連接時，係如圖3所示，將汲極D1與汲極D2予以連接，因而在輸出端子Po與汲極D1間以及輸出端子Po與汲極D2間，伴隨汲極配線而存在電感Ld2 。另外，如圖3所示，在汲極D1與汲極D2之間連接第2穩定化電路140，因而存在著汲極配線引起之電感Ld1 。
(穩定化電路)
適用第2實施形態之半導體裝置1的第2穩定化電路140，係如圖3所示，被連接於第1主動元件151之汲極D1與第2主動元件152之汲極D2間，由汲極旁路電阻Rd0 、汲極旁路電容器Cd0 、及汲極旁路電感Ld0 之並聯電路構成。第2穩定化電路140之共振頻率，係相等於高頻負電阻振盪之振盪頻率。亦即，由汲極旁路電容器Cd0 與汲極旁路電感Ld0 之並聯電路所決定之共振頻率，係相等於高頻負電阻振盪之振盪頻率。第2實施形態之半導體裝置1處於高頻負電阻振盪狀態時，由汲極旁路電容器Cd0 與汲極旁路電感Ld0 之並聯電路所決定之電抗成份，因為具有無限大∞之電阻值，因此第2穩定化電路140之阻抗變為相等於汲極旁路電阻Rd0 。藉由該汲極旁路電阻Rd0 之電阻值相等於負電阻之值，第2穩定化電路140可以消除負電阻。
其中，高頻負電阻振盪例如為耿氏振盪。
(模擬結果)
第2實施形態之半導體裝置之模擬結果如圖11所示。縱軸表示S參數S(1、1)(dB)及S(2、1)(dB)、橫軸表示頻率f(GHz)。輸入頻率為10(GHz)，耿氏振盪頻率為70(GHz)，汲極旁路電容器Cd0 為0.4(pF)，汲極旁路電感Ld0 為0.05(nH)，第2穩定化電路140之共振頻率為70(GHz)。
由該模擬可知，由汲極旁路電容器Cd0 、汲極旁路電感Ld0 所決定之LC元件，在以奇模之頻率共振時，自DC至輸入頻率為止成為短路(short)。耿氏振盪頻率和輸入頻率比較為極高時，由汲極旁路電容器Cd0 、汲極旁路電感Ld0 所決定之LC元件，係成為開路(open)。結果，可以藉由汲極旁路電阻Rd0 除去耿氏振盪之振盪頻率中之負電阻，可抑制耿氏振盪。
藉由以耿氏振盪之振盪頻率進行共振的LC並聯電路，可提供無限大之電抗，因此第2穩定化電路140可提供正的電阻值。如此則，第2實施形態之半導體裝置1所適用之第2穩定化電路140，可以除去耿氏振盪之振盪頻率中之負電阻，可抑制耿氏振盪。
其中，第1主動元件151與第2主動元件152，可由FET、HEMT、耿氏二極體、IMPATT二極體(衝渡二極體)、或TUNNETT二極體之其中任一構成。
更具體言之為，第1主動元件151與第2主動元件152，可由GsAsMESFET、GsAsHEMT、InPHEMT等構成。
依據適用第2實施形態之半導體裝置1之第2穩定化電路140，可以提供能抑制高頻負電阻振盪伴隨產生之負電阻，可獲得穩定、且高效率之電力放大的半導體裝置。
適用第2實施形態之半導體裝置1之第2穩定化電路140，其之模式平面圖案之構成，係和圖4同樣，因此省略重複說明。
汲極旁路電容器Cd0 ，係和圖4同樣，可以鄰接汲極旁路電感Ld0 而配置。
另外，汲極旁路電容器Cd0 ，係和圖4同樣，可以被積層配置於電阻Rd0 之上部。或者，汲極旁路電容器Cd0 被積層配置於汲極旁路電阻Rd0 之下部亦可。
或者，汲極旁路電容器Cd0 ，係和圖4同樣，亦可以具備：由第1金屬層34；及和第1金屬層34鄰接配置的第2金屬層36所構成之指插型電容器構造。
汲極旁路電感Ld0 ，可由電極配線形成。
第2實施形態之半導體裝置1所適用之主動元件之模式平面圖案構成例，係和圖5同樣，因此省略重複說明。
第2實施形態之半導體裝置1所適用之第2穩定化電路140，其之另一模式平面圖案構成，係和圖6同樣，因此省略重複說明。
第2實施形態之半導體裝置1所適用之第2穩定化電路140，其之指插型電容器之構造，係和圖7同樣，因此省略重複說明。
第2實施形態之半導體裝置1所適用之第2穩定化電路140，其之旁路電阻之構成之模式斷面構造，係和圖8同樣，因此省略重複說明。
第2實施形態之半導體裝置1所適用之第2穩定化電路140，其之MIM電容器之構成，係和圖9同樣，因此省略重複說明。
依據第2實施形態，可以提供能抑制耿氏振盪伴隨產生之負電阻，可獲得穩定、而且高效率之電力放大的半導 體裝置。
(第3實施形態)
本發明第3實施形態之半導體裝置1之模式電路構成，係如圖12所示，具備：第1主動元件151及第2主動元件152，互相被並聯連接，分別具有伴隨高頻負電阻振盪而產生之負電阻；第1穩定化電路120，被連接於第1主動元件151之閘極G1與第2主動元件152之閘極G2間，由閘極旁路電阻Rg0 、閘極旁路電容器Cg0 、及閘極旁路電感Lg0 之並聯電路構成；及第2穩定化電路140，被連接於第1主動元件151之汲極D1與第2主動元件152之汲極D2間，由汲極旁路電阻Rd0 、汲極旁路電容器Cd0 、及汲極旁路電感Ld0 之並聯電路構成。第1穩定化電路120之共振頻率相等於奇模共振頻率，第2穩定化電路140之共振頻率相等於高頻負電阻振盪頻率。
第2穩定化電路140用於除去負電阻。
高頻負電阻振盪例如為耿氏振盪。
伴隨配線產生之寄生電感、主動元件之模式平面圖案構成例、第1、第2穩定化電路之平面圖案構成及穩定化動作說明、指插型電容器構造、旁路電阻之構成、MIM電容器之構成等和第1、第2實施形態之半導體裝置重複部分之說明被省略。
(變形例)
第3實施形態之變形例之半導體裝置之模式電路構成，係具有將圖12所示電路構成近一步擴大的電路構成，如圖13所示，具有多段連接之構成。亦即，第1段放大器A1，係如圖14所示，使用單一之FET予以表示，其具有：配置於輸入端子Pi與端子P1間，具有閘極電感Ig及汲極電感Id。
第2段放大器A2，係如圖15所示，具備：第1主動元件151及第2主動元件152，被配置於端子P1與端子P2、P3間，互相被並聯連接，分別具有伴隨高頻負電阻振盪產生之負電阻；第1穩定化電路120，被連接於第1主動元件151之閘極G1與第2主動元件152之閘極G2間，由閘極旁路電阻Rg0 、閘極旁路電容器Cg0 、及閘極旁路電感Lg0 之並聯電路構成；及第2穩定化電路140，被連接於第1主動元件151之汲極D1與第2主動元件152之汲極D2間，由汲極旁路電阻Rd0 、汲極旁路電容器Cd0 、及汲極旁路電感Ld0 之並聯電路構成。第1穩定化電路120之共振頻率相等於奇模共振頻率，第2穩定化電路140之共振頻率相等於高頻負電阻振盪頻率。
第2段放大器A2，係如圖16所示，具備：複數個主動元件151～154，被配置於端子P2、P3與輸出端子PO 間，互相被並聯連接，分別具有伴隨高頻負電阻振盪產生之負電阻；第1穩定化電路120，被連接於主動元件151～154之鄰接閘極G1～G4間，由閘極旁路電阻Rg0 、閘極旁路電容器Cg0 、及閘極旁路電感Lg0 之並聯電路構成；及第2穩定化電路140，被連接於主動元件151～154之鄰接汲極D1～D4間，由汲極旁路電阻Rd0 、汲極旁路電容器Cd0 、及汲極旁路電感Ld0 之並聯電路構成。第1穩定化電路120之共振頻率相等於奇模共振頻率，第2穩定化電路140之共振頻率相等於高頻負電阻振盪頻率，此點係和第3實施形態同樣。
作為放大器動作時，在廣泛頻率範圍內，不致於振盪之情況下可期待穩定之動作。在使用單一FET之放大器中，輸出電力會受限制，但如第3實施形態之變形例般，為增大放大器之電力位準，藉由並聯連接2段以上FET之放大器構成，個別之FET僅負擔全體輸出電力之一部分，因此可於不損及個別FET之之情況下，增大合成輸出電力。
依據第3實施形態之變形例，於多段連接構成之FET放大器，可以抑制奇模振盪與高頻負電阻振盪之雙方，和單一FET比較，具有可以增大合成輸出電力之優點。
於第3實施形態及其變形例之半導體裝置，具備第1實施形態之第1穩定化電路120與第2實施形態之第2穩定化電路140雙方之穩定化電路之特徵，因此可抑制奇模振盪與高頻負電阻振盪之雙方。
亦即，閘極旁路電容器Cg0 與閘極旁路電感Lg0 之並聯電路所決定的共振頻率，係相等於奇模共振頻率。第3實施形態之變形例之半導體裝置處於奇模共振狀態時，閘極旁路電容器Cg0 與閘極旁路電感Lg0 之並聯電路所決定的電抗成份係具有無限大∞之電阻值，因此第1穩定化電路120之阻抗變為相等於閘極旁路電阻Rg0 ，可以停止奇模共振。
閘極旁路電容器Cg0 與閘極旁路電感Lg0 所構成之並聯電路，自DC至輸入動作頻率範圍內係成為短路狀態，因此即使複數個主動元件存在元件誤差(變動)時，閘極電位亦可構成為同一電位。
另外，第2穩定化電路140之共振頻率相等於高頻負電阻振盪之振盪頻率。亦即，汲極旁路電容器Cd0 與汲極旁路電感Ld0 之並聯電路所決定之共振頻率，係相等於高頻負電阻振盪之振盪頻率。第3實施形態之變形例之半導體裝置處於高頻負電阻振盪狀態時，汲極旁路電容器Cd0 與汲極旁路電感Ld0 之並聯電路所決定之電抗成份，因為具有無限大∞之電阻值，因此第2穩定化電路140之阻抗變為相等於汲極旁路電阻Rd0 。藉由該汲極旁路電阻Rd0 之電阻值相等於負電阻之值，第2穩定化電路140可以除去負電阻。
依據第3實施形態及其變形例，可以提供能抑制奇模振盪，而且可抑制耿氏振盪伴隨產生之負電阻，獲得穩定、且高效率之電力放大的半導體裝置。
(其他實施形態)
如上述說明，本發明係依據第1－第3實施形態及其變形例予以說明，但所揭示之一部分之論述及圖面僅為一例，並非用於限定本發明，業者可做各種變更實施。
又，本發明之半導體裝置不限定於FET、HEMT，異適用於LDMOS(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor)或異質接合雙極性電晶體(HBT：Hetero-junction Bipolar Transistor)等放大元件、微電機系統(MEMS：Micro Electro Mechanical System)元件等。
如上述說明，本發明包含上述未記載之各種實施形態。
 (產業上可利用性)
本發明之半導體裝置，可適用於內部匹配型電力放大元件、電力MMIC(Monolithic Microwave Integrated Circuit)、微波電力放大器、毫米波電力放大器、高頻MEMS元件等廣範圍之領域。
(發明效果)
依據本發明可以提供半導體裝置，其能抑制奇模振盪，且可抑制伴隨耿氏振盪產生之負電阻(negative-resistance)，可獲得穩定、而且高效率之電力放大。
1‧‧‧半導體裝置
10‧‧‧基板(半導體基板、半絕緣性基板SI)
12、32‧‧‧絕緣層
14、14a、14b‧‧‧金屬接觸層
16a、16b‧‧‧金屬層
18‧‧‧電阻膜
20‧‧‧源極
22‧‧‧汲極
24‧‧‧閘極
34‧‧‧第1金屬層
36‧‧‧第2金屬層
40‧‧‧第3金屬層
120‧‧‧第1穩定化電路
140‧‧‧第2穩定化電路
150、151、152、153、154‧‧‧主動元件(FET)
S1、S2、S3、...、S5‧‧‧源極端子
D‧‧‧汲極端子
G1、G2、...、G4‧‧‧閘極端子
SC1、SC2、...、SC5‧‧‧VIA導孔
Rg0 ‧‧‧閘極旁路電阻
Lg0 ‧‧‧閘極旁路電感
Cg0 ‧‧‧閘極旁路電容器
Rd0 ‧‧‧汲極旁路電阻
Ld0 ‧‧‧汲極旁路電感
Cd0 ‧‧‧汲極旁路電容器
圖1為習知半導體裝置之模式電路構成，在並聯連接FET之汲極間連接有汲極旁路電阻Rd0 之電路例。
圖2為習知半導體裝置之模式電路構成，在並聯連接FET之閘極間連接有閘極旁路電阻Rg0 ，在汲極間連接有汲極旁路電阻Rd0 之電路例。
圖3為本發明第1實施形態之半導體裝置之模式電路構成。
圖4為本發明第1實施形態之半導體裝置適用之穩定化電路之模式平面圖案構成。
圖5為本發明第1實施形態之半導體裝置適用之FET之模式平面圖案構成。
圖6為本發明第1實施形態之半導體裝置適用之穩定化電路之另一模式平面圖案構成。
圖7為本發明第1實施形態之半導體裝置適用之穩定化電路之指插型電容器構造之構成之模式鳥瞰圖。
圖8為本發明第1實施形態之半導體裝置適用之穩定化電路之電阻構成之模式斷面構造圖。
圖9為本發明第1實施形態之半導體裝置適用之穩定化電路之MIM電容器之構成之模式斷面構造圖。
圖10為本發明第2實施形態之半導體裝置之模式電路構成。
圖11為本發明第2實施形態之半導體裝置之模擬結果。
圖12為本發明第3實施形態之半導體裝置之模式電路構成。
圖13為本發明第3實施形態之變形例之半導體裝置之模式電路方塊構成圖。
圖14為本發明第3實施形態之變形例之半導體裝置中，第1段放大器A1之模式電路構成圖。
圖15為本發明第3實施形態之變形例之半導體裝置中，第2段放大器A2之模式電路構成圖。
圖16為本發明第3實施形態之變形例之半導體裝置中，第3段放大器A3之模式電路構成圖。
1．．．半導體裝置
120．．．第1穩定化電路
151、152．．．主動元件(FET)
D．．．汲極端子
S1、S2．．．源極端子
D1、D2．．．汲極端子
G1、G2．．．閘極端子
Rd0 ．．．汲極旁路電阻
Ld1 、Ld2 ．．．汲極旁路電感
Pi．．．輸入端子
Po．．．輸出端子
Lg1 、Lg2 ．．．電感
Cg0 ．．．閘極旁路容量
Lg0 ．．．閘極旁路電感
Rg0 ．．．閘極旁路電阻

Claims (20)

  1. 一種半導體裝置，其特徵為包含：第1主動元件；第2主動元件，並聯連接於上述第1主動元件；及第1穩定化電路，被連接於上述第1主動元件之閘極與上述第2主動元件之閘極間，由閘極旁路電阻、閘極旁路電容器、及閘極旁路電感之並聯電路構成；上述第1穩定化電路之共振頻率相等於奇模共振頻率。
  2. 如申請專利範圍第1項之半導體裝置，其中上述閘極旁路電容器，係鄰接上述閘極旁路電感而配置。
  3. 如申請專利範圍第1項之半導體裝置，其中上述閘極旁路電容器，係鄰接上述閘極旁路電阻而配置。
  4. 如申請專利範圍第1項之半導體裝置，其中上述閘極旁路電容器，係被積層於上述閘極旁路電阻之上部。
  5. 如申請專利範圍第1項之半導體裝置，其中上述閘極旁路電容器，係被積層於上述閘極旁路電阻之下部。
  6. 如申請專利範圍第1項之半導體裝置，其中上述閘極旁路電容器，係具有：由第1金屬層，及和上述第1金屬層鄰接配置的第2金屬層構成的指插型電容 器構造。
  7. 如申請專利範圍第1項之半導體裝置，其中上述閘極旁路電容器，係具有：由第3金屬層，配置於上述第3金屬層之絕緣層，及配置於上述絕緣層上的金屬接觸層構成的MIM電容器構造。
  8. 一種半導體裝置，其特徵為包含：第1主動元件及第2主動元件，互相被並聯連接，分別具有伴隨高頻負電阻振盪而產生之負電阻；第1穩定化電路，被連接於上述第1主動元件之閘極與上述第2主動元件之閘極間，由閘極旁路電阻、閘極旁路電容器、與閘極旁路電感之並聯電路構成；第2穩定化電路，被連接於上述第1主動元件之汲極與上述第2主動元件之汲極間，由汲極旁路電阻、汲極旁路電容器、及汲極旁路電感之並聯電路構成；上述第1穩定化電路之共振頻率相等於奇模共振頻率，上述第2穩定化電路之共振頻率相等於高頻負電阻振盪頻率。
  9. 如申請專利範圍第8項之半導體裝置，其中上述第2穩定化電路，係用於抵消上述負電阻。
  10. 如申請專利範圍第8項之半導體裝置，其中上述高頻負電阻振盪，係耿氏振盪。
  11. 如申請專利範圍第8項之半導體裝置，其中上述汲極旁路電容器，係鄰接上述汲極旁路電感被配置。
  12. 如申請專利範圍第8項之半導體裝置，其中上述汲極旁路電容器，係鄰接上述汲極旁路電阻被配置。
  13. 如申請專利範圍第8項之半導體裝置，其中上述汲極旁路電容器，係被積層於上述汲極旁路電阻之上部。
  14. 如申請專利範圍第8項之半導體裝置，其中上述汲極旁路電容器，係被積層於上述汲極旁路電阻之下部。
  15. 如申請專利範圍第8項之半導體裝置，其中上述汲極旁路電容器，係具有：由第1金屬層，及和上述第1金屬層鄰接配置的第2金屬層構成的指插型電容器構造。
  16. 如申請專利範圍第8項之半導體裝置，其中上述閘極旁路電容器，係具有：由第3金屬層，配置於上述第3金屬層上之絕緣層，及配置於上述絕緣層上的金屬接觸層構成的MIM電容器構造。
  17. 如申請專利範圍第8項之半導體裝置，其中上述第1主動元件及上述第2主動元件，係場效電晶體、高電子移動度電晶體、耿氏二極體、IMPATT二極體(衝渡二極體)、或TUNNETT二極體之其中任一。
  18. 如申請專利範圍第8項之半導體裝置，其中上述第1主動元件及上述第2主動元件為場效電晶體，其具備： 基板；閘極、源極及汲極，被配置於上述基板上，分別具有複數個指部；閘極端子、源極端子及汲極端子，被配置於上述基板上，對於上述閘極、上述源極及上述汲極之各個而將複數個指部分別捆紮而形成；及VIA導孔，被連接於上述源極端子。
  19. 一種半導體裝置，其特徵為包含：複數個主動元件，互相被並聯連接，分別具有伴隨高頻負電阻振盪而產生之負電阻；第1穩定化電路，被連接於上述主動元件之鄰接之閘極間，由閘極旁路電阻、閘極旁路電容器、與閘極旁路電感之並聯電路構成；第2穩定化電路，被連接於上述主動元件之鄰接之汲極間，由汲極旁路電阻、汲極旁路電容器、及汲極旁路電感之並聯電路構成；上述第1穩定化電路之共振頻率相等於奇模共振頻率，上述第2穩定化電路之共振頻率相等於高頻負電阻振盪頻率。
  20. 如申請專利範圍第19項之半導體裝置，其中上述主動元件為場效電晶體或高電子移動度電晶體。
TW099116293A 2009-07-27 2010-05-21 半導體裝置 TWI477066B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009174003A JP5238633B2 (ja) 2009-07-27 2009-07-27 半導体装置

Publications (2)

Publication Number Publication Date
TW201110539A TW201110539A (en) 2011-03-16
TWI477066B true TWI477066B (zh) 2015-03-11

Family

ID=42990114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116293A TWI477066B (zh) 2009-07-27 2010-05-21 半導體裝置

Country Status (5)

Country Link
US (2) US8022769B2 (zh)
EP (1) EP2288020B1 (zh)
JP (1) JP5238633B2 (zh)
KR (1) KR101104437B1 (zh)
TW (1) TWI477066B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324966B2 (en) * 2011-03-28 2012-12-04 Analog Devices, Inc. Apparatus and methods for electronic amplification
JP5260801B2 (ja) * 2011-05-24 2013-08-14 パナソニック株式会社 高周波増幅回路
JP5487187B2 (ja) 2011-11-16 2014-05-07 株式会社東芝 高周波増幅器
JP5711778B2 (ja) 2013-03-06 2015-05-07 株式会社東芝 半導体装置
JP2014175368A (ja) * 2013-03-06 2014-09-22 Toshiba Corp 電界効果トランジスタおよび半導体装置
JP6203103B2 (ja) 2014-03-31 2017-09-27 株式会社東芝 高周波半導体装置
EP2988334A3 (en) * 2014-08-22 2016-03-30 Kabushiki Kaisha Toshiba Field effect transistor and semiconductor device
US9831837B2 (en) * 2014-11-05 2017-11-28 Qualcomm Incorporated Dynamic power divider circuits and methods
US9748904B2 (en) * 2015-01-09 2017-08-29 Kabushiki Kaisha Toshiba High frequency signal amplifying circuitry
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
CN110582846B (zh) * 2017-05-05 2023-05-12 克里公司 具有旁路栅极晶体管的高功率mmic器件
US10389315B2 (en) * 2017-06-09 2019-08-20 Qualcomm Incorporated Three-input continuous-time amplifier and equalizer for multi-level signaling
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10938358B2 (en) * 2018-10-31 2021-03-02 Kabushiki Kaisha Toshiba Digital power amplifier
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
CN116415531A (zh) * 2021-12-29 2023-07-11 中兴通讯股份有限公司 InP HEMT小信号等效电路模型、参数提取方法、设备和介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694085A (en) * 1996-02-14 1997-12-02 Glenayre Electronics, Inc. High-power amplifier using parallel transistors
US6232840B1 (en) * 1999-06-10 2001-05-15 Raytheon Company Transistor amplifier having reduced parasitic oscillations
TW200820592A (en) * 2006-10-23 2008-05-01 Mitsubishi Electric Corp High-frequency power amplifier

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386904A (ja) * 1986-09-30 1988-04-18 Toshiba Corp 内部整合型高出力電界効果トランジスタ
JPH0281503A (ja) * 1988-09-16 1990-03-22 Mitsubishi Electric Corp マイクロ波増幅回路
JP3120583B2 (ja) * 1992-08-25 2000-12-25 株式会社デンソー 高周波増幅器の安定化回路
JP3442208B2 (ja) * 1995-10-26 2003-09-02 島田理化工業株式会社 高周波用電子回路
US6005442A (en) * 1996-03-26 1999-12-21 Matsushita Electric Industrial Co., Ltd. Divider/combiner
JPH11251849A (ja) * 1998-03-04 1999-09-17 Matsushita Electric Ind Co Ltd 高周波電力増幅器
KR100260815B1 (ko) * 1998-04-07 2000-07-01 정선종 소신호 선형화 장치
JP2001127544A (ja) * 1999-08-19 2001-05-11 Alps Electric Co Ltd ２バンド発振装置
JP2001274639A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体電力増幅器および多段モノリシック集積回路
US6727761B1 (en) * 2002-09-03 2004-04-27 Triquint Semiconductor, Inc. Resonant bypassed base ballast circuit
JP4756843B2 (ja) * 2004-10-05 2011-08-24 パナソニック株式会社 トランジスタ回路
US7348852B1 (en) * 2004-11-08 2008-03-25 Anadigies, Inc. Device and method for power amplifier noise reduction
JP2007267229A (ja) * 2006-03-29 2007-10-11 Toshiba Corp マイクロストリップ伝送線路
JP2009232076A (ja) * 2008-03-21 2009-10-08 Mitsubishi Electric Corp 高周波電力増幅器
JP5185041B2 (ja) 2008-09-25 2013-04-17 株式会社東芝 安定化回路および安定化回路を備える半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694085A (en) * 1996-02-14 1997-12-02 Glenayre Electronics, Inc. High-power amplifier using parallel transistors
US6232840B1 (en) * 1999-06-10 2001-05-15 Raytheon Company Transistor amplifier having reduced parasitic oscillations
TW200820592A (en) * 2006-10-23 2008-05-01 Mitsubishi Electric Corp High-frequency power amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
White, P.M.; O'Leary, T.M., "A 50% efficiency 8 W C-band PHEMT power MMIC amplifier," Gallium Arsenide Integrated Circuit (GaAs IC) Symposium, 1995. Technical Digest 1995., 17th Annual IEEE , vol., no., pp.277,280, Oct. 29 1995-Nov. 1 1995. Mimino, Y.; Nakamura, K.; Hasegawa, Y.; Aoki, Y.; Kuroda, S.; Tokumitsu, T., "A 60 GHz millimeter-wave MMIC chipset for broadband wireless access system front-end," Microwave Symposium Digest, 2002 IEEE MTT-S International , vol.3, no., pp.1721,1724 vol.3, 2-7 June 2002. Freitag, R.G., "A unified analysis of MMIC power amplifier stability," Microwave Symposium Digest, 1992., IEEE MTT-S International , vol., no., pp.297,300 vol.1, 1-5 June 1992. *

Also Published As

Publication number Publication date
US20110298552A1 (en) 2011-12-08
US8115554B2 (en) 2012-02-14
JP2011029966A (ja) 2011-02-10
US8022769B2 (en) 2011-09-20
KR20110011525A (ko) 2011-02-08
EP2288020A3 (en) 2011-09-07
TW201110539A (en) 2011-03-16
EP2288020B1 (en) 2012-12-05
JP5238633B2 (ja) 2013-07-17
KR101104437B1 (ko) 2012-01-12
US20110018631A1 (en) 2011-01-27
EP2288020A2 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
TWI477066B (zh) 半導體裝置
CN106505962B (zh) 具有经耦合谐振器结构的阻抗匹配装置
JP5085179B2 (ja) Ｆ級増幅回路
US7088204B2 (en) Transmission line and semiconductor integrated circuit device
US9673759B1 (en) Off-chip distributed drain biasing of high power distributed amplifier monolithic microwave integrated circuit (MMIC) chips
JP6191016B2 (ja) 半導体装置
TWI485837B (zh) 具有多晶片模組結構的高頻電路
JP4936965B2 (ja) Ｆ級増幅回路
US10110178B2 (en) Frequency selective isolation circuit and method for suppressing parametric oscillation
US11528012B2 (en) Active balun circuit, power amplifier circuit, and power amplifier module
JP5185041B2 (ja) 安定化回路および安定化回路を備える半導体装置
JP5638426B2 (ja) 多段増幅器
JPH04298105A (ja) 半導体増幅器
JP5433768B2 (ja) 安定化回路を備える半導体装置
US20240162862A1 (en) Amplifier device with low frequency resonance decoupling circuitry
JP2010057025A (ja) 高周波低雑音増幅器
Phan et al. A 10W 27-31 GHz MMIC GaN Power Amplifier
Yamada et al. A 6 GHz-15 GHz 2 watts GaN MMIC
JP2003274553A (ja) 保護回路及びそれを用いた高周波回路装置
JP2007060341A (ja) 微分負性抵抗素子を用いたジャイレータ回路
Xu Aluminum gallium nitride/gallium nitride high-electron-mobility-transistors based flip-chip integrated broadband power amplifiers
JP2005026761A (ja) 半導体装置および無線システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees