KR100260815B1 - 소신호 선형화 장치 - Google Patents

소신호 선형화 장치 Download PDF

Info

Publication number
KR100260815B1
KR100260815B1 KR1019980012314A KR19980012314A KR100260815B1 KR 100260815 B1 KR100260815 B1 KR 100260815B1 KR 1019980012314 A KR1019980012314 A KR 1019980012314A KR 19980012314 A KR19980012314 A KR 19980012314A KR 100260815 B1 KR100260815 B1 KR 100260815B1
Authority
KR
South Korea
Prior art keywords
signal
input
small
nonlinear
nmos transistor
Prior art date
Application number
KR1019980012314A
Other languages
English (en)
Other versions
KR19990079632A (ko
Inventor
김충환
김천수
유현규
현영철
박민
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019980012314A priority Critical patent/KR100260815B1/ko
Publication of KR19990079632A publication Critical patent/KR19990079632A/ko
Application granted granted Critical
Publication of KR100260815B1 publication Critical patent/KR100260815B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 소신호 선형화 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비신호신호를 발생시켜 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단을 통해 출력하는 증폭수단; 및 상기 증폭수단과 병렬 연결되고, 외부로부터 문턱전압 보다 낮은 제 2 직류 바이어스를 인가받아 상기 증폭수단으로부터 출력된 증폭신호의 비선형 신호와 반대 위상을 갖는 비선형 신호를 상기 출력단으로 출력하여 두 비선형신호가 서로 상쇄되도록하는 적어도 하나의 비선형신호 상쇄수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 소신호 또는 중간신호의 선형성을 향상시키는 이용됨.

Description

소신호 선형화 장치
본 발명은 단말기 등의 송수신단에 이용되는 소신호 선형화 장치에 관한 것으로서, 특히 단말기 등에 송수신되는 소신호의 선형성을 향상시켜 주기 위한 소신호 선형화 장치에 관한 것이다.
도 1은 일반적인 전치왜곡 방식을 이용한 선형화 장치의 블록도이다.
도 1에 도시된 바와 같이, 일반적인 전치왜곡 방식을 이용한 선형화 장치는, 신호 분배기(110)와, 3차 왜곡 신호 발생기(120)와, 진폭 및 위상 조절기(130)와, 신호 결합기(140)를 구비한다.
상기한 바와 같은 구조를 갖는 전치왜곡 방식을 이용한 선형화 장치의 동작을 설명하면 다음과 같다.
신호 분배기(110)가 외부로부터 수신된 입력신호를 반으로 나누어 하나의 신호는 변화시키지 않고 그대로 신호 결합기(140)로 전달하고, 나머지 신호는 3차 왜곡 신호 발생기(120)를 통하여 3차 왜곡 신호가 발생되는 진폭 및 위상 조절기(140)를 통하여 3차 왜곡 신호의 크기 및 위상이 조절되어 신호 결합기(140)에서 신호가 결합되면서 3차 왜곡 신호의 상쇄가 일어나도록 하여 왜곡신호를 제거한다.
도 2는 일반적인 피드포워드 방식을 이용한 선형화 장치의 블록 구성도이다.
도 2에 도시된 바와 같이, 일반적인 피드포워드 방식을 이용한 선형화 장치는, 신호 분배기(210)와, 제 1 증폭기(220)와, 방향성 결합기(230)와, 감산기(240)와, 제 2 증폭기(250)와, 가산기(260)를 구비한다.
상기한 바와 같은 구조를 갖는 일반적인 피드포워드 방식을 이용한 선형화 장치의 동작을 설명하면 다음과 같다.
신호 분배기(210)가 외부로부터 수신된 신호를 반으로 나누어 제 1 증폭기(220)와 감산기(240)로 분배하면, 제 1 증폭기(220)는 전달된 신호를 충분한 신호로 증폭하여 방향성 결합기(230)로 출력한다. 이때, 증폭 과정에서 신호가 왜곡되어, 제 1 증폭기(220)로부터 출력된 신호에는 왜곡된 신호가 포함되어 출력된다. 이렇게, 제 1 증폭기(220)로부터 출력된 증폭신호와 왜곡신호는 방향성 결합기(230)를 통해 감산기(240)와 가산기(260)로 전달된다.
이어서, 감산기(240)는 신호 분배기(210)로부터 전달된 신호에서 제 1 증폭기(220)로부터 출력된 증폭신호와 왜곡신호를 감산하게 되는데, 이때 감산 과정을 통해 신호 분배기(210)로부터 전달된 신호와 상기 증폭신호는 제거되고, 감산기(240)에 의해 반전된 상기 왜곡신호는 제 2 증폭기(250)를 통해 증폭되어 가산기(260)로 전달된다.
이어서, 가산기(260)는 제 1 증폭기(220)로부터 출력된 증폭신호 및 왜곡신호와 제 2 증폭기(250)를 통해 증폭되어 전달된 상기 반전된 왜곡신호를 가산하게 되는데, 이때 제 1 증폭기(220)로부터 출력된 왜곡신호와 감산기(240)를 통해 반전된 왜곡신호는 서로 상쇄되어 제거되고, 제 1 증폭기(220)를 통해 증폭된 신호만이 외부로로 출력된다.
예를 들어, 신호 분배기(210)로부터 신호"a"가 제 1 증폭기(220)와 감산기(240)로 전달되었다고 가정하면, 제 1 증폭기(220)는 증폭신호"a"와 왜곡신호"b"를 출력하고, 감산기(240)는 신호a에서 증폭신호"a"와 왜곡신호"b"를 감산하여 신호"a"와 증폭신호"a"는 제거시키고 반전된 왜곡신호"-b"를 출력한다. 이어서, 가산기(260)는 제 1 증폭기(220)로부터 출력된 증폭신호"a" 및 왜곡신호"b"와 제 1 감산기(240)로부터 출력된 반전된 왜곡신호"-b"를 가산하여, 왜곡신호"b"와 반전된 왜곡신호"-b"는 상쇄시켜 제거시키고, 증폭신호"a"만을 외부로 출력한다.
도 3은 일반적인 피드백 방식을 이용한 선형화 장치의 블록도이다.
도 3에 나타낸 바와 같이, 일반적인 피드백 방식을 이용한 선형화 장치는, 제 1 증폭기(310)와, 방향성 결합기(320)와, 진폭 및 위상 조절기(330)와, 여파기(340)와, 제 2 증폭기(350)를 구비한다.
상기한 바와 같은 구조를 갖는 피드백 방식을 이용한 선형화 장치의 동작을 설명하면 다음과 같다.
제 1 증폭기(310)는 외부로부터 입력된 신호를 충분한 신호로 증폭시켜 방향성 결합기(320)로 전달하게 되는데, 이때 제 1 증폭기(310)는 입력된 신호를 증폭시킨 증폭신호와 증폭 과정에서 발생된 왜곡신호를 출력한다.
이렇게, 제 1 증폭기(310)로부터 출력된 증폭신호와 왜곡신호는 방향성 결합기(320)를 통해 제 2 증폭기(350)로 전달된 다음, 제 2 증폭기(350)에 의해 증폭되어 진폭 및 위상 조절기(330)로 전달된다. 이어, 진폭 및 위상 조절기(330)는 상기 증폭신호의 진폭과 위상을 적절하게 조절하여 주고, 상기 왜곡신호의 위상을 반전시켜 여파기(340)로 전달한다.
이어서, 여파기(340)가 전달된 상기 증폭신호와 위상이 반전된 상기 왜곡신호를 필터링하여 제 1 증폭기(310)로 전달하면, 제 1 증폭기(310)는 여파기(340)로부터 전달된 증폭신호를 증폭시켜 방향성 결합기(320)를 통해 외부로 출력한다. 이때, 제 1 증폭기(310)의 증폭 과정에서 발생되는 왜곡신호는 여파기(340)로부터 전달된 위상이 반전된 왜곡신호에 의해 상쇄되어 제거된다.
이와 같이, 피드백 과정을 통해 반전시킨 왜곡신호를 이용하여, 왜곡신호를 상쇄시키게 된다.
그러나, 상기와 같이 선형화 장치를 설계할 경우에, 회로 구조가 대단히 복잡해지고 점유면적인 너무 커져, 기지국용으로는 사용할 수 있으나, 소형, 저전력 및 고효율의 단말기 등에는 사용할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 문턱전압보다 낮은 직류바이어스를 인가해 동작점이 문턱전압보다 낮아지도록 조절하여, 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비선형신호를 발생시켜 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
도 1은 일반적인 전치왜곡 방식을 이용한 선형화 장치의 블록도.
도 2는 일반적인 피드포워드 방식을 이용한 선형화 장치의 블록도.
도 3은 일반적인 피드백 방식을 이용한 선형화 장치의 블록도.
도 4는 본 발명에 이용되는 NMOS 트랜지스터의 예시도.
도 5는 도 4의 NMOS 트랜지스터의 동작 특성도.
도 6은 본 발명에 따른 소신호 선형화 장치의 일실시예 회로도.
도 7은 본 발명에 따른 소신호 선형화 장치의 다른 실시예 회로도.
도 8은 도 6 및 도 7의 소신호 선형화 장치의 동작 특성도.
* 도면의 주요 부분에 대한 부호의 설명 *
610: 제 1 직류신호 차단부 620: 제 2 직류신호 차단부
630: 증폭부 640: 제 1 입력신호 누설 방지부
650: 비선형신호 상쇄부 660: 제 2 입력신호 누설 방지부
670: 부하
이와 같은 목적을 달성하기 위한 본 발명은, 소신호의 선형성을 향상시켜 주기 위한 소신호 선형화 장치에 있어서, 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단을 통해 출력하는 증폭수단; 및 상기 증폭수단과 병렬 연결되고, 외부로부터 문턱전압 보다 낮은 제 2 직류 바이어스를 인가받아 상기 증폭수단으로부터 출력된 증폭신호의 비선형 신호와 반대 위상을 갖는 비선형 신호를 상기 출력단으로 출력하여 두 비선형신호가 서로 상쇄되도록 하는 적어도 하나의 비선형신호 상쇄수단을 포함한다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4는 본 발명에 이용되는 NMOS 트랜지스터의 예시도로서, NMOS 트랜지스터(410)의 게이트에는 입력신호(Vin)가 인가되고, NMOS 트랜지스터(410)의 드레인에는 전원(VDD)이 인가되며, NMOS 트랜지스터(410)의 드레인과 전원(VDD) 사이에는 부하(420)가 접속되며, NMOS 트랜지스터(410)의 소오스는 접지에 접속된다.
상기와 같은 구조를 갖는 본 발명에 이용되는 NMOS 트랜지스터의 동작을 설명하면 다음과 같다.
NMOS 트랜지스터(410)의 게이트에 문턱전압 이상의 입력신호(Vin)가 인가되면, NMOS 트랜지스터(410)가 턴온되어 전원(VDD)으로부터 인가된 전류(Ids)는 NMOS 트랜지스터(410)의 드레인을 통해 소오스로 흐른다.
상기와 같이 동작하는 NMOS 트랜지스터의 동작 특성을 수식으로 나타내면 다음과 같다.
[수식]
ids= a1·vgs+ a2·vgs 2+ a3·vgs 3+ ···+ an·vgs n
여기서, a1,a2,a3, ···,an는 트랜스콘덕턴스의 비선형성분을 나타내는 계수이고, vgs는 NMOS 트랜지스터(410)의 게이트와 소오스 사이의 전압이다.
여기서, 3차 왜곡 신호의 크기는 1차적으로 트랜스콘덕턴스의 3차 비선형 성분인 a3의 크기가 결정한다.
도 5는 도 4의 NMOS 트랜지스터의 동작 특성도를 나타낸 것으로서, 이를 참조하여 도 4의 NMOS 트랜지스터의 동작 특성을 상세하게 설명한다.
도 5에 도시된 바와 같이, 문턱전압(Vth) 이상에서는 a3의 크기는 NMOS 트랜지스터(410)의 게이트 전압이 커질수록 작아지므로 선형성이 증가함을 알수 있으나, 단말기용 집적회로에서는 전원전압과 사용할수 있는 전류의 양이 전지에 의하여 제한되며, 무선 주파수(Radio Frequency)용 집적회로에서는 집적소자에 의한 정합이 가능하여야 하므로, NMOS 트랜지스터(410)의 최소 크기와 게이트에 부가할 수 있는 전압의 최대 크기가 제한되어 선형성을 무제한으로 향상 시킬 수는 없다. 그리고, 보통의 동작점(Normal Operation Point)(OP)에서는 a3의 값이 음의 값을 가지고 문턱전압 이하에서는 a3의 부호가 양의 값을 가지므로, 본 발명에서는 동작점이 서로 다른 NMOS 트랜지스터들을 병렬로 연결시켜 출력단에 대하여 a3값이 상쇄되도록 게이트에 인가되는 직류바이어스를 조절하여 선형성을 향상시킬 수 있도록 하였다. 게다가, 본 발명에서 부가되는 비선형 능동소자인 NMOS 트랜지스터의 동작점이 문턱전압 아래이므로 추가적인 전류소모는 거의 없게 된다.
도 6은 본 발명에 따른 소신호 선형화 장치의 일실시예 회로도이다.
도 6에 도시된 바와 같이, 본 발명의 소신호 선형화 장치는, 입력단(IN)에 연결된 제 1 및 제 2 직류신호 차단부(610, 620)와, 입력단이 제 1 직류신호 차단부(610)에 연결된 증폭부(630)와, 일측단에 직류 바이어스(VGG1)가 인가되고 타측단이 증폭부(630)의 입력단에 연결된 제 1 입력신호 누설 방지부(640)와, 증폭부(630)에 병렬 연결되고 입력단이 제 2 직류신호 차단부(620)에 연결된 비선형신호 상쇄부(650)와, 일측단에 직류 바이어스(VGG2)가 인가되고 타측단이 비선형신호 상쇄부(650)의 입력단에 연결된 제 2 입력신호 누설 방지부(660)와, 전원(VDD)과 출력단(OUT) 사이에 연결된 부하(670)를 구비한다.
제 1 직류신호 차단부(610)는 일측단이 입력단(IN)에 연결되고 타측단이 증폭부(630)의 입력단에 연결되고, 입력단을 통해 입력된 소신호의 직류성분을 차단하고 교류성분만을 증폭부(630)로 전달하는 커패시터(C1)로 구성된다.
제 2 직류신호 차단부(620)는 일측단이 입력단(IN)에 연결되고 타측단이 비선형신호 상쇄부(650)의 입력단에 연결되고, 입력단(IN)을 통해 입력된 소신호의 직류성분을 차단하고 교류성분만을 비선형신호 상쇄부(650)로 전달하는 커패시터(C2)로 이루어진다.
증폭부(630)는 게이트가 제 1 직류신호 차단부(610)의 커패시터(C1)와 제 1 입력신호 누설 방지부(640)에 연결되고, 드레인이 부하(670)와 출력단(OUT)에 연결되며, 소오스가 접지에 연결된 비선형 능동소자인 NMOS 트랜지스터(631)로 구비된다. 여기서, NMOS 트랜지스터(631)의 게이트에 인가되는 직류바이어스(VGG1)는 NMOS 트랜지스터(631)의 문턱전압보다 크다.
제 1 입력신호 누설 방지부(640)는 직류 바이어스(VGG1)가 증폭부(630)의 NMOS 트랜지스터(631)의 게이트에 인가되도록 하며, 저항 또는 인덕터 등으로 구성된다.
비선형신호 상쇄부(650)는 게이트가 제 2 직류신호 차단부(620)의 커패시터(C2)와 제 2 입력신호 누설 방지부(660)에 연결되고, 드레인이 증폭부(630)의 NMOS 트랜지스터(631)의 드레인에 공통 접속되고, 소오스가 접지에 연결된 비선형 능동소자인 NMOS 트랜지스터(651)로 구성된다.
이때, NMOS 트랜지스터(651)의 게이트에는 문턱전압 보다 낮은 직류바이어스(VGG2)가 인가된다. 따라서, 비선형신호 상쇄부(650)의 NMOS 트랜지스터(651)는 게이트에 인가된 문턱전압 보다 낮은 직류바이어스(VGG2)에 의해 동작점이 문턱전압 보다 낮아지게 되어, 비선형신호 상쇄부(650)는 증폭부(630)로부터 출력된 비선형신호와 반대 위상을 갖는 비선형신호를 출력하게된다. 이렇게, 증폭부(630)로부터 출력된 비선형신호와 비선형신호 상쇄부(650)로부터 출력된 비선형신호는 서로 반대 위상을 갖게되어 출력단(OUT)에서 서로 상쇄되고, 출력단(OUT)을 통해서는 선형신호만이 출력된다.
한편, 비선형신호 상쇄부(650)에 인가되는 직류바이어스(VGG2)는 비선형신호를 상쇄시키기 위한 제어신호로 이용된다.
제 2 입력신호 누설 방지부(660)는 직류 바이어스(VGG2)가 비선형신호 상쇄부(650)의 NMOS 트랜지스터(651)의 게이트에 인가되도록 하며, 저항 또는 인덕터 등으로 구성된다.
상기와 같은 구조를 갖는 본 발명의 소신호 선형화 장치의 동작을 상세하게 설명하면 다음과 같다.
입력단(IN)을 통해 입력신호(소신호)가 입력되면, 제 1 및 제 2 직류신호 차단부(610, 620)의 커패시터(C1, C2)는 입력신호의 직류신호는 차단하고 교류신호만을 증폭부(630)의 NMOS 트랜지스터(631)와 비선형신호 상쇄부(650)의 NMOS 트랜지스터(651)의 게이트로 인가한다. 이때, 제 1 및 제 2 입력신호 누설 방지부(640, 660)는 NMOS 트랜지스터(631, 651)의 게이트에 인가되는 입력신호의 누설을 방지하여 준다.
이어서, 증폭부(630)는 직류바이어스(VGG1)를 인가받아, 입력신호를 증폭시켜 출력단(OUT)으로 출력한다. 또한, 비선형신호 상쇄부(640)는 직류바이어스(VGG2)를 인가받아, 증폭부(630)로부터 출력된 비선형신호와 반대 위상을 갖는 비선형신호를 출력단(OUT)으로 출력하여, 증폭부(630)로부터 출력된 비선형신호를 상쇄시켜 준다.
따라서, 본 발명의 소신호 선형화 장치는, 입력단(IN)을 통해 입력된 소신호중에서 선형신호만을 증폭시켜 출력단(OUT)을 통해 출력하게 된다.
도 7은 본 발명에 따른 소신호 선형화 장치의 다른 실시예 회로도로서, 도 6의 비선형신호 상쇄부(650)와 병렬 연결된 비선형신호 상쇄부(710)를 부착하여, 본 발명의 소신호 선형화 장치를 구성하였다.
물론, 본 발명의 다른 실시예에 따른 소신호 선형화 장치는, 도 6과 동일 구성을 갖으면서, 비선형신호 상쇄부(650)에 병렬 연결된 비선형신호 상쇄부(710)와, 입력단(IN)과 비선형신호 상쇄부(710) 사이에 연결된 제 3 직류신호 차단부(720)와, 직류바이어스(VGG3)를 비선형신호 상쇄부(710)로 인가하며, 비선형신호 상쇄부(710)에 연결된 제 3 입력신호 누설 방지부(730)를 더 구비한다.
비선형신호 상쇄부(710)는 드레인이 출력단(OUT)에 연결되고, 게이트가 제 3 직류신호 차단부(720)와 제 3 입력신호 누설 방지부(730)에 연결되고, 소오스가 접지에 연결된 NMOS 트랜지스터(711)로 이루어진다.
제 3 직류신호 차단부(720)는 커패시터(C3)로 구성된다.
제 3 입력신호 누설 방지부(730)는 저항 또는 인덕터 등으로 구성된다.
도 7에 도시된 본 발명의 다른 실시예에 따른 소신호 선형화 장치의 동작은 도 6에 도시된 소신호 선형화 장치의 동작과 거의 유사하므로, 이에 대한 상세한 동작은 생략한다.
도 7에 도시된 바와 같이 본 발명의 소신호 선형화 장치를 구성하면, 비록 점유 면적은 커지지만, 비선형신호를 상쇄시키기 위한 영역이 넓어지게 되어 선형성을 보다 더 향상시킬 수 있다.
한편, 본 발명의 소신호 선형화 장치의 비선형신호 상쇄부의 NMOS 트랜지스터는, 도 7에 도시된 바와 같은 순서에 따라, 계속하여 연결할 수 있다.
도 8은 도 4의 NMOS 트랜지스터의 동작 특성에 대하여, 도 6 및 도 7의 소신호 선형화 장치의 개선된 동작 특성을 비교한 시뮬레이션의 결과이다.
도 8에 도시된 바와 같이, (A)는 도 6의 본 발명의 일실시예에 따른 소신호 선형화 장치의 동작 특성이고, (B)는 도 7의 본 발명의 다른 실시예에 따른 소신호 선형화 장치의 동작 특성이다.
도 6 및 도 7의 NMOS 트랜지스터(631)의 크기는 도 4의 NMOS 트랜지스터(410)의 크기와 같고, NMOS 트랜지스터(631)의 게이트 전압이 도 5의 보통 동작점(OP)과 같다.
도 8의 (A)는 하나의 NMOS 트랜지스터만을 사용할 때와 비교하여 소신호의 선형화 특성이 개선되었음을 알수 있으나, 골이 생기는 곳에서는 3차 왜곡 신호의 과대 상쇄가 일어 났음을 알 수 있다.
도 7의 소신호 선형화 장치는 도 6의 소신호 선형화 장치의 문제점인 3차 왜곡 신호가 과대 상쇄되어 (A)가 개선되는 영역이 분리되는 점을 보완 한 것으로서, 개선된 (B)의 영역은 NMOS 트랜지스터(631)만을 사용할 때와 비교하여 개선 됨을 알 수 있으며, 도 6의 선형화 장치의 문제점인 3차 왜곡 신호의 과대 상쇄에 의하여 생기는 골이 없음을 알 수 있다. 그리고, (A)와 (B)가 3dB 이상 개선되는 점에서 전력 소모의 증가는 5% 이하이므로 추가되는 전력소모는 무시할 수 있는 수준이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명은, 비선형신호 상쇄부(650)의 NMOS 트랜지스터(651)의 게이트에 문턱전압보다 낮은 직류 바이어스를 인가해 동작점이 문턱전압보다 낮아지도록 조절하여, 증폭부(630)를 통해 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비선형 신호를 발생시켜, 증폭된 소신호의 비선형 성분을 제거하므로써, 선형성을 향상시키고, 또한 최소한의 비선형 능동소자를 이용하여 구조를 간단화시키므로써, 소형, 저전력 및 고효율의 단말기 등에 다양하게 이용될 수 있다.

Claims (7)

  1. 소신호의 선형성을 향상시켜 주기 위한 소신호 선형화 장치에 있어서,
    외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단을 통해 출력하는 증폭수단; 및
    상기 증폭수단과 병렬 연결되고, 외부로부터 문턱전압 보다 낮은 제 2 직류 바이어스를 인가받아 상기 증폭수단으로부터 출력된 증폭신호의 비선형 신호와 반대 위상을 갖는 비선형 신호를 상기 출력단으로 출력하여 두 비선형신호가 서로 상쇄되도록 하는 적어도 하나의 비선형신호 상쇄수단
    을 포함하여 이루어진 소신호 선형화 장치.
  2. 제 1 항에 있어서,
    상기 증폭수단은,
    상기 입력신호의 직류신호를 차단하고 교류신호만을 전달하기 위한 제 1 직류신호 차단수단;
    상기 제 1 직류 바이어스를 전달하고, 상기 제 1 직류신호 차단수단으로부터 출력된 신호의 누설을 방지하기 위한 제 1 입력신호 누설 방지수단; 및
    소오스는 접지에 연결되고, 게이트가 상기 제 1 직류신호 차단수단 및 제 1 입력신호 누설 방지수단에 연결되고, 드레인이 전원과 상기 출력단에 연결되어 상기 제 1 입력신호 누설 방지수단으로부터 상기 제 1 직류 바이어스를 인가받아 상기 제 1 직류신호 차단수단으로부터 입력되는 신호를 증폭하여 상기 출력단을 통해 출력하는 제 1 NMOS 트랜지스터
    를 포함하여 이루어진 소신호 선형화 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 비선형신호 상쇄수단은 각각,
    상기 입력신호의 직류신호를 차단하고 교류신호만을 전달하기 위한 제 2 직류신호 차단수단;
    상기 제 2 직류 바이어스를 전달하고, 상기 제 2 직류신호 차단수단으로부터 출력된 신호의 누설을 방지하기 위한 제 2 입력신호 누설 방지수단; 및
    소오스는 접지에 연결되고, 게이트가 상기 제 2 직류신호 차단수단 및 제 2 입력신호 누설 방지수단에 연결되며, 드레인이 상기 전원과 출력단에 연결되어 상기 제 2 입력신호 누설 방지수단으로부터 상기 제 2 직류 바이어스를 인가받아 상기 증폭수단으로부터 출력된 증폭신호의 비선형신호와 반대 위상을 갖는 비선형신호를 상기 출력단으로 출력하여 두 비선형신호가 서로 상쇄되도록 하는 제 2 NMOS 트랜지스터
    를 포함하여 이루어진 소신호 선형화 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 하나의 비선형신호 상쇄수단은,
    상기 증폭수단의 입출력단 간에 각각 병렬로 연결된 제 1 및 제 2 비선형신호 상쇄수단
    을 포함하여 이루어진 소신호 선형화 장치.
  5. 제 4 항에 있어서,
    상기 제 1 직류신호 차단수단은,
    일측단이 상기 입력신호가 입력되는 입력부에 연결되고 타측단이 상기 제 1 NMOS 트랜지스터의 게이트에 연결된 제 1 커패시터
    를 포함하여 이루어진 소신호 선형화 장치.
  6. 제 5 항에 있어서,
    상기 제 2 직류신호 차단수단은,
    일측단이 상기 입력부에 연결되고 타측단이 상기 제 2 NMOS 트랜지스터의 게이트에 연결된 제 2 커패시터
    를 포함하여 이루어진 소신호 선형화 장치.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 입력신호 누설 방지수단은 각각,
    저항 또는 인덕터로 구성되는 것을 특징으로하는 소신호 선형화 장치.
KR1019980012314A 1998-04-07 1998-04-07 소신호 선형화 장치 KR100260815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980012314A KR100260815B1 (ko) 1998-04-07 1998-04-07 소신호 선형화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012314A KR100260815B1 (ko) 1998-04-07 1998-04-07 소신호 선형화 장치

Publications (2)

Publication Number Publication Date
KR19990079632A KR19990079632A (ko) 1999-11-05
KR100260815B1 true KR100260815B1 (ko) 2000-07-01

Family

ID=19535957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012314A KR100260815B1 (ko) 1998-04-07 1998-04-07 소신호 선형화 장치

Country Status (1)

Country Link
KR (1) KR100260815B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861129B1 (ko) * 2007-01-17 2008-09-30 삼성전자주식회사 선형 ｃｍｏｓ 증폭장치
JP5238633B2 (ja) * 2009-07-27 2013-07-17 株式会社東芝 半導体装置
KR102191297B1 (ko) * 2019-01-31 2020-12-15 한밭대학교 산학협력단 연산 증폭기

Also Published As

Publication number Publication date
KR19990079632A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
KR100296146B1 (ko) 소신호선형화장치
US6943628B2 (en) Methods and apparatus for substantially reducing nonlinear distortion
US8942649B2 (en) Radio-frequency transmitter and amplifier
US9093960B2 (en) Transmitter and method with RF power amplifier having predistorted bias
US7038539B2 (en) RF amplifier employing active load linearization
US9294042B2 (en) Power amplifier system with supply modulation mitigation circuitry and methods
KR100631973B1 (ko) 가변이득 광대역 증폭기
US20150017933A1 (en) Transmitter and method with rf power amplifier having control loop stabilized bias
KR100984079B1 (ko) 캐스코드 구조의 증폭기
US6753728B2 (en) Distortion reducing circuit
JPS60157305A (ja) 歪を減少させる方法及び装置
JP3545125B2 (ja) 歪み補償回路
US7368993B2 (en) Transconductance circuit with improved linearity
KR100260815B1 (ko) 소신호 선형화 장치
US12052004B2 (en) Radio frequency power amplifier system and method of linearizing an output signal thereof
KR20220002302A (ko) 잡음 제거 기능을 갖는 저잡음 증폭기
KR101374855B1 (ko) 증폭기에서의 고조파 및 혼변조 왜곡제거 장치 및 방법
US3614644A (en) Amplifier apparatus with distortion compensation
JP3698647B2 (ja) 前置歪補償回路および電力増幅装置
JP3495283B2 (ja) フィードフォワード型増幅器及びこれを用いた無線通信装置
JP3653566B2 (ja) 直交変調回路
KR20050097257A (ko) 선형성을 가지는 피드-포워드 전력 증폭기
JP2001203547A (ja) 歪補償装置及び増幅装置
WO2018225143A1 (ja) 電力増幅器
JPS6133703Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee