KR100984079B1

KR100984079B1 - 캐스코드 구조의 증폭기

Info

Publication number: KR100984079B1
Application number: KR1020080082922A
Authority: KR
Inventors: 이종수
Original assignee: 광주과학기술원
Priority date: 2008-08-25
Filing date: 2008-08-25
Publication date: 2010-09-28
Also published as: KR20100024179A

Abstract

캐스코드 구조의 증폭기가 개시된다. 본 발명에 따른 증폭기는, 직렬로 접속되는 제1 MOSFET과 제2 MOSFET을 포함하고 상기 제1 MOSFET의 게이트 단에는 RF 입력 신호 단자가 연결되고 상기 제2 MOSFET의 드레인 단에는 DC 전압이 인가되며 상기 증폭기의 출력은 상기 제2 MOSFET의 드레인으로부터 취해지고, 상기 제2 MOSFET의 드레인 단에 고조파 제거를 위한 제1 LC 공진기가 마련되고, 상기 제2 MOSFET의 바디에 고조파 제거를 위한 제2 LC 공진기가 마련되는 것을 특징으로 한다. 이러한 본 발명에 의하면 증폭기의 선형성을 보다 향상시킬 수 있다.

캐스코드 구조, 전력 증폭기, 선형성, 공진기

Description

캐스코드 구조의 증폭기{Cascode configured amplifier}

본 발명은 고출력 송신기를 위한 증폭기에 관한 것으로 보다 상세하게는 선형성이 향상된 캐스코드 구조의 증폭기에 관한 것이다.

무선통신 시스템의 고출력 송신기에서 발생하는 비선형 특성은 전송신호의 왜곡을 가져와 전송특성의 성능 저하를 가져온다. 고출력 송신기에서 사용되는 대부분의 전력 증폭기는 최대 전력을 송출하기 위해 비선형 영역까지 증폭기를 동작시키게 된다. 이로 인해 전력 증폭기의 이득 왜곡과 위상 왜곡과 같은 비선형 왜곡 특성이 발생하게 된다.

전력 증폭기의 비선형 왜곡 특성은 한 개의 반송파를 증폭시키는 경우 장치 전체의 성능 저하에 크게 영향을 미치지 않는다. 그러나 다중 반송파를 사용하는 직교 위상 편이 변조(Quadrature Phase Shift Keying : QPSK)나 직교 진폭 변조(Quardrature Amplitude Modulation : QAM)와 같이 주파수 효율이 우수한 디지털 변조 방식을 사용하는 경우 전력 증폭기의 비선형 왜곡 특성에 의해 발생되는 혼변조 왜곡(intermodulation distortion : IMD) 성분으로 인해 간섭이 발생하게 되므로 장치 전체의 성능에 심각한 영향을 미친다. 따라서 전력 증폭기의 선형성을 개 선하기 위한 연구가 많이 행해지고 있다.

본 발명이 이루고자 하는 기술적 과제는 선형성이 보다 개선된 캐스코드 구조의 증폭기를 제공하는 데 있다.

상기 기술적 과제를 해결하기 위하여 본 발명에 따른 캐스코드 구조의 증폭기는, 직렬로 접속되는 제1 MOSFET과 제2 MOSFET을 포함하고 상기 제1 MOSFET의 게이트 단에는 RF 입력 신호 단자가 연결되고 상기 제2 MOSFET의 드레인 단에는 DC 전압이 인가되며 상기 증폭기의 출력은 상기 제2 MOSFET의 드레인으로부터 취해지고, 상기 제2 MOSFET의 드레인 단에 고조파 제거를 위한 제1 LC 공진기가 마련되고, 상기 제2 MOSFET의 바디에 고조파 제거를 위한 제2 LC 공진기가 마련되는 것을 특징으로 한다.

여기서, 상기 제1 LC 공진기 또는 상기 제2 LC 공진기는 직렬로 연결된 인덕터 및 캐패시터로 이루어질 수 있다.

또한, 상기 제2 MOSFET의 바디와 소스 단이 연결되어 있지 않거나 바디와 소스 단이 연결되어 있는 것을 특징으로 할 수 있다.

또한, 상기 제1 MOSFET 또는 상기 제2 MOSFET은 Si CMOS일 수 있다.

상술한 본 발명에 의하면, MOSFET의 드레인 단에 고조파 제거를 위한 제1 LC 공진기를 마련하고, 이와 더불어 상기 MOSFET의 바디에 고조파 제거를 위한 제2 LC 공진기를 마련함으로써 증폭기의 선형성을 향상시킬 수 있다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.

도 1은 본 발명이 적용되는 캐스코드 구조의 전력 증폭기의 회로도의 예를 나타낸다. 도시된 바와 같이 캐스코드 구조의 전력 증폭기는 직렬로 접속되는 제1 MOSFET(10)와 제2 MOSFET(20)로 이루어진다. RF 입력 신호 단자(RFIN)는 결합 캐패시터(Cc)를 통하여 제1 MOSFET(10)의 게이트(G) 전극에 연결되고, dc 바이어스 전압(V_G)이 제1 MOSFET(10)의 게이트(G)에 제공되며, 도시된 바와 같이 바디(B)와 소스(S) 단이 연결되어 있다. 그리고 제2 MOSFET(20)의 드레인(D) 단에는 DC 전압인 서플라이 전압(VDD)이 인가되고, 드레인(D) 단과 게이트(G) 단이 연결되어 있으며, 제1 MOSFET(10)과 마찬가지로 바디(B)와 소스(S) 단이 연결되어 있다. 그리고 도시되지는 않았으나, 제 2 MOSFET(20)의 게이트(G) 단은 서플라이 전압(VDD)에 직접 연결될 수도 있으며, 혹은 드레인(D)과 게이트(G) 사이에 저항을 연결하고 다시 게이트(G)와 접지(ground) 사이에 커패시터를 사용하여 RC 필터를 형성하여 바이어스를 인가하는 셀프 바이어스 회로 (self-biasing)를 가지도록 구성될 수도 있다.

전력 증폭기의 출력은 제2 MOSFET(20)의 드레인(D) 단으로부터 취해지고, 드레 인(D) 단과 부하 저항(RL) 사이에는 임피던스 매칭을 위한 출력 매칭부(30)가 마련된다. 제1 MOSFET(10)과 제2 MOSFET(20)으로는 Si CMOS와 같이 제4의 터미널인 바디 연결을 가지는 트랜지스터 등이 사용될 수 있다. 도시된 전력 증폭기에서는 MOSFET의 바디(B)와 소스(S) 단이 연결되어 있으나, 바디(B)와 소스(S) 단이 연결되지 않도록 구성될 수도 있다.

도 2는 본 발명의 일 실시예에 따라 고조파 성분을 억제하기 위하여 MOSFET(M)의 바디(B)에 인덕터(L)와 캐패시터(C)가 직렬로 연결된 형태의 LC 공진기를 마련한 회로도를 나타낸다. LC 공진기는 L과 C의 소자 값에 따라서 기본 주파수(fundamental frequency) f₀가 결정되며, 직렬 형태의 LC 공진기는 기본 주파수에서는 높은 임피던스를 가지나, 기본 주파수의 2배, 즉 2f₀에서는 낮은 임피던스를 가지게 된다. 예를 들어 L=1nH, C=1.1pF일 경우에 LC 공진기는 2.4GHz에서는 높은 임피던스를 가지나, 2*2.4=4.8GHz에서는 낮은 임피던스를 가지게 된다. 비선형 특성의 가장 큰 원인이 되는 주파수 성분은 2차 고조파 성분에 이한 혼변조 왜곡이다. 따라서 이러한 직렬 LC 공진기는 기본 주파수에서 높은 임피던스를 가지는 반면 MOSFET에서 발생하는 2차 고조파 성분은 제거함으로써 선형성을 향상시킬 수 있다.

도 3은 도 1에 도시된 캐스코드 구조의 전력 증폭기의 제2 MOSFET(20)의 드레인(D) 단에 직렬 형태의 LC 공진기(40)을 마련한 회로도를 나타낸다. 이 경우 LC 공진기가 제2 MOSFET(20)의 드레인(D) 단으로부터 발생되는 2차 고조파 성분을 제 거함으로써 전력 증폭기의 선형성을 향상시킬 수 있다.

도 4는 본 발명의 일 실시예에 따른 캐스코드 구조의 전력 증폭기의 회로도를 나타낸다. 본 실시예는 제2 MOSFET(20)의 바디(B)와 소스(S) 단이 연결된 형태이다. 도시된 바와 같이 본 실시예에 따른 전력 증폭기는 제2 MOSFET(20)의 드레인(D) 단에 마련되는 LC 공진기(40)과 더불어, 제2 MOSFET(20)의 바디(B)에 LC 공진기(50)이 마련된다. 제2 MOSFET(20)의 바디(B)에 LC 공진기(50)을 마련함으로써 제2 MOSFET(20)의 바디(B)에서 발생하는 2차 고조파 성분을 제거할 수 있게 된다. 따라서 전력 증폭기의 전체적인 선형성이 향상된다.

도 5는 본 발명의 다른 실시예에 따른 캐스코드 구조의 전력 증폭기의 회로도를 나타낸다. 본 실시예는 제2 MOSFET(20)의 바디(B)와 소스(S) 단이 연결되지 않은 형태로서 그 외의 구조는 도 4에서 설명된 실시예와 동일하다.

도 6은 상술한 도 3 내지 도 5에 따른 전력 증폭기의 3차 혼변조 왜곡(IMD3)을 출력 전력에 따라 도시한 그래프이다. 도 6을 참조하면, 도 3에서와 같이 MOSFET의 드레인 단에만 LC 공진기를 마련한 경우보다 도 4 또는 도 5에서와 같이 MOSFET의 바디에 LC 공진기를 마련한 경우가 더 양호한 혼변조 왜곡 특성을 보임을 확인할 수 있다.

상술한 실시예들에서는 캐스코드 구조의 전력 증폭기를 예로 들어 설명하였으나 본 발명은 전력 증폭기가 아닌 일반적인 캐스코드 구조의 증폭기에도 적용될 수 있다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도 1은 본 발명이 적용되는 캐스코드 구조의 전력 증폭기의 회로도의 예를 나타낸다.

도 2는 고조파 성분을 억제하기 위하여 MOSFET의 바디에 인덕터와 캐패시터가 직렬로 연결된 형태의 LC 공진기를 마련한 회로도를 나타낸다.

도 3은 도 1에 도시된 캐스코드 구조의 전력 증폭기의 제2 MOSFET의 드레인 단에 직렬 형태의 LC 공진기를 마련한 회로도를 나타낸다.

도 4는 본 발명의 일 실시예에 따른 캐스코드 구조의 전력 증폭기의 회로도를 나타낸다.

도 5는 본 발명의 다른 실시예에 따른 캐스코드 구조의 전력 증폭기의 회로도를 나타낸다.

도 6은 상술한 도 3 내지 도 5에 따른 전력 증폭기의 3차 혼변조 왜곡을 출력 전력에 따라 도시한 그래프이다.

Claims

캐스코드 구조의 증폭기에 있어서,

직렬로 접속되는 제1 MOSFET과 제2 MOSFET을 포함하고 상기 제1 MOSFET의 게이트 단에는 RF 입력 신호 단자가 연결되고 상기 제2 MOSFET의 드레인 단에는 DC 전압이 인가되며 상기 증폭기의 출력은 상기 제2 MOSFET의 드레인으로부터 취해지고,

상기 제2 MOSFET의 드레인 단과 접지 사이에 고조파 제거를 위한, 직렬로 연결된 인덕터 및 캐패시터로 이루어지는 제1 LC 공진기가 마련되고,

상기 제2 MOSFET의 바디와 접지 사이에 고조파 제거를 위한, 직렬로 연결된 인덕터 및 캐패시터로 이루어지는 제2 LC 공진기가 마련되는 것을 특징으로 하는 증폭기.
삭제
제1항에 있어서,

상기 제2 MOSFET의 바디와 소스 단이 연결되어 있지 않은 것을 특징으로 하는 증폭기.
제1항에 있어서,

상기 제2 MOSFET의 바디와 소스 단이 연결되어 있는 것을 특징으로 하는 증폭기.
제1항에 있어서,

상기 제1 MOSFET 또는 상기 제2 MOSFET은 Si CMOS인 것을 특징으로 하는 증폭기.