KR101693124B1 - 캐패시티브 궤환 정합을 이용한 저잡음 증폭기 - Google Patents

캐패시티브 궤환 정합을 이용한 저잡음 증폭기 Download PDF

Info

Publication number
KR101693124B1
KR101693124B1 KR1020150158121A KR20150158121A KR101693124B1 KR 101693124 B1 KR101693124 B1 KR 101693124B1 KR 1020150158121 A KR1020150158121 A KR 1020150158121A KR 20150158121 A KR20150158121 A KR 20150158121A KR 101693124 B1 KR101693124 B1 KR 101693124B1
Authority
KR
South Korea
Prior art keywords
transistor
capacitor
unit
noise amplifier
amplifying
Prior art date
Application number
KR1020150158121A
Other languages
English (en)
Inventor
윤태열
박준영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020150158121A priority Critical patent/KR101693124B1/ko
Application granted granted Critical
Publication of KR101693124B1 publication Critical patent/KR101693124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

캐패시티브 궤환 정합을 이용한 저잡음 증폭기가 제공된다. 개시된 저잡음 증폭기는 입력된 RF 신호를 1차로 증폭하는 제1 증폭부; 상기 제1 증폭부와 전기적으로 연결되며, 상기 제1 증폭부에 의해 증폭된 RF 신호를 2차로 증폭하는 제2 증폭부; 상기 제2 증폭부와 전기적으로 연결되는 출력부; 상기 제1 증폭부와 상기 제2 증폭부 사이에 전기적으로 연결되며, 캐패시티브 궤환 정합을 수행하는 제1 캐패시터; 및 상기 제1 증폭부와 상기 제2 증폭부 사이에 연결되며, 상기 출력부에 포함된 캐패시터의 크기를 기 설정된 크기로 설정하기 위한 제2 캐패시터;를 포함한다.

Description

캐패시티브 궤환 정합을 이용한 저잡음 증폭기{LOW NOISE AMPLIFIER USING CAPACITIVE FEEDBACK MATCHING}
본 발명의 실시예들은 초고주파 송수신기 등에서 사용되는 저 전력의 저잡음 증폭기에 관한 것이다.
저잡음 증폭기는 잡음을 줄이면서 입력되는 고주파 신호(RF 신호)를 증폭시키는 소자이다.
도 1은 종래의 저잡음 증폭기를 도시한 도면이다.
도 1을 참조하면, 종래 기술에 따른 저잡음 증폭기는 2단의 저잡음 증폭기로서, 여기서, 도 1의 (a)는 저잡음 증폭기의 전체적인 구성을 도시한 도면이고, 도 1의 (b)는 저잡음 증폭기의 입력 정합 등기 회로를 도시한 도면이다.
도 1을 참조하면 첫번째 단의 부하를 캐패시터 CL가 보이게 하기 위해, 인덕터 L2 및 인덕터 L2가 연결된 노드에서 보이는 캐패시턴스를 이용하여 공진 주파수가 아닌 주파수를 선택하게 된다. 그 후, 트랜지스터 M1의 내재된 게이트-드레인 캐패시터(Cgd)를 통해 입력 정합을 최종적으로 수행하게 된다.
이와 같은 구조의 저잡음 증폭기를 이용하면, 잡음 성분 중에 많은 부분을 차지하는 트랜지스터 M1의 게이트-인덕터 캐패시터(Cgd)가 없이도 설계할 수 있다. 여기서, 저항 R1, 캐패시터 C1 및 인덕터 L1은 주파수 안정도를 높이기 위한 것이고, 두번째 단의 캐스코드는 첫번째 단에서의 이득을 보상하기 역할을 수행한다.
도 1에 도시된 저잡음 증폭기를 포함하는 일반적인 저잡음 증폭기의 경우, 전류 소스원이 없는 첫번째 단에서 입력 정합을 수행하게 되는데, 트랜스컨덕턴스(gm)가 커지면 전류가 증가하기 때문에 저전력으로 설계하지 못하는 단점이 있다.
즉, 도 1에 도시된 저잡음 증폭기의 경우, 아래의 수학식 1과 같이 입력 정합식이 표시될 수 있다.
Figure 112015109860048-pat00001
여기서, 입력 정합 값으로, 50Ω이 필요한 경우, CL/Cgd,int 값이 실제 구현에서 작게 설계한다 하더라도 여전히 큰 gm 값이 필요하게 된다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 낮은 잡음 지수(NF: Noise Figure)를 가지는 캐패시티브 궤환 정합을 이용한 저잡음 증폭기를 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 입력된 RF 신호를 1차로 증폭하는 제1 증폭부; 상기 제1 증폭부와 전기적으로 연결되며, 상기 제1 증폭부에 의해 증폭된 RF 신호를 2차로 증폭하는 제2 증폭부; 상기 제2 증폭부와 전기적으로 연결되는 출력부; 상기 제1 증폭부와 상기 제2 증폭부 사이에 전기적으로 연결되며, 캐패시티브 궤환 정합을 수행하는 제1 캐패시터; 및 상기 제1 증폭부와 상기 제2 증폭부 사이에 연결되며, 상기 출력부에 포함된 캐패시터의 크기를 기 설정된 크기로 설정하기 위한 제2 캐패시터;를 포함하는 것을 특징으로 하는 저잡음 증폭기가 제공된다.
상기 제1 증폭부는 제1 트랜지스터를 포함하고, 상기 제2 증폭부는 제2 트랜지스터를 포함하되, 상기 제1 캐패시터의 일단은 상기 제2 트랜지스터의 게이트 전극과 연결되고, 상기 제2 캐패시터의 일단은 상기 제2 트랜지스터의 바디 전극과 연결되고, 상기 제1 트랜지스터의 드레인 전극은 상기 제2 트랜지스터의 소스 전극, 상기 제1 캐패시터의 타단 및 상기 제2 캐패시터의 타단과 연결될 수 있다.
상기 저잡음 증폭기는, 상기 제1 증폭기와 상기 제2 증폭기 사이에 연결되며, 전류 재사용 기능을 수행하는 연결 회로부;를 더 포함할 수 있다.
상기 연결 회로부는 일단이 상기 제2 트랜지스터의 소스 전극과 연결되고, 타단이 접지와 연결되는 제3 캐패시터와, 일단이 상기 제2 트랜지스터의 소스 전극 및 상기 제3 캐패시터의 타단과 연결되고, 타단이 상기 제1 트랜지스터의 드레인 전극, 상기 제1 캐패시터의 타단 및 상기 제2 캐패시터의 타단과 연결되는 제1 인덕터를 포함할 수 있다.
상기 저잡음 증폭기는, 상기 제1 증폭부와 연결되며, 입력 임피던스 정합을 수행하는 정합부:를 더 포함하되, 상기 정합부는, 일단이 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결되고, 타단이 상기 제1 트랜지스터의 소스 전극과 전기적으로 연결되는 제4 캐패시터를 포함할 수 있다.
상기 저잡음 증폭기는, 기 설정된 제1 전압 및 제2 전압 중 어느 하나를 출력하는 전압부, 스위치로 동작하는 제3 트랜지스터 및 인버터를 포함하고, 상기 저잡음 증폭기의 이득(gain)을 조정하기 위한 이득 조정부:를 더 포함하되, 상기 제3 트랜지스터의 소소 전극은 상기 제4 캐패시터의 타단과 연결되고, 상기 제3 트랜지스터의 드레인 전극은 상기 제1 트랜지스터의 드레인 전극과 연결되고, 상기 제3 트랜지스터의 게이트 전극은 상기 인버터의 출력단과 연결되고, 상기 전압부의 일단은 상기 인버터의 입력단 및 상기 제1 트랜지스터의 바디 전극과 연결되고, 상기 전압부의 타단은 접지와 연결될 수 있다.
본 발명에 따른 캐패시티브 궤환 정합을 이용한 저잡음 증폭기는 낮은 잡음 지수(NF: Noise Figure)를 가지는 장점이 있다.
도 1은 종래의 저잡음 증폭기를 도시한 도면이다.
도 2는 본 발명의 제1 실시예에 따른 저잡음 증폭기의 개략적인 구성을 도시한 도면이다.
도 3은 도 2에 도시된 저잡음 증폭기 내의 제4 캐패시터에 따른 입력 정합 특성 곡선을 도시한 도면이다.
도 4는 도 2에 도시된 저잡음 증폭기의 제2 캐패시터의 사용 유무로 인한 이득 곡선을 도시한 도면이다.
도 5는 도 2에 도시된 저잡음 증폭기의 입출력 정합 특성 곡선을 도시한 도면이다.
도 6은 도 2에 도시된 저잡음 증폭기의 잡음지수 특성 곡선을 도시한 도면이다.
도 7은 본 발명의 제2 실시예에 따른 저잡음 증폭기의 개략적인 구성을 도시한 도면이다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술한다.
도 2는 본 발명의 제1 실시예에 따른 저잡음 증폭기의 개략적인 구성을 도시한 도면이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 저잡음 증폭기(200)는 예를 들어, 초고주파 송수신기에 사용되는 소자로서, 잡음을 최소화하면서 RF 신호를 증폭시키며 캐패시티브 궤환 정합을 이용한 저잡음 증폭기로서, 제1 증폭부(210), 정합부(220), 제2 증폭부(230), 출력부(240), 연결 회로부(250), 제1 캐패시터 및 제2 캐패시터를 포함한다.
이하, 도 2를 참조하여, 각 구성 요소 별 기능을 상세하게 설명한다.
제1 증폭부(210)는 외부 소자로부터 입력된 RF 신호를 수신하고, 수신된 RF 신호를 1차로 증폭하는 역할을 수행한다.
여기서, 제1 증폭부(210)는 제1 트랜지스터(M1)로 이루어질 수 있다. 일례로, 제1 트랜지스터(M1)는 N-모스 트랜지스터일 수 있다.
제1 트랜지스터(M1)의 게이트 전극에는 RF 신호가 입력되고, 제1 트랜지스터(M1)의 소스 전극은 접지와 전기적으로 연결된다. 그리고, 제1 트랜지스터(M1)의 바디 전극은 제1 트랜지스터(M1)의 소스 전극과 연결된다.
정합부(220)는 입력 임피던스 정합을 수행하며, 예를 들어, 입력 캐패시터(Cin), 제4 캐패시터(C4) 및 제2 인덕터(L2)을 이용하여 입력 임피던스의 허수부를 0으로 만든다. 정합부(220)의 구조를 살펴보면 다음과 같다.
입력 캐패시터(Cin)의 일단에는 RF 신호가 입력되고, 입력 캐패시터(Cin)의 타단은 제1 트랜지스터(M1)의 게이트 전극이 연결된다. 이 때, 입력 캐패시터(Cin)는 임피던스 정합의 역할뿐만 아니라 DC 블로킹 기능도 수행한다.
제4 캐패시터(C4)는 일단이 입력 캐패시터(Cin)와 연결되고, 타단은 제1 트랜지스터(M1)의 드레인 전극과 연결된다.
제2 인덕터(L2)는 제1 트랜지스터(M1)의 소스 전극과 접지 사이에 연결된다.
물론, 정합부(220)는 입력 임피던스의 허수부를 0으로 만드는 한 다양하게 변형될 수 있다.
제2 증폭부(230)는 제1 증폭부(210)와 전기적으로 연결되며, 제1 증폭부(210)에 의해 증폭된 RF 신호를 2차로 증폭하는 기능을 수행한다.
여기서, 제2 증폭부(230)는 제2 트랜지스터(M2)로 이루어질 수 있다. 일례로, 제2 트랜지스터(M2)는 N-모스 트랜지스터일 수 있다.
또한, 제2 증폭부(230)는 도 2에 도시된 바와 같이 높은 이득을 실현하기 위하여 제1 증폭부(210)와 함께 캐스코드 구조로 연결될 수 있다. 즉, 제2 트랜지스터(M2)의 소스 전극은 제1 트랜지스터(M1)의 드레인 전극과 전기적으로 연결될 수 있다.
출력부(240)는 제2 증폭부(230)와 전기적으로 연결되며, 제2 증폭부(230)에 의해 증폭된 RF 신호를 출력하는 기능을 수행한다. 여기서, 출력부(240)는 제3 인덕터(L3), 출력 캐패시터(Cout) 및 제5 캐패시터(C5)를 포함한다.
제1 캐패시터(C1)는 제1 증폭부(210)와 제2 증폭부(230) 사이에 전기적으로 연결되며, 캐패시티브 궤환 정합을 수행한다.
여기서, 제1 캐패시터(C1)의 일단은 제2 트랜지스터(M2)의 게이트 전극과 연결되고, 제1 캐패시터(C1)의 타단은 제1 트랜지스터(M1)의 드레인 전극과 연결된다.
제2 캐패시터(C2)는 제1 증폭부(210)와 제2 증폭부(230) 사이에 연결되며, 출력부(240)에 포함된 캐패시터(Cout, C5)의 크기를 기 설정된 크기로 설정하기 위한 기능을 수행한다. 즉, 도 1에 도시된 출력 캐패시터(C-L)를 구현하기 위해, 제2 캐패시터(C2)는 출력부(240)에 포함된 캐패시터(Cout, C5)와 함께 그 크기를 출력 캐패시터(C-L)로 맞춰주는 기능을 수행한다.
여기서, 제2 캐패시터(C2)의 일단은 제2 트랜지스터(M2)의 바디 전극과 연결되고, 제2 캐패시터(C2)의 타단은 제1 트랜지스터(M1)의 드레인 전극 및 제1 캐패시터(C1)의 타단과 연결된다.
연결 회로부(250)는 제1 증폭부(210)와 제2 증폭부(230) 사이에 연결되며, 전류 재사용 기능을 수행하며, 제1 인덕터(L1) 및 제3 캐패시터(C3)를 포함한다.
여기서, 제3 캐패시터(C3)의 일단은 제2 트랜지스터(M2)의 소스 전극과 연결되고, 제3 캐패시터(C3)의 타단은 접지와 연결된다. 그리고, 제1 인덕터(L1)의 일단은 제2 트랜지스터(M2)의 소스 전극 및 제3 캐패시터(C3)의 타단과 연결되고, 제1 인덕터(L1)의 타단은 제1 트랜지스터(M1)의 드레인 전극, 제1 캐패시터(C1)의 타단 및 제2 캐패시터(C2)의 타단과 연결된다.
즉, 본 발명의 제1 실시예에 따른 저잡음 증폭기(200)는 전류 재사용 구조의 기능을 수행하는 연결 회로부(250)를 사용하여 전력 소모를 줄일 수 있다. 이 때, 연결 회로부(250)에 흐르는 전류값이 줄어들어 gm(트랜스컨덕턴스)도 작아지게 되는데, 이 때 캐패시티브 궤환 입력 정합을 구현하기 위해 외부 게이트-드레인 캐패시터인 제4 캐패시터(C4)를 추가하였다.
즉, 본 발명의 제1 실시예에 따른 저잡음 증폭기(200)의 입력 정합식은 아래의 수학식 2와 같이 표시될 수 있다.
Figure 112015109860048-pat00002
여기서, Zin -는 저잡음 증폭기(200)의 입력 정합식, Cgd , int는 제1 트랜지스터(M1)의 내부에 포함되어 있는 기생 캐패시터를 각각 의미한다.
수학식 2를 참조하면, CL/(Cgd , int+C4) 값이 줄어듦으로 인하여 gm도 감소시킬 수 있다. 다시 말해 gm이 작게 고정되어 있는 상태에서 제4 캐패시터(C4)의 크기가 늘어남에 따라 입력 정합이 효과적으로 수행될 수 있으며, 이는 도 3에 도시된 "제4 캐패시터(C4)에 따른 입력 정합 특성 곡선"을 통해 확인할 수 있다.
도 4는 도 2에 도시된 저잡음 증폭기(200)의 제2 캐패시터(C2)의 사용 유무로 인한 이득 곡선을 도시한 도면이다. 도 4를 참조하면, 제2 캐패시터(C2)를 사용하는 경우 이득이 보상되었음을 확인할 수 있다.
도 5는 도 2에 도시된 저잡음 증폭기(200)의 입출력 정합 특성 곡선을 도시한 도면이고, 도 6은 도 2에 도시된 저잡음 증폭기(200)의 잡음지수 특성 곡선을 도시한 도면이다. 도 5 및 도 6을 참조하면, 저잡음 증폭기(200)는 낮은 잡음 지수를 가지는 것을 확인할 수 있다.
도 7은 본 발명의 제2 실시예에 따른 저잡음 증폭기의 개략적인 구성을 도시한 도면이다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 저잡음 증폭기(700)는 이득 조정부(760)가 더 추가되었음을 제외하고는 본 발명의 제1 실시예에 따른 저잡음 증폭기(200)와 구성이 동일하다. 따라서, 이득 조정부(760)을 중심으로 본 발명의 제2 실시예에 따른 저잡음 증폭기(700)를 설명하기로 한다.
이득 조정부(760)는 저잡음 증폭기(700)의 이득(gain)을 조정하기 위한 구성요소로서, 전압부(Vctrl), 인버터(inverter) 및 스위치(sw)를 포함한다.
스위치(SW)는 제3 트랜지스터(M3)를 포함할 수 있다. 그리고, 전압부(Vctrl)는 기 설정된 제1 전압 및 제2 전압 중 어느 하나를 출력한다. 이 때, 제1 전압은 로우(Low) 전압이고, 제2 전압은 하이(High) 전압일 수 있다.
이들의 연결 관계를 살펴보면, 제3 트랜지스터(M3)의 소소 전극은 제4 캐패시터(C4)의 타단과 연결되고, 제3 트랜지스터(M3)의 드레인 전극은 제1 트랜지스터(M1)의 드레인 전극과 연결되고, 제3 트랜지스터(M3)의 게이트 전극은 인버터(inverter)의 출력단과 연결된다. 그리고, 전압부(Vctrl)의 일단은 인버터(inverter)의 입력단 및 제1 트랜지스터(M1)의 바디 전극과 연결되고, 전압부(Vctrl)의 타단은 접지와 연결된다.
이득 조정부(760)의 동작을 살펴보면 다음과 같다.
저잡음 증폭기(700)의 높은 이득을 구현하기 위해서, 전압부(Vctrl)는 제2 전압(High)을 출력한다. 이 경우, 제1 트랜지스터(M1)의 포워드 바디 바이어스(Forward-body-bias)로 인해 제1 트랜지스터(M1)의 문턱전압이 낮아지게 되어 effective gm값이 커지게 되고, 결과적으로 높은 이득이 나타난다. 그리고, 종래 기술과 같은 수학식 1을 이용하여 입력 정합이 가능하기 때문에, 인버터(inverter)와 스위치(SW)를 통해 제4 캐패시터(C4)를 꺼버리게 된다.
반면, 저잡음 증폭기(700)의 낮은 이득을 구현하기 위해서, 전압부(Vctrl)는 제1 전압(Low)을 출력한다. 이 경우, 도 2와 같은 구조로 동작하게 되어 낮은 이득을 구현할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (6)

  1. 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터의 게이트 전극으로 입력된 RF 신호를 1차로 증폭하는 제1 증폭부;
    일단이 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결되고, 타단이 상기 제1 트랜지스터의 소스 전극과 전기적으로 연결되는 제4 캐패시터를 포함하며, 입력 임피던스 정합을 수행하는 정합부:
    제2 트랜지스터를 포함하고, 상기 제1 증폭부에 의해 증폭된 RF 신호를 2차로 증폭하는 제2 증폭부 - 상기 제1 트랜지스터의 드레인 전극과 상기 제2 트랜지스터의 소스 전극은 제1 노드에서 전기적으로 연결됨 - ;
    적어도 하나의 캐패시터를 포함하며, 상기 제2 증폭부와 전기적으로 연결되는 출력부;
    일단이 상기 제2 트랜지스터의 게이트 전극과 연결되고 타단이 상기 제1 노드와 연결되며, 캐패시티브 궤환 정합을 수행하는 제1 캐패시터; 및
    일단이 상기 제2 트랜지스터의 바디 전극과 연결되고 타단이 상기 제1 노드와 연결되며, 상기 출력부에 포함된 적어도 하나의 캐패시터의 크기를 기 설정된 크기로 설정하기 위한 제2 캐패시터;를 포함하는 것을 특징으로 하는 저잡음 증폭기.
  2. 삭제
  3. 제1항에 있어서,
    상기 저잡음 증폭기는, 상기 제1 증폭부와 상기 제2 증폭부 사이에 연결되며, 전류 재사용 기능을 수행하는 연결 회로부;를 더 포함하는 것을 특징으로 하는 저잡음 증폭기.
  4. 제3항에 있어서,
    상기 연결 회로부는
    일단이 상기 제2 트랜지스터의 소스 전극과 연결되고, 타단이 접지와 연결되는 제3 캐패시터와, 일단이 상기 제2 트랜지스터의 소스 전극 및 상기 제3 캐패시터의 타단과 연결되고, 타단이 상기 제1 트랜지스터의 드레인 전극, 상기 제1 캐패시터의 타단 및 상기 제2 캐패시터의 타단과 연결되는 제1 인덕터를 포함하는 것을 특징으로 하는 저잡음 증폭기.
  5. 삭제
  6. 제1항에 있어서,
    상기 저잡음 증폭기는, 기 설정된 제1 전압 및 제2 전압 중 어느 하나를 출력하는 전압부, 스위치로 동작하는 제3 트랜지스터 및 인버터를 포함하고, 상기 저잡음 증폭기의 이득(gain)을 조정하기 위한 이득 조정부:를 더 포함하되,
    상기 제3 트랜지스터의 소소 전극은 상기 제4 캐패시터의 타단과 연결되고, 상기 제3 트랜지스터의 드레인 전극은 상기 제1 트랜지스터의 드레인 전극과 연결되고, 상기 제3 트랜지스터의 게이트 전극은 상기 인버터의 출력단과 연결되고,
    상기 전압부의 일단은 상기 인버터의 입력단 및 상기 제1 트랜지스터의 바디 전극과 연결되고, 상기 전압부의 타단은 접지와 연결되는 것을 특징으로 하는 저잡음 증폭기.
KR1020150158121A 2015-11-11 2015-11-11 캐패시티브 궤환 정합을 이용한 저잡음 증폭기 KR101693124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150158121A KR101693124B1 (ko) 2015-11-11 2015-11-11 캐패시티브 궤환 정합을 이용한 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150158121A KR101693124B1 (ko) 2015-11-11 2015-11-11 캐패시티브 궤환 정합을 이용한 저잡음 증폭기

Publications (1)

Publication Number Publication Date
KR101693124B1 true KR101693124B1 (ko) 2017-01-17

Family

ID=57990460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150158121A KR101693124B1 (ko) 2015-11-11 2015-11-11 캐패시티브 궤환 정합을 이용한 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR101693124B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193475B2 (en) * 2004-11-12 2007-03-20 Richwave Technology Corp. Single-ended input to differential output low noise amplifier with a cascode topology
KR100732070B1 (ko) * 2007-03-07 2007-06-27 (주)에프씨아이 이득을 가변시킬 수 있는 저 잡음 증폭기
KR20080010747A (ko) * 2006-07-28 2008-01-31 한국정보통신대학교 산학협력단 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기
KR20100024179A (ko) * 2008-08-25 2010-03-05 광주과학기술원 캐스코드 구조의 증폭기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193475B2 (en) * 2004-11-12 2007-03-20 Richwave Technology Corp. Single-ended input to differential output low noise amplifier with a cascode topology
KR20080010747A (ko) * 2006-07-28 2008-01-31 한국정보통신대학교 산학협력단 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기
KR100732070B1 (ko) * 2007-03-07 2007-06-27 (주)에프씨아이 이득을 가변시킬 수 있는 저 잡음 증폭기
KR20100024179A (ko) * 2008-08-25 2010-03-05 광주과학기술원 캐스코드 구조의 증폭기

Similar Documents

Publication Publication Date Title
JP4146256B2 (ja) 利得可変型増幅器
CN101997495B (zh) 用以适应性地偏置通信系统的可适性偏置电路
EP2456068A1 (en) Low-noise amplifier with impedance boosting circuit
US7675359B2 (en) Switch-around low noise amplifier
US9184716B2 (en) Low noise amplifier and receiver
US7622992B2 (en) Power amplifier circuit having a bias signal inputted into input terminal and method thereof
US20130141168A1 (en) Low-noise amplifier with through-mode
CN106849879B (zh) 功率放大器电路
US7528656B2 (en) Push-pull amplifier and method for low noise amplification
CN109391236B (zh) 一种信号放大电路及毫米波信号放大电路
KR102163047B1 (ko) 저잡음 증폭 회로
CN111147032A (zh) 放大器及射频集成电路
JP2008103889A (ja) 低雑音増幅器
KR101693124B1 (ko) 캐패시티브 궤환 정합을 이용한 저잡음 증폭기
JP2013074590A (ja) 増幅器
CN106953612A (zh) 一种基于寄生反馈消除技术的高增益放大电路
US7193468B2 (en) Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
US11463060B2 (en) Power amplifier circuit
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
US20080297262A1 (en) Increased gain high-frequency amplifier
JP2011055144A (ja) カスコード回路
US8633767B2 (en) Amplifier circuit with noise suppression and related noise suppression method thereof
CN106803746B (zh) 一种低噪声放大器
JP2007243830A (ja) 利得可変型増幅器
JP2008228149A (ja) 低雑音増幅器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 4