KR102163047B1 - 저잡음 증폭 회로 - Google Patents

저잡음 증폭 회로 Download PDF

Info

Publication number
KR102163047B1
KR102163047B1 KR1020150035216A KR20150035216A KR102163047B1 KR 102163047 B1 KR102163047 B1 KR 102163047B1 KR 1020150035216 A KR1020150035216 A KR 1020150035216A KR 20150035216 A KR20150035216 A KR 20150035216A KR 102163047 B1 KR102163047 B1 KR 102163047B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
source
input
amplifying
Prior art date
Application number
KR1020150035216A
Other languages
English (en)
Other versions
KR20160109931A (ko
Inventor
성낙균
박성환
하상훈
김상희
김남흥
박상욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150035216A priority Critical patent/KR102163047B1/ko
Priority to US14/976,813 priority patent/US9899968B2/en
Publication of KR20160109931A publication Critical patent/KR20160109931A/ko
Application granted granted Critical
Publication of KR102163047B1 publication Critical patent/KR102163047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Abstract

본 발명의 일 실시예에 따른 저잡음 증폭 회로는 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 증폭부; 캐스코드 접속된 제3 트랜지스터 및 제4 트랜지스터를 포함하는 제2 증폭부; 상기 제1 트랜지스터의 소스 및 상기 제2 트랜지스터의 소스와 연결된 소스단 매칭부; 및 상기 제1 트랜지스터의 게이트에 제1 인덕터 및 제2 인덕터에 의해 임피던스 매칭된 입력을 제공하고 상기 제3 트랜지스터의 게이트에 상기 제1 인덕터에 의해 임피던스 매칭된 입력을 제공하는 입력 매칭부를 포함할 수 있다.

Description

저잡음 증폭 회로{LOW NOISE AMPLIFIER CIRCUIT}
본 발명은 저잡음 증폭 회로에 관한 것이다.
무선 통신 속도 향상을 위한 다중 대역을 지원하는 송수신 시스템의 수요 증가로 하나의 IC(Integrated circuit)에서 다중 대역, 다중 모드를 지원할 수 있는 IC 설계 기술의 필요성이 증대되고 있다.
이에 따라, 단일의 IC 내에서 이중 대역 신호를 처리할 수 있는 저잡음 증폭 회로(Low Noise Amplifier circuit)에 대한 연구가 활발히 진행되고 있다.
이러한 저잡음 증폭 회로의 성능은 크게 증폭 회로의 구조와 그것을 구성하는 트랜지스터의 특성에 좌우되고, 일반적으로 이용되는 저잡음 증폭 회로는 두 개의 트랜지스터를 이용한 캐스코드(cascode) 구조를 가진다.
한편, 이중 대역 신호를 처리하기 위한 듀얼밴드 저잡음 증폭 회로는 각 대역을 증폭하는 저잡음 증폭 회로에 대한 임피던스 매칭(Impedance Matching) 소자들을 포함해야 하므로 저잡음 증폭 회로의 소형화에 제약으로 작용한다.
한국 공개특허공보 제2012-0056233호 일본 공개특허공보 제2009-010826호
본 발명의 일 실시예에 따르면, 스위칭 제어에 의해 선택적으로 이중대역에서 동작 가능한 저잡음 증폭 회로가 제공된다.
상술한 본 발명의 과제를 해결하기 위해, 본 발명의 일 실시예에 따르면, 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 증폭부; 캐스코드 접속된 제3 트랜지스터 및 제4 트랜지스터를 포함하는 제2 증폭부; 상기 제1 트랜지스터의 소스 및 상기 제2 트랜지스터의 소스와 연결된 소스단 매칭부; 및 상기 제1 트랜지스터의 게이트에 제1 인덕터 및 제2 인덕터에 의해 임피던스 매칭된 입력을 제공하고 상기 제3 트랜지스터의 게이트에 상기 제1 인덕터에 의해 임피던스 매칭된 입력을 제공하는 입력 매칭부를 포함하는 저잡음 증폭 회로가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 입력단을 통해 입력되는 제1 및 제2 밴드 신호 각각에 대해 임피던스 매칭을 수행하는 입력 매칭부; 상기 입력 매칭부를 통한 상기 제1 밴드 신호를 증폭하는 제1 증폭부; 상기 입력 매칭부를 통한 상기 제2 밴드 신호를 증폭하는 제2 증폭부; 및 상기 제1 증폭부 및 제2 증폭부에 공통 연결된 공통노드와 접지 사이에 연결되어 입력 임피던스 매칭을 위한 임피던스 소자를 가지는 소스단 매칭부를 포함하는 저잡음 증폭 회로가 제공된다.
본 발명의 일 실시예에 따른 저잡음 증폭 회로는 스위칭 제어에 따라 이중 대역에서 동작 가능하고, 임피던스 매칭을 위한 소자를 최소화해 저잡음 증폭 회로를 소형화할 수 있는 효과를 가진다.
도 1은 본 발명의 일 실시예에 따른 저잡음 증폭 회로를 나타내는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 1880-2200MHz 대역 S-파라미터 시뮬레이션 그래프이다.
도 3은 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 2300-2700MHz 대역 S-파라미터 시뮬레이션 그래프이다.
도 4는 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 1880-2200MHz 대역 임피던스 특성 그래프이다.
도 5는 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 2300-2700MHz 대역 임피던스 특성 그래프이다.
도6은 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 트랜지스터 특성에 따른 입력 임피던스 특성 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다.
또한, 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.
또한, 본 명세서에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
도 1은 본 발명의 일 실시예에 따른 저잡음 증폭 회로를 나타내는 회로도이다.
도 1을 참고하면, 본 발명의 일 실시예에 저잡음 증폭 회로는 제1 증폭부(110), 제2 증폭부(120), 입력 매칭부(200), 및 소스단 매칭부(300)를 포함할 수 있다.
또한, 상기 제1 증폭부(110)은 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있고, 상기 제2 증폭부(120)은 캐스코드 접속된 제3 트랜지스터 및 제4 트랜지스터(M4)를 포함할 수 있다.
도 1에서는 제1 트랜지스터 내지 제4 트랜지스터(M1 내지 M4)를 n-채널 MOS(metal oxide semiconductor) 전계 효과 트랜지스터로 예시하였다.
제1 증폭부(110)는 상기 입력 매칭부(200)를 통한 제1 밴드 신호를 증폭할 수 있다.
이를 위해, 상기 제1 증폭부(110)는 구동 전원(VDD)과 소스단 매칭부(300) 사이에 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)가 캐스코드(cascode) 접속된 구조를 가질 수 있다.
구체적으로, 제2 트랜지스터(M2)는 구동 전원(VDD)이 연결된 게이트, 제1 출력단(OUT_Mid)로 분기하는 노드와 연결된 드레인, 및 제1 트랜지스터(M1)의 드레인과 연결된 소스를 가질 수 있다.
또한, 상기 제2 트랜지스터(M2)의 드레인과 구동 전원(VDD)의 사이에는 부하 소자들(RD1 , LD1)이 위치할 수 있다.
상기 제1 트랜지스터(M1)는 상기 입력 매칭부(200)에서 제공하는 제1 밴드 신호를 입력받는 게이트 및 상기 소스단 매칭부(300)와 연결된 소스를 가질 수 있다.
제2 증폭부(120)는 상기 입력 매칭부(200)를 통한 제2 밴드 신호를 증폭할 수 있다.
이를 위해, 상기 제2 증폭부(120)는 구동 전원(VDD)과 소스단 매칭부(300) 사이에 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 캐스코드(cascode) 접속된 구조를 가질 수 있다.
구체적으로, 제4 트랜지스터(M4)는 구동 전원(VDD)이 연결된 게이트, 제2 출력단(OUT_high)으로 분기하는 노드와 연결된 드레인, 및 제1 트랜지스터(M3)의 드레인과 연결된 소스를 가질 수 있다.
또한, 상기 제4 트랜지스터(M4)의 드레인과 구동 전원(VDD)의 사이에는 부하 소자들(RD2 , LD2)이 위치할 수 있다.
상기 제3 트랜지스터(M3)는 상기 입력 매칭부(200)에서 제공하는 제2 밴드 신호를 입력받는 게이트 및 상기 소스단 매칭부(300)와 연결된 소스를 가질 수 있다.
또한, 상기 제1 증폭부(110)는 구동 전원 및 제1 게이트 전압(Vg1)이 인가되면 제1 밴드 신호를 증폭한 제1 출력 신호를 제1 출력단(OUT_Mid)로 출력하고, 상기 제2 증폭부(120)는 구동 전원 및 제2 게이트 전압(Vg2)이 인가되면 제2 밴드 신호를 증폭한 제2 출력 신호를 제2 출력단(OUT_High)으로 출력할 수 있다.
이를 위해, 제1 증폭부(110)에 포함된 제1 트랜지스터(M1)의 게이트에 제1 게이트 전압(Vg1) 공급단과 연결되고, 제2 증폭부(120)에 포함된 제3 트랜지스터(M3)의 게이트에 제2 게이트 전압(Vg2) 공급단과 연결될 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 제1 증폭부(110) 및 제2 증폭부(120)는 제1 게이트 전압(Vg1) 및 제2 게이트 전압(Vg2)을 선택적으로 인가하는 스위칭 제어에 따라 이중 대역의 신호 증폭이 가능하다.
상기 입력 매칭부(200)는 입력단(IN)을 통해 입력되는 제1 및 제2 밴드 신호 각각에 대해 임피던스 매칭을 수행할 수 있다.
이중 대역에서의 입력 임피던스 매칭을 위해, 상기 입력 매칭부(200)는 제1 인덕터(L1) 및 제2 인덕터(L2)를 포함할 수 있다.
구체적으로, 상기 입력 매칭부(200)는 제1 트랜지스터(M1)의 게이트에 제1 인덕터(L1) 및 제2 인덕터(L2)에 의해 임피던스 매칭된 입력을 제공하고 상기 제3 트랜지스터(M3)의 게이트에 제1 인덕터(L1)에 의해 임피던스 매칭된 입력을 제공할 수 있다.
일 예로, 상기 제1 밴드 신호의 대역이 1880-2200MHz 이고 제2 밴드 신호의 대역이 2300-2700MHz라고 하면, 입력 매칭부(200)는 1880-2200MHz 대역의 신호에 대해서는 제1 인덕터(L1) 및 제2 인덕터(L2)에 의해 임피던스 매칭을 수행하고, 2300-2700MHz 대역의 신호에 대해서는 제1 인덕터(L1)에 의해 임피던스 매칭을 수행할 수 있다.
이에 따라, 임피던스 매칭을 위한 인덕터를 최소화할 수 있으므로 저잡음 증폭 회로를 소형화할 수 있는 효과를 가질 수 있다.
상기 소스단 매칭부(300) 상기 제1 증폭부(110) 및 제2 증폭부(120)에 공통 연결된 공통노드(S)와 접지 사이에 연결되어 입력 임피던스 매칭을 위한 임피던스 소자를 가질 수 있다.
즉, 상기 소스단 매칭부(300)는 일단이 상기 제1 트랜지스터(M1)의 소스 및 상기 제3 트랜지스터(M3)의 소스와 공통 접속되고 타단이 접지된 제3 인덕터(LS -)를 포함할 수 있다.
제1 트랜지스터(M1)의 소스 및 제3 트랜지스터(M3)의 소스가 공통노드(S)를 통해 제3 인덕터(LS)의 일단과 연결된다.
또한, 제1 트랜지스터(M1)의 게이트 및 제3 트랜지스터(M3)의 게이트 각각에서 바라본 입력 임피던스는 상이한 특성을 가지는 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)를 채용하여 최적화될 수 있다.
이에 대하여는 도 6을 참고하여 후술하기로 한다.
도 2는 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 1880-2200MHz 대역 S-파라미터 시뮬레이션 그래프이다.
상기 시뮬레이션은 구동 전원(VDD, 도1)의 전압을 1.6V로 인가하고 제1 게이트 전압(Vg1, 도1)을 0.45V로 인가하였고, 전류 소모량은 10.5mA로 나타났다.
도 2를 참고하면, 1880-2200MHz 대역에서 전압이득(Gain)은 약19dB이고, 잡음 지수(Noise Figure)는 1.15dB 이하임을 확인할 수 있다.
또한, 입력 반사 손실(Input return loss) 및 출력 반사 손실(Output return loss)은 -10dB이하임을 확인할 수 있다.
또한, 반사되는 신호의 차단 성능을 나타내는 역방향 차단(Reverse Isolation)은 -35dB 이하이고, 출력 대 출력 차단(OUT to OUT Isolation)은 -60dB 이하임을 확인할 수 있다.
도 3은 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 2300-2700MHz 대역 S-파라미터 시뮬레이션 그래프이다.
상기 시뮬레이션은 구동 전원(VDD, 도1)의 전압을 1.6V로 인가하고 제2 게이트 전압(Vg1, 도1)을 0.45V로 인가하였고, 전류 소모량은 8mA로 나타났다.
도 3을 참고하면, 2300-2700MHz 대역에서 전압이득(Gain)은 약19dB이고, 잡음 지수(Noise Figure)는 1.5dB 이하임을 확인할 수 있다.
또한, 입력 반사 손실(Input return loss) 및 출력 반사 손실(Output return loss)은 -10dB이하임을 확인할 수 있다.
또한, 반사되는 신호의 차단 성능을 나타내는 역방향 차단(Reverse Isolation)은 -20dB 이하이고, 출력 대 출력 차단(OUT to OUT Isolation)은 -60dB 이하임을 확인할 수 있다.
도 4는 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 1880-2200MHz 대역 임피던스 특성 그래프이다.
도 4의 m1 및 m2를 참조하면, 1880MHz 및 2200MHz 각각의 주파수에서 입력 임피던스가 50옴의 특성 임피던스를 노멀라이즈(normalize)한 중심점인 1+j0을 기준으로 한 입력 임피던스 양호 범위에 포함되는 것을 알 수 있다.
또한, 도 4의 m3 및 m4를 참조하면 1880MHz 및 2200MHz 각각의 주파수에서 출력 임피던스가 출력 임피던스 양호 범위에 포함되는 것을 알 수 있다.
도 5는 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 2300-2700MHz 대역 임피던스 특성 그래프이다.
도 5의 m1 및 m2를 참조하면, 2300MHz 및 2700MHz 각각의 주파수에서 입력 임피던스가 입력 임피던스 양호 범위에 포함되는 것을 알 수 있다.
또한, 도 5의 m3 및 m4를 참조하면 2300MHz 및 2700MHz 각각의 주파수에서 출력 임피던스가 출력 임피던스 양호 범위에 포함되는 것을 알 수 있다.
도 2 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 저잡음 증폭 회로는 이중 대역(1880-2200MHz 및 2300-2700MHz)에서 VSWR(voltage standing wave ratio)이 2:1의 양호한 수준을 만족함을 확인할 수 있다.
도 6은 본 발명의 일 실시예에 따른 저잡음 증폭 회로의 트랜지스터 특성에 따른 입력 임피던스 특성 그래프이다.
다시 도 1을 참조하면, 제1 트랜지스터(M1)의 소스 및 제3 트랜지스터(M3)의 소스가 공통노드(S)를 통해 제3 인덕터(LS)와 연결될 수 있다.
제1 트랜지스터(M1)의 게이트단에서 바라본 입력 임피던스는 다음의 수학식 1로 표현될 수 있다.
Figure 112015024941617-pat00001
여기서, CgsM1은 제1 트랜지스터(M1)의 게이트 및 소스간 기생 캐패시턴스이고 gmM1은 제1 트랜지스터(M1)의 전송 컨덕턴스이다.
도 6을 참조하면, 제1 트랜지스터(M1)의 게이트 채널 폭에 따라 1880MHz-2200MHz 대역의 입력 임피던스가 다른 범위를 가지는 것을 확인할 수 있다.
도 6의 그래프에서는 1880MHz-2200MHz 대역에서 양호한 입력 임피던스 범위를 가지는 제1 트랜지스터(M1)의 게이트 채널 폭은 300um이다.
즉, 제1 트랜지스터(M1)의 게이트단에서 바라본 입력 임피던스는 제1 트랜지스터(M1)의 특성에 따라 조절될 수 있다.
또한, 제1 트랜지스터(M3)의 게이트단에서 바라본 입력 임피던스는 제3 트랜지스터(M3)의 특성에 따라 조절될 수 있다.
따라서, 제1 트랜지스터(M1)의 소스 및 제3 트랜지스터(M3)의 소스가 동일한 제3 인덕터(LS)와 연결되나, 상이한 특성을 가지는 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)를 채용하여 입력 임피던스를 최적화할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
110: 제1 증폭부
120: 제2 증폭부
200: 입력 매칭부
300: 소스단 매칭부
M1: 제1 트랜지스터
M2: 제2 트랜지스터
M3: 제3 트랜지스터
M4: 제4 트랜지스터

Claims (14)

  1. 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 증폭부;
    캐스코드 접속된 제3 트랜지스터 및 제4 트랜지스터를 포함하는 제2 증폭부;
    상기 제1 증폭부 및 제2 증폭부에 연결된 공통노드와 접지 사이에 연결되어, 상기 제1 트랜지스터의 소스 및 상기 제3 트랜지스터의 소스와 연결된 소스단 매칭부; 및
    상기 제1 트랜지스터의 게이트에 제1 인덕터 및 제2 인덕터에 의해 임피던스 매칭된 입력을 제공하고 상기 제3 트랜지스터의 게이트에 상기 제1 인덕터에 의해 임피던스 매칭된 입력을 제공하는 입력 매칭부; 를 포함하고,
    상기 공통노드는 상기 제1 트랜지스터의 소스 및 상기 제3 트랜지스터의 소스에 직접 연결되고,
    상기 제1 트랜지스터의 게이트의 입력 임피던스는 상기 제3 트랜지스터의 게이트의 입력 임피던스와 다른
    저잡음 증폭 회로.
  2. 제1항에 있어서,
    상기 제1 트랜지스터 및 상기 제3 트랜지스터는 상이한 특성을 가지는 NMOS 트랜지스터인 저잡음 증폭 회로.
  3. 제1항에 있어서,
    상기 소스단 매칭부는 일단이 상기 제1 트랜지스터의 소스 및 상기 제3 트랜지스터의 소스와 공통 접속되고 타단이 접지된 제3 인덕터를 포함하는 저잡음 증폭 회로.
  4. 제1항에 있어서
    상기 제1 트랜지스터의 게이트는 제1 게이트 전압 공급단에 연결되고, 상기 제3 트랜지스터의 게이트는 제2 게이트 전압 공급단에 연결된 저잡음 증폭 회로.
  5. 제1항에 있어서,
    상기 제2 트랜지스터의 게이트 및 상기 제4 트랜지스터의 게이트는 구동 전원에 연결된 저잡음 증폭 회로.
  6. 제1항에 있어서,
    상기 제1 증폭부는 구동 전원 및 제1 게이트 전압이 인가되면 제1 밴드 신호를 증폭한 제1 출력 신호를 출력하고,
    상기 제2 증폭부는 구동 전원 및 제2 게이트 전압이 인가되면 제2 밴드 신호를 증폭한 제2 출력 신호를 출력하는 저잡음 증폭 회로.
  7. 입력단을 통해 입력되는 제1 및 제2 밴드 신호 각각에 대해 임피던스 매칭을 수행하는 입력 매칭부;
    상기 입력 매칭부를 통한 상기 제1 밴드 신호를 증폭하는 제1 증폭부;
    상기 입력 매칭부를 통한 상기 제2 밴드 신호를 증폭하는 제2 증폭부; 및
    상기 제1 증폭부 및 제2 증폭부에 연결된 공통노드와 접지 사이에 연결되어 입력 임피던스 매칭을 위한 임피던스 소자를 가지는 소스단 매칭부; 를 포함하고,
    상기 공통노드는 상기 제1 증폭부 및 상기 제2 증폭부에 직접 연결되고,
    상기 제1 증폭부의 입력 임피던스는 상기 입력 매칭부에 의해서 상기 제2 증폭부의 입력 임피턴스와 다른
    저잡음 증폭 회로.
  8. 제7항에 있어서,
    상기 제1 증폭부는 구동 전원 및 제1 게이트 전압이 인가되면 제1 밴드 신호를 증폭한 제1 출력 신호를 출력하고,
    상기 제2 증폭부는 구동 전원 및 제2 게이트 전압이 인가되면 제2 밴드 신호를 증폭한 제2 출력 신호를 출력하는 저잡음 증폭 회로.
  9. 제7항에 있어서, 입력 매칭부는
    상기 제1 밴드 신호에 대해 제1 인덕터 및 제2 인덕터에 의해 임피던스 매칭을 수행하고, 상기 제2 밴드 신호에 대해 상기 제1 인덕터에 의해 임피던스 매칭을 수행하는 저잡음 증폭 회로.
  10. 제7항에 있어서,
    상기 제1 증폭부는 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 제2 증폭부는 캐스코드 접속된 제3 트랜지스터 및 제4 트랜지스터를 포함하는 저잡음 증폭 회로.
  11. 제10항에 있어서,
    상기 제1 트랜지스터 및 상기 제3 트랜지스터는 상이한 특성을 가지는 NMOS 트랜지스터인 저잡음 증폭 회로.
  12. 제10항에 있어서,
    상기 소스단 매칭부는 일단이 상기 제1 트랜지스터의 소스 및 상기 제3 트랜지스터의 소스와 공통 접속되고 타단이 접지된 제3 인덕터를 포함하는 저잡음 증폭 회로.
  13. 제10항에 있어서
    상기 제1 트랜지스터의 게이트는 제1 게이트 전압 공급단에 연결되고, 상기 제3 트랜지스터의 게이트는 제2 게이트 전압 공급단에 연결된 저잡음 증폭 회로.
  14. 제10항에 있어서,
    상기 제2 트랜지스터의 게이트 및 상기 제4 트랜지스터의 게이트는 구동 전원에 연결된 저잡음 증폭 회로.

KR1020150035216A 2015-03-13 2015-03-13 저잡음 증폭 회로 KR102163047B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150035216A KR102163047B1 (ko) 2015-03-13 2015-03-13 저잡음 증폭 회로
US14/976,813 US9899968B2 (en) 2015-03-13 2015-12-21 Low noise amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150035216A KR102163047B1 (ko) 2015-03-13 2015-03-13 저잡음 증폭 회로

Publications (2)

Publication Number Publication Date
KR20160109931A KR20160109931A (ko) 2016-09-21
KR102163047B1 true KR102163047B1 (ko) 2020-10-08

Family

ID=56888170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150035216A KR102163047B1 (ko) 2015-03-13 2015-03-13 저잡음 증폭 회로

Country Status (2)

Country Link
US (1) US9899968B2 (ko)
KR (1) KR102163047B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190124448A (ko) 2018-04-26 2019-11-05 삼성전기주식회사 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로
KR102138255B1 (ko) 2018-06-01 2020-07-28 한국과학기술원 무선 수신 장치
KR102179407B1 (ko) 2018-06-01 2020-11-16 한국과학기술원 저잡음 증폭 장치
US11144740B2 (en) 2019-01-09 2021-10-12 Shenzhen Dansha Technology Co., Ltd. Reader for medical implants
GB2580397A (en) * 2019-01-10 2020-07-22 Shileitech Ltd Reader for medical implants

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010826A (ja) * 2007-06-29 2009-01-15 Sony Corp マルチバンド低雑音増幅器および無線通信装置
JP4447321B2 (ja) * 2001-11-14 2010-04-07 エヌエックスピー ビー ヴィ マルチバンド無線周波数装置用のインピーダンス整合回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073942A2 (en) 2000-03-28 2001-10-04 California Institute Of Technology Concurrent multi-band low noise amplifier architecture
US7023272B2 (en) 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system
US20080106332A1 (en) 2006-11-03 2008-05-08 Wolf Randy L Switching Low Noise Amplifier
US8576005B2 (en) * 2011-07-05 2013-11-05 Mediatek Inc. Transceiver and integrated circuit
KR101204470B1 (ko) 2012-02-16 2012-11-23 한국과학기술원 무선통신 시스템에서 이중 대역을 지원하는 신호 변환 장치 및 수신 장치
US9419569B2 (en) * 2013-04-24 2016-08-16 Maxlinear, Inc. Method and system for a pseudo-differential low-noise amplifier at Ku-band

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447321B2 (ja) * 2001-11-14 2010-04-07 エヌエックスピー ビー ヴィ マルチバンド無線周波数装置用のインピーダンス整合回路
JP2009010826A (ja) * 2007-06-29 2009-01-15 Sony Corp マルチバンド低雑音増幅器および無線通信装置

Also Published As

Publication number Publication date
KR20160109931A (ko) 2016-09-21
US9899968B2 (en) 2018-02-20
US20160268980A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
KR102287445B1 (ko) 저잡음 증폭기를 바이패스하는 시스템 및 방법
KR102163047B1 (ko) 저잡음 증폭 회로
US8102214B2 (en) Controlled-gain wideband feedback low noise amplifier
CN102332868B (zh) 一种低功耗宽带低噪声放大器
US7541875B2 (en) High-linearity low noise amplifier and method
CN103117712B (zh) 一种cmos高增益宽带低噪声放大器
US20100060363A1 (en) Wideband low-noise amplifier
CN103746660A (zh) 一种宽带cmos巴伦低噪声放大器
US8711831B2 (en) Front end for RF transmitting-receiving systems with implicit directional control and time-multiplexing method in submicron technology
CN107248850A (zh) 一种无电感低功耗高增益高线性度宽带低噪声放大器
US20190131936A1 (en) High and low voltage limited power amplification system
KR101771720B1 (ko) 다중 모드 전력 증폭기
KR102041655B1 (ko) 고주파 스위치
KR20110017639A (ko) 공핍 모드 고전자 이동도 트랜지스터를 포함하는 전력 증폭기
US10469124B2 (en) Communications device with receiver chain of reduced size
US9143185B2 (en) Transmit-receive switching circuit and wireless device
Vimalan et al. Performance analysis of various topologies of common source low noise amplifier (cs-lna) at 90nm technology
US20180212296A1 (en) Rf transceiver and rf transmitter of the same
CN104967411A (zh) 宽带低噪声放大器
US20110304395A1 (en) Power amplifier
US9509258B2 (en) Signal amplifier having inverted topology in stacked common gate structure
CN110113013B (zh) 一种用于低噪声放大器的高倍频程超宽带输入匹配电路
KR100963816B1 (ko) 공통 소스 구조를 이용한 협대역 다중 밴드 저잡음 증폭기
TWI422146B (zh) 可變的動態範圍放大器
US20200220503A1 (en) Low noise amplifier and semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right