CN103746660A

CN103746660A - 一种宽带cmos巴伦低噪声放大器

Info

Publication number: CN103746660A
Application number: CN201310715496.6A
Authority: CN
Inventors: 段宗明; 李智群; 王晓东; 马强
Original assignee: CETC 38 Research Institute
Current assignee: CETC 38 Research Institute
Priority date: 2013-12-23
Filing date: 2013-12-23
Publication date: 2014-04-23
Anticipated expiration: 2033-12-23
Also published as: CN103746660B

Abstract

针对传统共源共栅巴伦放大器的不足，本发明提供一种宽带CMOS低噪声巴伦放大器，由依次串接的共源共栅输入级、差分共栅隔离级和电阻负载级组成；其中，共源共栅输入级由共源共栅级电阻、第一电容、第二电容、第一NMOS管和第二NMOS管组成，并采用了电容交叉耦合与体交叉耦合的连接方式；差分共栅隔离级由第三电容、第四电容、第三NMOS管和第四NMOS管组成，并采用了电容交叉耦合的连接方式；电阻负载级由共栅支路负载电阻R_CG和共源支路负载电阻R_CS组成。本发明的有益效果为：本产品能在保证宽带特性的与单端-差分转换的基础上，提升电路增益与噪声性能，改善差分输出平衡性，消除对片外电感和大面积片上电感的依赖。

Description

一种宽带CMOS巴伦低噪声放大器

技术领域

本发明属于电子技术领域，尤其涉及射频集成电路技术，具体为一种宽带CMOS巴伦低噪声放大器。

背景技术

低噪声放大器是噪声系数很低的放大器，一般用作各类无线电接收机的高频或中频前置放大器以及高灵敏度电子探测设备的放大电路，对于几乎所有的射频接收机系统，必不可少的一个模块就是低噪声放大器。由于系统接收到的射频信号幅度通常很弱，放大器自身的噪声对信号的干扰可能很严重，因此希望减小这种噪声，并且提供一定的电压增益，以提高输出的信噪比。在射频接收前端，来自天线单元的接收信号基本都是单端信号；而在接收机设计中，混频部分基本都采用双平衡结构实现，这就使得射频前端一般需要包含低噪声放大器、单端-转差分变换巴伦等功能。

共源共栅结构的单端-差分巴伦拓扑结构是无线收发射频前端中常用的单端-差分转换电路，主要原因是其具有宽带输入匹配特性，传统的共源共栅巴伦放大器电路如图1所示。射频信号由传统结构下第一晶体管M1^’源极及传统结构下第二晶体管M2^’栅极输入，差分信号从传统结构下第一晶体管M1^’及传统结构下第二晶体管M2^’的漏极输出。通过调整传统结构下第一晶体管M1^’和传统结构下第二晶体管M2^’的宽长比及栅极偏置电压，可以调整流经传统结构下第一晶体管M1^’和传统结构下第二晶体管M2^’的电流大小，进而改变传统结构下第一晶体管M1^’和传统结构下第二晶体管M2^’在传统结构下的跨导g ^’ _m，使其输入阻抗与50欧姆天线匹配。通过调整传统结构下共栅支路负载电阻R ^’ _CG和传统结构下共源支路负载电阻R ^’ _CS的阻值大小，可以获得不同的电压增益。该结构具有较宽的输入带宽和增益带宽。但是，传统的共源共栅巴伦放大器具有以下缺点：

第一是噪声较大，传统的共源共栅巴伦放大器噪声系数较大，一般超过5dB，不适应高性能射频接收前端对低噪声的要求；

第二是差分平衡性较差，传统的共源共栅巴伦放大器由于转换电路分别工作与共栅、共源状态，分布参数队其平衡性影响较大，尤其是在设计中高频情况下幅度平衡和相位平衡难以控制，因此即使其输入匹配带宽较宽，但难以在宽带范围内实现较好的差分平衡性限制了其宽带应用；

第三是隔离度差，由于共源共栅巴伦放大器的隔离度较差，这将导致输出端信号返回到输入端，难以满足系统对隔离度指标的要求；

第四是传统结构下源极电感L ^’ _S的限制了电路的集成度与芯片面积，为了保证较好的输入匹配，传统的共源共栅巴伦放大器共源管（即传统结构下第一晶体管M1^’）的源极通常是接一个大的扼流电感到地，在低频段该电感感值很大，一般需要片外电感，这就增加了电路的片外元件；在GHz以上频段可采用片上螺旋电感实现，但片上电感的使用大大增加了芯片面积。

发明内容

本发明的目的是克服传统的共源共栅巴伦放大器的不足，提供一种宽带CMOS低噪声巴伦放大器，能在保证宽带特性的与单端-差分转换的基础上，提升电路增益与噪声性能，改善差分输出平衡性，消除对片外电感和大面积片上电感的依赖。

本发明的具体结构如下：

一种宽带CMOS巴伦低噪声放大器，含有电阻负载级，所述的电阻负载级由共栅支路负载电阻R_CG和共源支路负载电阻R_CS组成；此外还设有共源共栅输入级和差分共栅隔离级，其中，共源共栅输入级的输出端与差分共栅隔离级的输入端相连接，差分共栅隔离级的输出端和电阻负载级的输入端相连接；

所述共源共栅输入级由共源共栅级电阻R_S、第一电容C_C1、第二电容C_C2、第一NMOS管M1和第二NMOS管M2组成；其中，第一NMOS管M1的栅极与第一电容C_c1的一端相连接，第一电容C_C1的另一端与第二NMOS管M2的源极相连接，第二NMOS管M2的栅极与第二电容C_C2的一端相连接，第二电容C_C2的另一端与第一NMOS管M1的源极相连接；第一NMOS管M1的衬底与第二NMOS管M2的源极相连接，第二NMOS管M2的衬底与第一NMOS管M1的源极相连接；第二电容C_C2与第一NMOS管M1源极之间的连接点与共源共栅级电阻R_S的一端相连接，共源共栅级电阻R_S的另一端接地；在第二电容C_C2与第一NMOS管M1源极之间的连接点处设有输入信号端V_in；第一电容C_C1与第二NMOS管M2源极之间的连接点接地；在第一NMOS管M1的栅极处设有第一偏置电压端V_{bias_M1}，在第二NMOS管M2的栅极处设有第二偏置电压端V_{bias_M2}；

所述差分共栅隔离级由第三电容C_C3、第四电容C_C4、第三NMOS管M3和第四NMOS管M4组成；其中，第三NMOS管M3的栅极与第三电容C_C3的一端相连接，第三电容C_C3的另一端与第四NMOS管M4的源极相连接，第四NMOS管M4的栅极与第四电容C_C4的一端相连接，第四电容C_C4的另一端与第三NMOS管M3的源极相连接；第四电容C_C4与第三NMOS管M3源极之间的连接点与第一NMOS管M1的漏级相连接；第三电容C_C3与第四NMOS管M4源极之间的连接点与第二NMOS管M2的漏级相连接；在第三NMOS管M3的栅极处设有第三偏置电压端V_{bias_M3}，在第四NMOS管M4的栅极处设有第四偏置电压端V_{bias_M4}；第三NMOS管M3的漏极与共栅支路负载电阻R_CG的一端相连接，共栅支路负载电阻R_CG的另一端与电源端Vdd相连接；第四NMOS管M4的漏极与共源支路负载电阻R_CS的一端相连接，共源支路负载电阻R_CS的另一端与电源端Vdd相连接；在第三NMOS管M3漏极与共栅支路负载电阻R_CG之间的连接点上设有正向差分输出端V_out+，在第四NMOS管M4漏极与共源支路负载电阻R_CS之间的连接点上设有负向差分输出端V_out-。

本发明的优点及显著效果：

本发明采用CMOS工艺，在射频集成电路中具有较大优势，电路结构简单，在实现单端-差分巴伦转换、提升噪声性能与增益的同时，大幅改善了输出差分信号的平衡性，具有较大的增益带宽与输入匹配带宽，且具有较小的噪声系数，以及较优的差分平衡性。尤其表现在如下几点：

1.低噪声系数。本发明采用的交叉耦合技术与共栅支路与共源之路跨导比为1:3的参数设计方式，降低了电路的噪声系数；

2.高增益，本发明所所采用的电容交叉耦合与体交叉耦合技术，在不增加工作电流的情况下，提高了电路的增益；

3.良好的差分平衡性。本发明对电路的输入级MOS管和隔离级MOS管同时采用交叉耦合技术，大大改善了差分输出幅度平衡与相位平衡性；

4.高隔离度，本发明的隔离单元采用共栅放大器以提高放大器的隔离度，相比传统共源共栅巴伦的输出，电路隔离度可从原先30dB提高至50dB以上。

附图说明

图1是传统结构的共源共栅巴伦放大器的电路原理图。

图2是本发明的电路结构图。

图3是相同功耗下，本发明与传统共源共栅巴伦放大器、不采用交叉耦合技术仅采用共栅隔离级三种设计中电压增益曲线比较。

图4是相同功耗下，本发明与传统共源共栅巴伦放大器、不采用交叉耦合技术仅采用共栅隔离级三种设计中噪声系数曲线比较。

图5是相同功耗下，本发明与传统共源共栅巴伦放大器、不采用交叉耦合技术仅采用共栅隔离级三种设计中输入端口S11曲线比较。

图6是相同功耗下，本发明与传统共源共栅巴伦放大器这两种设计中输出差分平衡性的曲线比较。

图中的序号为：共栅支路负载电阻R_CG、共源支路负载电阻R_CS、共源共栅级电阻R_S、第一电容C_C1、第二电容C_C2、第一NMOS管M1、第二NMOS管M2、第三电容C_C3、第四电容C_C4、第三NMOS管M3、第四NMOS管M4、输入信号端V_in、第一偏置电压端V_{bias_M1}、第二偏置电压端V_{bias_M2}、第三偏置电压端V_{bias_M3}、第四偏置电压端V_{bias_M4}、正向差分输出端V_out+、负向差分输出端V_out-、传统结构下第一晶体管M1^’、传统结构下第二晶体管M2^’、传统结构下的跨导g ^’ _m、传统结构下共栅支路负载电阻R ^’ _CG、传统结构下共源支路负载电阻R ^’ _CS。

具体实施方式

现结合附图详细说明本发明的技术结构。

参见图2，一种宽带CMOS巴伦低噪声放大器，含有电阻负载级，所述的电阻负载级由共栅支路负载电阻R_CG和共源支路负载电阻R_CS组成；此外还设有共源共栅输入级和差分共栅隔离级，其中，共源共栅输入级的输出端与差分共栅隔离级的输入端相连接，差分共栅隔离级的输出端和电阻负载级的输入端相连接。

所述共源共栅输入级由共源共栅级电阻R_S、第一电容C_C1、第二电容C_C2、第一NMOS管M1和第二NMOS管M2组成；其中，第一NMOS管M1的栅极与第一电容C_c1的一端相连接，第一电容C_C1的另一端与第二NMOS管M2的源极相连接，第二NMOS管M2的栅极与第二电容C_C2的一端相连接，第二电容C_C2的另一端与第一NMOS管M1的源极相连接；第一NMOS管M1的衬底与第二NMOS管M2的源极相连接，第二NMOS管M2的衬底与第一NMOS管M1的源极相连接；第二电容C_C2与第一NMOS管M1源极之间的连接点与共源共栅级电阻R_S的一端相连接，共源共栅级电阻R_S的另一端接地；在第二电容C_C2与第一NMOS管M1源极之间的连接点处设有输入信号端V_in；第一电容C_C1与第二NMOS管M2源极之间的连接点接地；在第一NMOS管M1的栅极处设有第一偏置电压端V_{bias_M1}，在第二NMOS管M2的栅极处设有第二偏置电压端V_{bias_M2}。

所述差分共栅隔离级由第三电容C_C3、第四电容C_C4、第三NMOS管M3和第四NMOS管M4组成；其中，第三NMOS管M3的栅极与第三电容C_C3的一端相连接，第三电容C_C3的另一端与第四NMOS管M4的源极相连接，第四NMOS管M4的栅极与第四电容C_C4的一端相连接，第四电容C_C4的另一端与第三NMOS管M3的源极相连接；第四电容C_C4与第三NMOS管M3源极之间的连接点与第一NMOS管M1的漏级相连接；第三电容C_C3与第四NMOS管M4源极之间的连接点与第二NMOS管M2的漏级相连接；在第三NMOS管M3的栅极处设有第三偏置电压端V_{bias_M3}，在第四NMOS管M4的栅极处设有第四偏置电压端V_{bias_M4}。

第三NMOS管M3的漏极与共栅支路负载电阻R_CG的一端相连接，共栅支路负载电阻R_CG的另一端与电源端Vdd相连接；第四NMOS管M4的漏极与共源支路负载电阻R_CS的一端相连接，共源支路负载电阻R_CS的另一端与电源端Vdd相连接；在第三NMOS管M3漏极与共栅支路负载电阻R_CG之间的连接点上设有正向差分输出端V_out+，在第四NMOS管M4漏极与共源支路负载电阻R_CS之间的连接点上设有负向差分输出端V_out-。

进一步地说，第一NMOS管M1和第二NMOS管M2均为RF NMOS管；第一NMOS管M1工作于共栅组态、第二NMOS管M2工作于共源组态，并采用CCC和BCC两种交叉耦合方式进行连接；共源共栅级电阻R_S采用多晶硅电阻，且阻值在180～200欧姆之间。

进一步地说，第三NMOS管M3和第四NMOS管M4均工作于共栅组态，第三NMOS管M3和第四NMOS管M4均采用标准NMOS管，且采用CCC方式进行交叉耦合连接。

进一步地说，第一NMOS管M1的跨导g _m1介于15～25ms（毫秒）之间，第二NMOS管M2的跨导g _m1介于45～75ms（毫秒）之间；第二NMOS管M2的沟道的宽长比值是第一NMOS管M1的沟道的宽长比值的3倍，第四NMOS管M4的沟道的宽长比值是第三NMOS管M3的沟道的宽长比值的3倍；共栅支路负载电阻R _CG的阻值为共源支路负载电阻R _CS的阻值的3倍。

输入级采用并行连接的共源共栅结构，并对NMOS管M1和M2采用电容交叉耦合与衬底交叉耦合良种方式进行连接，单端输入信号在输入级进行单端-差分转换，并实现50欧姆输入阻抗匹配。输入级产生的差分电流信号送至隔离级，隔离级的第三NMOS管M3、第四NMOS管M4采用电容交叉耦合方式进行连接，隔离单元输出送至负载单元，通过共栅支路负载电阻R _CG和共源支路负载R _CS最终输出放大的差分电压信号。

单端射频输入信号通过输入级第一NMOS管M1的源极输入，其输入阻抗约为R _S‖1/(g _m1+g _mb1)，在本专利中，兼顾输入匹配与噪声系数考虑，R _S取200欧姆左右的多晶硅电阻，于是输入阻抗近似为1/(g _m1+g _mb1)，此处g _mb1为第一NMOS管M1衬底到源极的电位差带来的等效跨导。首先，本专利中设计共栅极的跨导g _m1为20mS左右（优选范围在15到25mS之间），共源级的跨导g _m2=3g _m1，具体参数设计为：W ₁ /L ₁ =(W ₂ /L ₂ )/3 , W ₃ /L ₃ =(W ₄ /L ₄ )/3, R _CG=3R _CS，这一参数设置方式使得在满足输入阻抗50欧姆匹配与平衡差分输出的同时，有效降低了噪声系数。其次，本专利中对输入级的第一NMOS管M1和第二NMOS管M2所采用的电容交叉耦合与体交叉耦合方式连接，使等效跨导进一步增加，使得在不增加电流的情况下，提升了电路的噪声性能与增益。此外，对隔离级的第三NMOS管M3和第四NMOS管M4采用电容交叉耦合方式连接，有效改善了差分输出幅度平衡性与相位平衡性，同时共栅隔离级提升了电路输出隔离度。

综上所述，相比传统的共源共栅巴伦放大器，本专利在实现款待输入匹配、单端-差分转换的同时，有效降低了放大器的噪声小系数、提高了增益，大大改善了输出差分平衡性与隔离度。

参见图3可见，相同功耗下本发明与传统共源共栅巴伦放大器、仅采用共栅隔离级（不采用交叉耦合技术）的共源共栅巴伦低噪放三种设计中电压增益曲线比较，其结果显示，本发明所设计的巴伦低噪声放大器增益最高。

参见图4，相同功耗下本发明与传统共源共栅巴伦放大器、仅采用共栅隔离级（不采用交叉耦合技术）的共源共栅巴伦低噪放三种设计中噪声系数曲线比较，其结果显示，本发明所设计的巴伦低噪声放大器噪声系数最低。

参见图5，相同功耗下本发明与传统共源共栅巴伦放大器、仅采用共栅隔离级（不采用交叉耦合技术）的共源共栅巴伦低噪放三种设计中输入端口S11曲线比较，其结果显示，本发明所设计的巴伦低噪声放大器输入匹配带宽最宽。

参见图6，相同功耗下本发明与传统共源共栅巴伦放大器这两种设计中输出差分平衡性的曲线比较，其结果显示，本发明所设计的巴伦低噪声放大器幅度平衡性最优。

本发明设计的宽带巴伦低噪声放大器在3dB带宽约为3.5GHz，电压增益约为18.5dB，带内噪声系数约为2.9dB到3.8dB；在输入3dB带宽范围内，差分输出幅度不平衡度小于0.5dB，相位不平衡度小于4度；在3.3V电源电压下，工作电流约为8mA。通过对比，其性能全面优于传统共源共栅巴伦放大器。

Claims

1.一种宽带CMOS巴伦低噪声放大器，含有电阻负载级，所述的电阻负载级由共栅支路负载电阻R_CG和共源支路负载电阻R_CS组成；其特征在于：还设有共源共栅输入级和差分共栅隔离级，其中，共源共栅输入级的输出端与差分共栅隔离级的输入端相连接，差分共栅隔离级的输出端和电阻负载级的输入端相连接；

2.如权利要求1所述的一种宽带CMOS巴伦低噪声放大器，其特征在于：第一NMOS管M1和第二NMOS管M2均为RF NMOS管；第一NMOS管M1工作于共栅组态、第二NMOS管M2工作于共源组态，并采用CCC和BCC两种交叉耦合方式进行连接；共源共栅级电阻R_S采用多晶硅电阻，且阻值在180～200欧姆之间。

3.如权利要求1所述的一种宽带CMOS巴伦低噪声放大器，其特征在于：第三NMOS管M3和第四NMOS管M4均工作于共栅组态，第三NMOS管M3和第四NMOS管M4均采用标准NMOS管，且采用CCC方式进行交叉耦合连接。

4.如权利要求1所述的一种宽带CMOS巴伦低噪声放大器，其特征在于：第一NMOS管M1的跨导g _m1介于15～25ms之间，第二NMOS管M2的跨导g _m1介于45～75ms之间；第二NMOS管M2的沟道的宽长比值是第一NMOS管M1的沟道的宽长比值的3倍，第四NMOS管M4的沟道的宽长比值是第三NMOS管M3的沟道的宽长比值的3倍；共栅支路负载电阻R _CG的阻值为共源支路负载电阻R _CS的阻值的3倍。