JP2009010826A - マルチバンド低雑音増幅器および無線通信装置 - Google Patents
マルチバンド低雑音増幅器および無線通信装置 Download PDFInfo
- Publication number
- JP2009010826A JP2009010826A JP2007171690A JP2007171690A JP2009010826A JP 2009010826 A JP2009010826 A JP 2009010826A JP 2007171690 A JP2007171690 A JP 2007171690A JP 2007171690 A JP2007171690 A JP 2007171690A JP 2009010826 A JP2009010826 A JP 2009010826A
- Authority
- JP
- Japan
- Prior art keywords
- noise amplifier
- amplification
- band
- terminal
- multiband
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 12
- 230000007850 degeneration Effects 0.000 claims abstract description 37
- 230000003321 amplification Effects 0.000 claims abstract description 28
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 28
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止可能なマルチバンド低雑音増幅器および無線通信装置を提供する。
【解決手段】複数の帯域ごとに対応した複数の入力部100A,100Bと、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子Q1,Q2を含む増幅部103Dと、増幅部の各増幅素子の第1端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部104Dと、電源電位と増幅部103Dの各増幅素子の第2端子間に配置された負荷回路105と、帯域セレクト信号に応じて複数の増幅素子の制御端子をバイアスするバイアス制御回路106とを有し、デジェネレーション部104Dは複数の増幅素子の第1端子をそれぞれ異なるインダクタLa,Lbと接続可能である。
【選択図】図13
【解決手段】複数の帯域ごとに対応した複数の入力部100A,100Bと、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子Q1,Q2を含む増幅部103Dと、増幅部の各増幅素子の第1端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部104Dと、電源電位と増幅部103Dの各増幅素子の第2端子間に配置された負荷回路105と、帯域セレクト信号に応じて複数の増幅素子の制御端子をバイアスするバイアス制御回路106とを有し、デジェネレーション部104Dは複数の増幅素子の第1端子をそれぞれ異なるインダクタLa,Lbと接続可能である。
【選択図】図13
Description
本発明は、複数の通信周波数(RF)帯を選択的に使用するマルチバンド無線技術に係り、特に、複数のRF帯に適合可能なマルチバンド低雑音増幅器、これを適用した無線通信装置に関するものである。
最近、セルラー、ワイヤレスLAN(WLAN)など無線通信システムにおいて、複数のバンド(ここではマルチバンドとよぶ)対応が必要となる。
以下に、マルチバンドシステムのRF受信フロントエンド部の第1〜第5の構成例について説明する。
以下に、マルチバンドシステムのRF受信フロントエンド部の第1〜第5の構成例について説明する。
図1は、このようなマルチバンドシステムのRF受信フロントエンド部の第1の構成例を示す図である。
図1のRF受信フロントエンド部1は、アンテナ2A,2B、帯域(バンド)セレクトスイッチ3、各バンド(帯域)BNDA〜BNDXに対応したバンドパスフィルタ4A,4B,・・・,4X、各バンド(帯域)BNDA〜BNDXに対応した低雑音増幅(LNA)5A,5B,・・・,5X、局部発振器(LO)6、移相器7、ミキサ8A,8B、ローパスフィルタ(LPF)9A,9B、およびゲインアンプ10A,10Bを有する。
図1のRF受信フロントエンド部1は、各帯域に対して、フィルタ、LNAがそれぞれ設けられている。
図2は、マルチバンドシステムのRF受信フロントエンド部の第2の構成例を示す図である。
図2のRF受信フロントエンド部1Aは、図1の各バンド(帯域)BNDA〜BNDXに対応した低雑音増幅(LNA)5A,5B,・・・,5Xの代わりに広帯域LNA11を用いてLNAの面積縮小が図られている。また、広帯域LNA11の入力側に帯域(バンド)セレクトスイッチ12が配置されている。
図3は、マルチバンドシステムのRF受信フロントエンド部の第3の構成例を示す図である。
図3のRF受信フロントエンド部1Bは、図2の広帯域LNA11が制御回路13によりLNA特性を可変させている。
図4は、マルチバンドシステムのRF受信フロントエンド部の第4の構成例を示す図である(特許文献1参照)。
図4のRF受信フロントエンド部1Cは、制御スイッチ14、整合回路15、基本アンプ16〜18、バイアス抵抗Rb1,Rb2、劣化インピーダンスZdg、および負荷インピーダンスLd1,Ld2を有する。
RF受信フロントエンド部1Cは、複数帯域の受信信号を1つの入力インピーダンス整合回路15を介して選択的にLNAに供給し、LNAのモードを切り替えて受信を増幅する。
RF受信フロントエンド部の第5の構成例として、帯域ごとに入力端子、入力整合回路をもつことができるものが提案されている(非特許文献1参照)。
特開2006−237711号公報
Z.Li, R.Quintal, and Kenneth K.O.,"Adual-Band CMOS Front-End With Two Gain Modes or Wireless LAN Applications"IEEE JSSC, Nov. 2004.
ところが、上述したマルチバンドシステムの第1〜第5の構成例のRF受信フロントエンド部は次のような不利益を有する。
第1の構成例のRF受信フロントエンド部1は、各帯域に対して、フィルタ,LNAがそれぞれ設けられていることから、回路サイズが大きくなり、このことは通信回路のコストアップの要因になっていた。LNAが帯域の数Nだけ必要となり、LNAの占める回路面積もまたN倍となる。
第2の構成例のRF受信フロントエンド部1Aは、1入力の広帯域LNA11を用いた場合であり、第1の構成例に比べてLNAの面積が小さくなるが、LNA特性を広帯域に実現する必要があり、第1の構成例と同等の性能(NF,利得など)を得ることが難しく、同性能を得たとしても消費電力が大きくなるなどの問題がある。
また、図2に示すように、バンドセレクトスイッチがさらに1つ必要となるため、NFの増加、利得の低下を免れない。
また、図2に示すように、バンドセレクトスイッチがさらに1つ必要となるため、NFの増加、利得の低下を免れない。
第3の構成例のRF受信フロントエンド部1Bは、制御回路13によりLNA特性を可変させる方法を採用しているが、この場合も第1の構成例と同等の性能を得ることは難しく、また、第2の構成例と同様に、帯域(バンド)セレクトスイッチが必要となり、性能の劣化がある。
第4の構成例のRF受信フロントエンド部1Cは、1入力をもっており、また、共通の整合回路(MCK)15、共通のZdg(インピーダンス素子)を持っているため、同様に性能の劣化は免れない。また、帯域(バンド)セレクトスイッチが必要となり、NF、利得の劣化となる。
また、非特許文献1に開示された第5の構成例は、帯域ごとに入力端子、入力整合回路をもつことができることから、第4の構成例に示した制御スイッチ14も不要になる。
しかしながら、いわゆるディジェネレーションインダクタ(Degenration L)が共通であるため、図1の帯域毎に分離したLNAを用いた場合に比べ、特性の劣化は免れない。
しかしながら、いわゆるディジェネレーションインダクタ(Degenration L)が共通であるため、図1の帯域毎に分離したLNAを用いた場合に比べ、特性の劣化は免れない。
本発明は、回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止可能なマルチバンド低雑音増幅器および無線通信装置を提供することにある。
本発明の第1の観点は、複数の帯域の無線信号に対応したマルチバンド低雑音増幅器であって、上記複数の帯域ごとに対応した複数の入力部と、上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、上記増幅部の各増幅素子の第1端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、電源電位と上記増幅部の各増幅素子の第2端子間に配置された負荷回路と、帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、上記デジェネレーション部は、上記複数の増幅素子の第1端子は、それぞれ異なるインダクタと接続可能である。
本発明の第2の観点は、局部発振部による局部発振信号に基づいて主信号に対する所定の処理を行うフロントエンド部を有する無線通信装置であって、上記複数の帯域に対応した入力信号を受けて上記主信号を出力するマルチバンド低雑音増幅器を有し、上記マルチバンド低雑音増幅器は、上記複数の帯域ごとに対応した複数の入力部と、上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、上記増幅部の各増幅素子の第1端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、電源電位と上記増幅部の各増幅素子の第2端子間に配置された負荷回路と、帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、上記デジェネレーション部は、上記複数の増幅素子の第1端子は、それぞれ異なるインダクタと接続可能である。
本発明によれば、バンド(帯域毎)にRF入力である複数の入力部をもっているため、各帯域にあわせて入力整合回路をもつことができる。かつ、デジェネレーションL(Degereration-L)を帯域毎に設定できる。
本発明によれば、回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止できる。
以下、本発明の実施形態を図面に関連付けて説明する。
<第1実施形態>
図5は、本発明の第1の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
図5は、本発明の第1の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
本第1の実施形態に係るマルチバンドLNA100は、図5に示すように、第1帯域(バンド)AのRF信号を入力するための第1の入力端子TI100A、第2バンドBのRF信号を入力するための第2の入力端子TI100B、出力端子TO100、第1の入力端子TI100Aから入力したRF信号の整合処理を行う第1の入力整合回路101、第2の入力端子TI100Bから入力したRF信号の整合処理を行う第2の整合回路102、増幅部103、デジェネレーションL(インダクタ)部104、負荷回路105、およびバイアス制御回路106を有している。
このマルチバンドLNA100では、第1の入力端子TI100Aと第1の入力整合回路101で第1の入力部が構成され、第2の入力端子TI100Bと第2の入力整合回路102で第2の入力部が構成される。
このマルチバンドLNA100では、第1の入力端子TI100Aと第1の入力整合回路101で第1の入力部が構成され、第2の入力端子TI100Bと第2の入力整合回路102で第2の入力部が構成される。
増幅部103は、デジェネレーションL部104および負荷回路105に接続されて、第1の入力整合回路101または第2の入力整合回路102を介したRF信号をゲート(制御端子)に受けて増幅する増幅素子としての電界効果トランジスタ(FET、以下、単にトランジスタという)Q1,Q2を有している。
トランジスタQ1のドレイン(第2端子)とトランジスタQ2のドレイン(第2端子)が接続され、その接続点(接続ノード)ND1が負荷回路105に接続され、この接続ノードND1と負荷回路105の接続点(接続ノード)ND2が出力端子TO100に接続されている。
トランジスタQ1のゲートが第1の入力整合回路101の出力に接続され、ソース(第1端子)がデジェネレーションL部104の一インダクタLaに接続されている。
トランジスタQ2のゲートが第1の入力整合回路102の出力に接続され、ソース(第1端子)がデジェネレーションL部104の他のインダクタLbに接続されている。
トランジスタQ1のゲートが第1の入力整合回路101の出力に接続され、ソース(第1端子)がデジェネレーションL部104の一インダクタLaに接続されている。
トランジスタQ2のゲートが第1の入力整合回路102の出力に接続され、ソース(第1端子)がデジェネレーションL部104の他のインダクタLbに接続されている。
デジェネレーションL部104は素子側インダクタLa,Lb、および基準電位側インダクタLgを有している。
インダクタLaの一端がトランジスタQ1のソースに接続され、インダクタLbの一端がトランジスタQ2のソースに接続され、インダクタLaとLbの他端同士が接続され、その接続点ND3がインダクタLgの一端に接続され、インダクタLgの他端が基準電位、たとえば接地電位GNDに接続されている。
インダクタLaの一端がトランジスタQ1のソースに接続され、インダクタLbの一端がトランジスタQ2のソースに接続され、インダクタLaとLbの他端同士が接続され、その接続点ND3がインダクタLgの一端に接続され、インダクタLgの他端が基準電位、たとえば接地電位GNDに接続されている。
負荷回路105は、電源電位VddとノードND2との間に接続された負荷インピーダンス素子1051、および、バンド(帯域)セレクト信号BSに応じて負荷インピーダンス素子1051の負荷インピーダンスを帯域に応じて可変制御する制御回路1052を有する。
バイアス制御回路106は、トランジスタQ1、Q2に帯域に応じたバイアス電圧を呼供給するバイアス回路1061、および、バンド(帯域)セレクト信号BSに応じてバイアス回路1061のバイアス電圧を帯域に応じて可変制御する制御回路1062を有する。
本第1の実施形態のマルチバンドLNA100は、バンド(帯域毎)にRF入力である第1の入力T端子TI100、第2の入力端子TI100をもっているため、各帯域にあわせて入力整合回路101,102をもつことができる。かつ、デジェネレーションL(Degereration-L)を帯域毎に設定できる。
このことから、帯域毎に性能をあわせこむことができ、図4に示した構成例に比較して高い性能が得られる。
また、負荷回路105は切り替えにより、たとえば一つの素子のみになり、デジェネレーションL(Degereration-L)部104は、インダクタの一部を共通にしているので、第1の構成例および第5の構成例の場合に比べて、小さい面積でインダクタを構成できる。
インダクタ素子は、容量、トランジスタ、抵抗など他の素子に比較してサイズが大きいことから、インダクタ素子の小型化は、回路面積小型化に有用である。
このことから、帯域毎に性能をあわせこむことができ、図4に示した構成例に比較して高い性能が得られる。
また、負荷回路105は切り替えにより、たとえば一つの素子のみになり、デジェネレーションL(Degereration-L)部104は、インダクタの一部を共通にしているので、第1の構成例および第5の構成例の場合に比べて、小さい面積でインダクタを構成できる。
インダクタ素子は、容量、トランジスタ、抵抗など他の素子に比較してサイズが大きいことから、インダクタ素子の小型化は、回路面積小型化に有用である。
以下に、デジェネレーションL(Degereration-L)部104および負荷インピーダンス素子1051の構成例について説明する。
図6は、第1の実施形態に係るマルチバンドLNAにおける、デジェネレーションL(Degereration-L)部104の構成例を示す図である。
この例では、インダクタLa,Lb,Lgはスパイラル状に形成される。
3つのスパイラルインダクタLa,Lb,Lgのパラメータ(巻き数、サイズなど)は、LNAの各帯域の特性に合わせてそれぞれ最適化される。
ここでは、矩形インダクタの例を示している。
また、図6に示すように、インダクタLa,Lb,Lgを配置し、かつインダクタLaとインダクタLbのインダクタの巻き方を同じにし、インダクタLgとは反対の方向にまく。
3つのスパイラルインダクタLa,Lb,Lgのパラメータ(巻き数、サイズなど)は、LNAの各帯域の特性に合わせてそれぞれ最適化される。
ここでは、矩形インダクタの例を示している。
また、図6に示すように、インダクタLa,Lb,Lgを配置し、かつインダクタLaとインダクタLbのインダクタの巻き方を同じにし、インダクタLgとは反対の方向にまく。
図7は、第1の実施形態に係るマルチバンドLNAにおける、デジェネレーションL(Degereration-L)部104の他の構成例を示す図である。
この例では、インダクタLa、Lb、およびLgを同一平面にまいている。
図7に示すように、インダクタLa、Lb、Lgに流れる電流を同じ回転方向にすることで、L値を高めることができ、インダクタのサイズを小型にできる。
また、同一平面に密にインダクタを配線することで、第1および第5の構成例に比べ、さらに小さい面積でインダクタを実現できる。
図7に示すように、インダクタLa、Lb、Lgに流れる電流を同じ回転方向にすることで、L値を高めることができ、インダクタのサイズを小型にできる。
また、同一平面に密にインダクタを配線することで、第1および第5の構成例に比べ、さらに小さい面積でインダクタを実現できる。
図8は、第1の実施形態に係るマルチバンドLNAにおける負荷インピーダンス素子の構成例を示す図である。
この例では、図8に示すように、抵抗R1、容量C1、および、インダクタL1を電源電位Vddと接続ノードND1間に並列に接続し、抵抗R1、容量C1、あるいはさらにインダクタL1を可変にすることで、帯域切り替え、また、帯域切り替えに伴う利得変動を補償するようにする。
また、可変の方法はFET等のスイッチを用いて、離散的に各値を切り替えてもよいし、アナログ的に切り替えてもよい。
また、可変の方法はFET等のスイッチを用いて、離散的に各値を切り替えてもよいし、アナログ的に切り替えてもよい。
<第2実施形態>
図9は、本発明の第2の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
図9は、本発明の第2の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
第2の実施形態に係るマルチバンドLNA100Aは、デジェネレーションL(Degereration-L)部104Aをタップ付インダクタに置き換えた構成を有する。
第1の実施形態と異なる具体的な構成は、デジェネレーションL(Degereration-L)部104Aにおいて、インダクタLbが接続されておらず、トランジスタQ2のソースがインダクタLaとインダクタLgの接続ノードND3に直接的に接続されている点にある。
図10は、第2の実施形態に係るマルチバンドLNAにおける、デジェネレーションL(Degereration-L)部の構成例を示す図である。
この場合、端子BであるトランジスタQ2のソース側はスパイラル状に巻かれずにインダクタを構成しておらず、インダクタLaは矩形状に形成され、接続ノードND3がインダクタLgの一端に接続され、インダクタLgの他端が接地電位GNDに接続されている。
バンド−A入力周波数に比べて、バンド-B入力周波数が低い場合、一般にデジェネレーションL(Degereration-L)部に必要なL値は入力周波数が低いバンド−Aのほうが高くなる場合が多い。
この場合、図10に示すような、タップ付インダクタを使用できる。
この場合、図10に示すような、タップ付インダクタを使用できる。
<第3実施形態>
図11は、本発明の第3の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
図11は、本発明の第3の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
本発明のマルチバンドLNAは、第1および第2の実施形態のように2入力だけではなく、3以上のRF入力数をもつことができる。
本第3の実施形態に係るマルチバンドLNA100Bは、入力数4の場合の構成例を示している。
本第3の実施形態に係るマルチバンドLNA100Bは、入力数4の場合の構成例を示している。
具体的には、第1の実施形態のマルチバンドLNA100の構成に2入力部の構成が加えられている。
すなわち、第1帯域(バンド)AのRF信号を入力するための第1の入力端子TI100A、第2バンドBのRF信号を入力するための第2の入力端子TI100Bに加えて、第3帯域(バンド)CのRF信号を入力するための第3の入力端子TI100C、第4バンドDのRF信号を入力するための第4の入力端子TI100Dが設けられている。
これに対応して、第1の入力端子TI100Aから入力したRF信号の整合処理を行う第1の入力整合回路101、第2の入力端子TI100Bから入力したRF信号の整合処理を行う第2の整合回路102に加えて、第3の入力端子TI100Cから入力したRF信号の整合処理を行う第3の入力整合回路111、第4の入力端子TI100Dから入力したRF信号の整合処理を行う第4の整合回路112が設けられている。
同様に、増幅部においては、トランジスタQ1、Q2に加えて、ゲートに第3の入力整合回路111の出力が印加されるトランジスタQ3、およびゲートに第4の入力整合回路112の出力が印加されるトランジスタQ4が設けられている。
また、デジェネレーションL(Degereration-L)部104Bにおいては、トランジスタQ3のソースと接続ノードND3間に接続されるインダクタLc、およびトランジスタQ4のソースと接続ノードND3間に接続されるインダクタLdが設けられている。
そして、トランジスタQ1〜Q4のドレインが接続ノードND1に共通に接続されている。
すなわち、第1帯域(バンド)AのRF信号を入力するための第1の入力端子TI100A、第2バンドBのRF信号を入力するための第2の入力端子TI100Bに加えて、第3帯域(バンド)CのRF信号を入力するための第3の入力端子TI100C、第4バンドDのRF信号を入力するための第4の入力端子TI100Dが設けられている。
これに対応して、第1の入力端子TI100Aから入力したRF信号の整合処理を行う第1の入力整合回路101、第2の入力端子TI100Bから入力したRF信号の整合処理を行う第2の整合回路102に加えて、第3の入力端子TI100Cから入力したRF信号の整合処理を行う第3の入力整合回路111、第4の入力端子TI100Dから入力したRF信号の整合処理を行う第4の整合回路112が設けられている。
同様に、増幅部においては、トランジスタQ1、Q2に加えて、ゲートに第3の入力整合回路111の出力が印加されるトランジスタQ3、およびゲートに第4の入力整合回路112の出力が印加されるトランジスタQ4が設けられている。
また、デジェネレーションL(Degereration-L)部104Bにおいては、トランジスタQ3のソースと接続ノードND3間に接続されるインダクタLc、およびトランジスタQ4のソースと接続ノードND3間に接続されるインダクタLdが設けられている。
そして、トランジスタQ1〜Q4のドレインが接続ノードND1に共通に接続されている。
本第3の実施形態においても、第1の実施形態と同様の効果を得ることができる。
<第4実施形態>
図12は、本発明の第4の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
図12は、本発明の第4の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
本第4の実施形態に係るマルチバンドLNA100Cが第1の実施形態に係るマルチバンドLNA100と異なる点は、トランジスタQ1とQ2のドレインと接続ノードND2との間にトランジスタQ11,Q12をカスコード接続した点にある。
トランジスタQ11のソースがトランジスタQ1のドレインに接続され、ドレインが接続ノードND2に接続されている。
トランジスタQ12のソースがトランジスタQ2のドレインに接続され、ドレインが接続ノードND2に接続されている。
そして、トランジスタQ11およびQ12は、そのゲートが電源電位Vddに接続されてバイアスされている。
トランジスタQ12のソースがトランジスタQ2のドレインに接続され、ドレインが接続ノードND2に接続されている。
そして、トランジスタQ11およびQ12は、そのゲートが電源電位Vddに接続されてバイアスされている。
このようにカスコード接続を採用することにより、いわゆるミラー効果の影響を抑制することができる。
このカスコード接続は、第2の実施形態等にも適用可能である。
<第5実施形態>
図13は、本発明の第5の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
図13は、本発明の第5の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
本第5の実施形態に係るマルチバンドLNA100Dが第4の実施形態に係るマルチバンドLNA100Cと異なる点は、カスコード用トランジスタをトランジスタQ13で共用するようにしたことにある。
トランジスタQ13にソースが接続ノードND1に接続され、ドレインが接続ノードND2に接続され、ゲートが電源電位Vddに接続されている。
このカスコード接続は、第2の実施形態等にも適用可能である。
<第6実施形態>
図14は、本発明の第6の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
図14は、本発明の第6の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
本第5の実施形態に係るマルチバンドLNA100Eは、第5の実施形態に係るマルチバンドLNA100Dを差動構成とした例である。
具体的には、第1帯域(バンド)Aの正側RF信号を入力するための第1の正入力端子TI100A−1、第1帯域(バンド)Aの負側RF信号を入力するための第1の負入力端子TI100A−2、第2バンドBの正側RF信号を入力するための第2の正入力端子TI100B−1、第2バンドBの負側RF信号を入力するための第2の負入力端子TI100B−1が設けられている。
これに対応して、第1の正入力端子TI100A−1から入力したRF信号の整合処理を行う第1の正入力整合回路101−1、第1の負入力端子TI100A−2から入力したRF信号の整合処理を行う第1の負入力整合回路101−2、第2の正入力端子TI100B−1から入力したRF信号の整合処理を行う第2の正入力整合回路102−1、第2の負入力端子TI100B−2から入力したRF信号の整合処理を行う第2の負入力整合回路102−2が設けられている。
これに対応して、第1の正入力端子TI100A−1から入力したRF信号の整合処理を行う第1の正入力整合回路101−1、第1の負入力端子TI100A−2から入力したRF信号の整合処理を行う第1の負入力整合回路101−2、第2の正入力端子TI100B−1から入力したRF信号の整合処理を行う第2の正入力整合回路102−1、第2の負入力端子TI100B−2から入力したRF信号の整合処理を行う第2の負入力整合回路102−2が設けられている。
同様に、増幅部103EおよびデジェネレーションL(Degereration-L)部104Dにおいては、トランジスタQ1−1のゲートが第1の正入力整合回路101−1の出力に接続され、ソースがインダクタLa−1の一端に接続され、ドレインが接続ノードND1−1に接続されている。
トランジスタQ2−1のゲートが第2の正入力整合回路102−1の出力に接続され、ソースがインダクタLa−1とインダクタLg−1との接続ノードND3−1に接続され、ドレインが接続ノードND1−1に接続されている。
トランジスタQ1−2のゲートが第1の負入力整合回路101−2の出力に接続され、ソースがインダクタLa−2の一端に接続され、ドレインが接続ノードND1−2に接続されている。
トランジスタQ2−2のゲートが第2の負入力整合回路102−2の出力に接続され、ソースがインダクタLa−2とインダクタLg−2との接続ノードND3−2に接続され、ドレインが接続ノードND1−2に接続されている。
また、インダクタLg−1の一端が接続ノードND3−1に接続され、インダクタLg−2の一端が接続ノードND3−2に接続され、インダクタLg−1とLg−2の他端同士が共通に電流源Iを介して接地電位GNDに接続されている。
トランジスタQ2−1のゲートが第2の正入力整合回路102−1の出力に接続され、ソースがインダクタLa−1とインダクタLg−1との接続ノードND3−1に接続され、ドレインが接続ノードND1−1に接続されている。
トランジスタQ1−2のゲートが第1の負入力整合回路101−2の出力に接続され、ソースがインダクタLa−2の一端に接続され、ドレインが接続ノードND1−2に接続されている。
トランジスタQ2−2のゲートが第2の負入力整合回路102−2の出力に接続され、ソースがインダクタLa−2とインダクタLg−2との接続ノードND3−2に接続され、ドレインが接続ノードND1−2に接続されている。
また、インダクタLg−1の一端が接続ノードND3−1に接続され、インダクタLg−2の一端が接続ノードND3−2に接続され、インダクタLg−1とLg−2の他端同士が共通に電流源Iを介して接地電位GNDに接続されている。
また、トランジスタQ13−1のソースが接続ノードND1−1に接続され、ドレインが接続ノードND2−1に接続され、ゲートが電源電位Vddに接続されている。
トランジスタQ13−2のソースが接続ノードND1−2に接続され、ドレインが接続ノードND2−2に接続され、ゲートが電源電位Vddに接続されている。
また、接続ノードND2−1とND2−2にはそれぞれ負荷インピーダンス素子1051−1,1051−2が接続され、接続ノードND2−1が正側出力端子TO100−1に接続され、接続ノードND2−2が負側出力端子TO100−2に接続されている。
トランジスタQ13−2のソースが接続ノードND1−2に接続され、ドレインが接続ノードND2−2に接続され、ゲートが電源電位Vddに接続されている。
また、接続ノードND2−1とND2−2にはそれぞれ負荷インピーダンス素子1051−1,1051−2が接続され、接続ノードND2−1が正側出力端子TO100−1に接続され、接続ノードND2−2が負側出力端子TO100−2に接続されている。
このような差動構成を採用しても第1の実施形態の効果と同様の効果を得ることができ、また、ミラー効果の影響を抑制することができる。
<第7実施形態>
図15は、本発明の第7の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
図15は、本発明の第7の実施形態に係るマルチバンドLNA(低雑音増幅器)の構成を示す回路図である。
本第7の実施形態に係るマルチバンドLNA100Fが第6の実施形態に係るマルチバンドLNA100Eと異なる点は、負荷回路105を複共振負荷インピーダンス回路1053で構成したことにある。
図15に示す複共振負荷インピーダンス回路1053は、電源電位Vddと端子P1との間に直列に接続されたインダクタL11、L12、電源電位Vddと端子P2との間に直列に接続されたインダクタL13、L14、インダクタL11とL12の接続点N11とインダクタL13とL14の接続点N12間に接続されたキャパシタ(容量素子)C11と、インダクタL12と端子P1の接続点N13とインダクタL14と端子P2の接続点N14間に接続されたキャパシタC12により構成されている。
図16は、図15のマルチバンドLNAにおける周波数と負荷インピーダンスとの関係を示す図である。
図16において、横軸が周波数を、縦軸が負荷インピーダンスを示している。
図16において、横軸が周波数を、縦軸が負荷インピーダンスを示している。
図16に示すように、図15のマルチバンドLNA100Fは、2つの帯域(バンド)、具体的には850.0MHz帯と2.150GHz帯にピークを持ち、マルチバンド対応のLNAとして良好に動作することが可能である。
図17は、複共振負荷インピーダンス回路1053のレイアウト例を示す図である。
図17(A)は複共振負荷インピーダンス回路を、図17(B)は第1のレイアウト例を、図17(C)は第2のレイアウト例を示している。
図17(A)は複共振負荷インピーダンス回路を、図17(B)は第1のレイアウト例を、図17(C)は第2のレイアウト例を示している。
第1のレイアウト例および第2のレイアウト例共に、基本的に、インダクタは逆方向に矩形状に巻かれた構成を有し、その間にキャパシタC11、C12が適切な位置に配置されている。
ただし、第2のレイアウト例は、エディカレント(Eddy current)によるインダクタ特性劣化を低減するためにキャパシタC11として十字形キャパシタを用いている。
ただし、第2のレイアウト例は、エディカレント(Eddy current)によるインダクタ特性劣化を低減するためにキャパシタC11として十字形キャパシタを用いている。
なお、差動構成の場合、図14および図15のデジェネレーションL(Degereration-L)部においては、タップ付インダクタを採用しているが、図18(A)に示すように、トランジスタQ2−1,Q2−2に対応したインダクタLb−1,Lb−2を設けた構成も適用することが可能である。
この場合、デジェネレーションL(Degereration-L)部は、第1層配線121、第2層配線122、第3層配線123を用いて形成される。
第2層配線は第1層配線、第3層配線123が交差する箇所に形成される。
各インダクタは矩形状に巻かれているが、この場合、同回転方向の電流を流すように形成することで、磁界を強めあうように構成することができ、高いL値を得ることができる。
この場合、デジェネレーションL(Degereration-L)部は、第1層配線121、第2層配線122、第3層配線123を用いて形成される。
第2層配線は第1層配線、第3層配線123が交差する箇所に形成される。
各インダクタは矩形状に巻かれているが、この場合、同回転方向の電流を流すように形成することで、磁界を強めあうように構成することができ、高いL値を得ることができる。
図19は、本実施形態に係るマルチバンドLNAを採用した無線通信装置としての受信回路のRF受信フロントエンド部の構成例を示す図である。
図19のRF受信フロントエンド部200は、アンテナ201A,201B、アンテナ201,201Bが接続された帯域(バンド)セレクトスイッチ202、帯域(バンド)セレクトスイッチ202でセレクトされる各バンド(帯域)BNDA〜BNDXに対応したバンドパスフィルタ203A,203B,・・・,203X、バンドパスフィルタ203A,203B,・・・,203Xの出力を入力可能で主信号を出力する本実施形態に係るマルチバンドLNA204、局部発振器(LO)205、移相器206、LNA203の出力と局部発振信号LOとをミキシングするミキサ207A,207B、ミキサ207A,207Bの出力をフィルタリングするローパスフィルタ(LPF)208A,208B、および同相成分出力Iと直交成分出力Qを得るゲインアンプ209A,209Bを有する。
なお、帯域(バンド)セレクトスイッチ202およびマルチバンドLNA204は図示しない制御系により制御信号が供給される。
なお、帯域(バンド)セレクトスイッチ202およびマルチバンドLNA204は図示しない制御系により制御信号が供給される。
図19のRF受信フロントエンド部100は、マルチバンドLNA204として本実施形態に係るマルチバンドLNAを適用していることから、帯域(バンド)セレクトスイッチが不要である。その結果、回路面積の縮小とNF、利得の劣化を防止することができる。
100,100A〜100F・・・マルチバンドLNA(低雑音増幅器)、101・・・第1の入力整合回路、101−1・・・第1の正入力整合回路、101−2・・・第1の負入力整合回路、102・・・第2の入力整合回路、102−1・・・第2の正入力整合回路、102−2・・・第2の負入力整合回路、103・・・増幅部、Q1〜Q4、Q1−1,Q1−2、Q2−1,Q2−2・・・増幅素子としてのトランジスタ、104,104A〜104F・・・デジェネレーションL(Degereration-L)部、La,La−1、La−2、Lb,Lb−1,Lb−2,Lg,Lg−1,Lg−2・・・インダクタ、105・・・増幅回路、106・・・バイアス制御回路、200・・・RF受信フロントエンド部、201A,201B・・・アンテナ、202・・・帯域(バンド)セレクトスイッチ、203A〜203X・・・バンドパスフィルタ、204・・・マルチバンドLNA、205・・・局部発振器(LO)、206・・・移相器、207A,207B・・・ミキサ、208A,208B・・・ローパスフィルタ(LPF)、209A,209B・・・ゲインアンプ。
Claims (12)
- 複数の帯域の無線信号に対応したマルチバンド低雑音増幅器であって、
上記複数の帯域ごとに対応した複数の入力部と、
上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、
上記増幅部の各増幅素子の第1端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、
電源電位と上記増幅部の各増幅素子の第2端子間に配置された負荷回路と、
帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、
上記デジェネレーション部は、
上記複数の増幅素子の第1端子は、それぞれ異なるインダクタと接続可能である
マルチバンド低雑音増幅器。 - 上記デジェネレーション部は、
ノードと基準電位間に接続される基準電位側インダクタと、
ノードと上記増幅素子の第1端子間に接続される素子側インダクタと、を含む
請求項1記載のマルチバンド低雑音増幅器。 - 上記基準電位側インダクタと上記素子側インダクタはスパイラル状に巻きまわされて形成され、
上記基準電位側インダクタと上記素子側インダクタの巻き方向が逆である
請求項2記載のマルチバンド低雑音増幅器。 - 上記基準電位側インダクタと上記素子側インダクタは、各インダクタに流れる電流が同じ回転方向となるように、同一平面上でスパイラル状に巻きまわされて形成されている
請求項2記載のマルチバンド低雑音増幅器。 - 上記複数の増幅素子には、上記素子側インダクタに接続された増幅素子と、上記ノードに直接接続された増幅素子とを含む
請求項2記載のマルチバンド低雑音増幅器。 - 上記増幅素子は電界効果トランジスタにより形成され、制御端子としてのゲートが対応する入力部に接続され、第1の端子としてのソースが上記デジェネレーション部に接続され、第2の端子としてのドレインが上記負荷回路側に接続されている
請求項1から5のいずれか一に記載のマルチバンド低雑音増幅器。 - 上記増幅素子としての電界効果トランジスタのドレインと上記負荷回路側との間にカスコード接続された電界効果トランジスタを有する
請求項6記載のマルチバンド低雑音増幅器。 - 上記増幅部は、上記増幅素子の差動構成を有する
請求項1から7のいずれか一に記載のマルチバンド低雑音増幅器。 - 上記負荷回路は、
帯域セレクト信号に応じて負荷インピーダンスが制御される
請求項1から8のいずれか一に記載のマルチバンド低雑音増幅器。 - 上記負荷回路は、
複共振負荷インピーダンス回路を有する
請求項8記載のマルチバンド低雑音増幅器。 - 上記複数の入力部は、入力整合回路を含む
請求項1から10のいずれか一に記載のマルチバンド低雑音増幅器。 - 局部発振部による局部発振信号に基づいて主信号に対する所定の処理を行うフロントエンド部を有する無線通信装置であって、
上記複数の帯域に対応した入力信号を受けて上記主信号を出力するマルチバンド低雑音増幅器を有し、
上記マルチバンド低雑音増幅器は、
上記複数の帯域ごとに対応した複数の入力部と、
上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、
上記増幅部の各増幅素子の第1端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、
電源電位と上記増幅部の各増幅素子の第2端子間に配置された負荷回路と、
帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、
上記デジェネレーション部は、
上記複数の増幅素子の第1端子は、それぞれ異なるインダクタと接続可能である
無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171690A JP2009010826A (ja) | 2007-06-29 | 2007-06-29 | マルチバンド低雑音増幅器および無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171690A JP2009010826A (ja) | 2007-06-29 | 2007-06-29 | マルチバンド低雑音増幅器および無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009010826A true JP2009010826A (ja) | 2009-01-15 |
Family
ID=40325423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007171690A Pending JP2009010826A (ja) | 2007-06-29 | 2007-06-29 | マルチバンド低雑音増幅器および無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009010826A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8008973B2 (en) | 2009-09-18 | 2011-08-30 | Kabushiki Kaisha Toshiba | Amplifier for amplifying a high-frequency signal |
JP2012527191A (ja) * | 2009-05-13 | 2012-11-01 | クゥアルコム・インコーポレイテッド | 切り替え可能な入力ペア演算増幅器 |
WO2013081197A1 (ko) * | 2011-11-28 | 2013-06-06 | (주)인텔리안테크놀로지스 | Pll을 이용한 다중 대역 lo 선택이 가능한 광대역 lnb |
JP5463580B2 (ja) * | 2010-09-17 | 2014-04-09 | 日本電信電話株式会社 | インダクタ |
JP2014522216A (ja) * | 2011-08-16 | 2014-08-28 | クゥアルコム・インコーポレイテッド | 合成出力をもつ低雑音増幅器 |
CN104716908A (zh) * | 2013-12-12 | 2015-06-17 | 株式会社村田制作所 | 功率放大模块 |
JP2015531563A (ja) * | 2012-09-11 | 2015-11-02 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 受信機アーキテクチャ |
JP2015534420A (ja) * | 2012-11-14 | 2015-11-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 全帯域増幅器 |
JP2016149747A (ja) * | 2015-02-15 | 2016-08-18 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 共有化ベース共通バイアスを有する電力増幅システム |
KR20160109931A (ko) | 2015-03-13 | 2016-09-21 | 삼성전기주식회사 | 저잡음 증폭 회로 |
JP2017017675A (ja) * | 2015-07-02 | 2017-01-19 | 株式会社村田製作所 | 増幅回路 |
US10033332B2 (en) | 2016-09-05 | 2018-07-24 | Kabushiki Kaisha Toshiba | High-frequency semiconductor amplifier circuit |
US10181829B2 (en) | 2015-07-02 | 2019-01-15 | Murata Manufacturing Co., Ltd. | Amplification circuit |
WO2019221175A1 (ja) * | 2018-05-17 | 2019-11-21 | 株式会社村田製作所 | 増幅回路 |
US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
CN117394875A (zh) * | 2023-12-11 | 2024-01-12 | 芯迈微半导体(上海)有限公司 | 一种多频段接收机的多混频器电路 |
-
2007
- 2007-06-29 JP JP2007171690A patent/JP2009010826A/ja active Pending
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012527191A (ja) * | 2009-05-13 | 2012-11-01 | クゥアルコム・インコーポレイテッド | 切り替え可能な入力ペア演算増幅器 |
US8008973B2 (en) | 2009-09-18 | 2011-08-30 | Kabushiki Kaisha Toshiba | Amplifier for amplifying a high-frequency signal |
US9082543B2 (en) | 2010-09-17 | 2015-07-14 | Nippon Telegraph And Telephone Corporation | Inductor |
JP5463580B2 (ja) * | 2010-09-17 | 2014-04-09 | 日本電信電話株式会社 | インダクタ |
US12081243B2 (en) | 2011-08-16 | 2024-09-03 | Qualcomm Incorporated | Low noise amplifiers with combined outputs |
JP2014522216A (ja) * | 2011-08-16 | 2014-08-28 | クゥアルコム・インコーポレイテッド | 合成出力をもつ低雑音増幅器 |
WO2013081197A1 (ko) * | 2011-11-28 | 2013-06-06 | (주)인텔리안테크놀로지스 | Pll을 이용한 다중 대역 lo 선택이 가능한 광대역 lnb |
JP2015531563A (ja) * | 2012-09-11 | 2015-11-02 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 受信機アーキテクチャ |
JP2015534420A (ja) * | 2012-11-14 | 2015-11-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 全帯域増幅器 |
CN104716908A (zh) * | 2013-12-12 | 2015-06-17 | 株式会社村田制作所 | 功率放大模块 |
JP2015115835A (ja) * | 2013-12-12 | 2015-06-22 | 株式会社村田製作所 | 電力増幅モジュール |
US9374040B2 (en) | 2013-12-12 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Power amplifying module |
JP2016149747A (ja) * | 2015-02-15 | 2016-08-18 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 共有化ベース共通バイアスを有する電力増幅システム |
US10340862B2 (en) | 2015-02-15 | 2019-07-02 | Skyworks Solutions, Inc. | Methods for power amplification with shared common base biasing |
CN109088609B (zh) * | 2015-02-15 | 2022-01-04 | 天工方案公司 | 利用共享的共基极偏置的功率放大方法 |
US10917056B2 (en) | 2015-02-15 | 2021-02-09 | Skyworks Solutions, Inc. | Devices and methods for power amplification with shared common base biasing |
CN109088609A (zh) * | 2015-02-15 | 2018-12-25 | 天工方案公司 | 利用共享的共基极偏置的功率放大方法 |
US9899968B2 (en) | 2015-03-13 | 2018-02-20 | Samsung Electro-Mechanics Co., Ltd. | Low noise amplifier circuit |
KR102163047B1 (ko) * | 2015-03-13 | 2020-10-08 | 삼성전기주식회사 | 저잡음 증폭 회로 |
KR20160109931A (ko) | 2015-03-13 | 2016-09-21 | 삼성전기주식회사 | 저잡음 증폭 회로 |
US10181829B2 (en) | 2015-07-02 | 2019-01-15 | Murata Manufacturing Co., Ltd. | Amplification circuit |
JP2017017675A (ja) * | 2015-07-02 | 2017-01-19 | 株式会社村田製作所 | 増幅回路 |
US10250193B2 (en) | 2016-09-05 | 2019-04-02 | Kabushiki Kaisha Toshiba | High-frequency semiconductor amplifier circuit |
US10033332B2 (en) | 2016-09-05 | 2018-07-24 | Kabushiki Kaisha Toshiba | High-frequency semiconductor amplifier circuit |
US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
WO2019221175A1 (ja) * | 2018-05-17 | 2019-11-21 | 株式会社村田製作所 | 増幅回路 |
US11342891B2 (en) | 2018-05-17 | 2022-05-24 | Murata Manufacturing Co., Ltd. | Amplifier circuit |
CN117394875A (zh) * | 2023-12-11 | 2024-01-12 | 芯迈微半导体(上海)有限公司 | 一种多频段接收机的多混频器电路 |
CN117394875B (zh) * | 2023-12-11 | 2024-03-08 | 芯迈微半导体(上海)有限公司 | 一种多频段接收机的多混频器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009010826A (ja) | マルチバンド低雑音増幅器および無線通信装置 | |
US10205438B2 (en) | Adjustable low-pass filter in a compact low-power receiver | |
US9219452B2 (en) | Dual mode receiver with RF splitter using programmable passive components | |
US7352241B2 (en) | Variable gain amplifier | |
US20070159247A1 (en) | CMOS amplifier of filter for ultra wideband application and method of the same | |
US7940122B2 (en) | Amplifier circuit and communication device | |
US20100201457A1 (en) | Hybrid balun apparatus | |
US20070001768A1 (en) | Broadband low noise amplifier and RF signal amplification method of the same | |
US8432217B2 (en) | Amplifier | |
JP5704051B2 (ja) | 増幅回路 | |
GB2493045A (en) | A receiver amplifier configurable for common-gate or inductively-degenerated operation | |
JP2015226313A (ja) | スイッチ回路付き利得可変型増幅器 | |
WO2024055761A1 (zh) | 多频段低噪声放大器及通信设备 | |
KR20180132927A (ko) | 증폭기 | |
JP2009005092A (ja) | 利得可変型低雑音増幅器 | |
JP5109895B2 (ja) | 増幅回路及び受信装置 | |
JP2020198567A (ja) | 低ノイズアンプ回路 | |
WO2019221175A1 (ja) | 増幅回路 | |
US9160285B2 (en) | Signal amplifier having inverted topology | |
US7860468B2 (en) | Programmable variable gain amplifier and RF receiver including the same | |
JP6416020B2 (ja) | 能動負荷回路及び半導体集積回路 | |
KR20080111954A (ko) | 다중 밴드 저잡음 증폭기 | |
US10411658B2 (en) | Semiconductor device | |
KR20110060735A (ko) | 고주파 변압기를 이용한 다중 대역 전력증폭기 | |
WO2015019525A1 (ja) | カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム |