JP2015534420A

JP2015534420A - 全帯域増幅器

Info

Publication number: JP2015534420A
Application number: JP2015542025A
Authority: JP
Inventors: タシック、アレクサンダー・ミオドラグ; デビルワラ、アノッシュ・ボミ; ナラソング、チューチャーン; バン・ザリンジ、クラス
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2012-11-14
Filing date: 2013-11-12
Publication date: 2015-11-26
Also published as: KR20150084908A; WO2014078333A2; US9603187B2; EP2920879A2; EP4164123A3; CN104798299A; WO2014078333A3; CN104798299B; EP4164123A2; EP2920879B1; US20140134960A1

Abstract

複数の帯域グループをサポートする全帯域増幅器が開示される。典型的な設計では、装置（例えば、ワイヤレスデバイス、集積回路等）は、複数の帯域グループのための複数のカスコードトランジスタおよび少なくとも１つの利得トランジスタを含む。各帯域グループは、複数の帯域をカバーする。（複数を含む）利得トランジスタは、入力無線周波数（ＲＦ）信号を受信する。カスコードトランジスタは、（複数を含む）利得トランジスタに結合され、複数の帯域グループのうちの１つのための出力ＲＦ信号を供給する。典型的な設計では、（複数を含む）利得トランジスタは、複数の帯域グループのために複数の利得トランジスタを含む。１つの利得トランジスタおよび１つのカスコードトランジスタは、入力ＲＦ信号を増幅し、選択された帯域グループのための出力ＲＦ信号を供給することが可能にされる。利得トランジスタは、単一のソースデジェネレーションインダクタの異なるタップに、または異なるソースデジェネレーションインダクタに結合されうる。

Description

[0001] 本開示は、一般に、エレクトロニクスに関し、より具体的には、増幅器に関する。

[0002] ワイヤレス通信システムにおけるワイヤレスデバイス（例えば、セルラ電話またはスマートフォン）は、双方向通信のためにデータを送信および受信しうる。ワイヤレスデバイスは、データ送信用の送信機と、データ受信用の受信機とを含みうる。データ送信の場合、送信機は、変調されたＲＦ信号を取得するために、無線周波数（ＲＦ）キャリア信号をデータで変調し、適正な出力電力レベルを有する増幅されたＲＦ信号を取得するために、変調されたＲＦ信号を増幅し、アンテナを介して増幅されたＲＦ信号を基地局に送信しうる。データ受信のために、受信機は、アンテナを介して受信されたＲＦ信号を取得することがあり、基地局によって送られたデータを復元するために、受信されたＲＦ信号を増幅および処理することがある。

[0003] ワイヤレスデバイスは、広い周波数範囲にわたって動作をサポートしうる。ワイヤレスデバイスは、多くの（a number of）増幅器を含むことがあり、各増幅器は、ワイヤレスデバイスによってサポートされる広い周波数範囲の一部分にわたって動作するように設計される。できるだけ少ない増幅器で広い周波数範囲にわたって動作をサポートすることが望ましい。

[0004] 図１は、ワイヤレスシステムと通信するワイヤレスデバイスを示す。 [0005] 図２は、３つの典型的な帯域グループを示す。 [0006] 図３は、図１におけるワイヤレスデバイスのブロック図を示す。 [0007] 図４Ａは、共有されたソースデジェネレーション（degeneration）インダクタを有する全帯域低雑音増幅器（ＬＮＡ）を示す。図４Ｂは、共有されたソースデジェネレーションインダクタを有する全帯域低雑音増幅器（ＬＮＡ）を示す。図４Ｃは、共有されたソースデジェネレーションインダクタを有する全帯域低雑音増幅器（ＬＮＡ）を示す。図４Ｄは、共有されたソースデジェネレーションインダクタを有する全帯域低雑音増幅器（ＬＮＡ）を示す。 [0008] 図５は、別個のソースデジェネレーションインダクタを有する全帯域ＬＮＡを示す。 [0009] 図６は、ソースデジェネレーションインダクタを有さない全帯域ＬＮＡを示す。 [0010] 図７は、共有されたソースデジェネレーションインダクタおよびフィードバックを有する全帯域ＬＮＡを示す。 [0011] 図８は、調節可能な整合回路（tunable matching circuit）を有する全帯域ＬＮＡを示す。 [0012] 図９Ａは、調節可能な整合回路の６つの典型的な設計のうちの１つを示す。図９Ｂは、調節可能な整合回路の６つの典型的な設計のうちの１つを示す。図９Ｃは、調節可能な整合回路の６つの典型的な設計のうちの１つを示す。図９Ｄは、調節可能な整合回路の６つの典型的な設計のうちの１つを示す。図９Ｅは、調節可能な整合回路の６つの典型的な設計のうちの１つを示す。図９Ｆは、調節可能な整合回路の６つの典型的な設計のうちの１つを示す。 [0013] 図１０は、３つの帯域グループごとの３つの変圧器（transformers）の上面図を示す。 [0014] 図１１は、信号増幅を実行するためのプロセスを示す。

詳細な説明

[0015] 以下に記載される詳細な説明は、本開示の典型的な設計の説明として意図され、本開示が実現されうる唯一の設計を表すようには意図されない。ここで、「典型的な（exemplary）」という用語は、「例として、事例として、あるいは実例として機能すること」を意味するために、使用される。「典型的な」ものとして、ここで説明するいずれの設計も、他の設計と比較して、必ずしも、好ましいまたは効果的なものと解釈されるべきものではない。詳細な説明は、本開示の典型的な設計の完全な理解を提供することを目的とした特定の詳細を含む。ここで説明される典型的な設計は、これらの特定の詳細なしで実現されうることが当業者に明らかになるであろう。いくつかの事例では、周知の構造およびデバイスが、ここで提示される例示的な設計の新規性を曖昧にすることを避けるために、ブロック図の形式で示される。

[0016] 複数の帯域グループをカバーしている広い周波数範囲をサポートする全帯域増幅器がここに開示される。全帯域増幅器はまた、ユニバーサル増幅器（universal amplifiers）等と称されうる。全帯域増幅器は、ワイヤレス通信デバイスなどの様々なタイプの電子デバイスのために使用されうる。

[0017] 図１は、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す。ワイヤレスシステム１２０は、ロングタームエボリューション（ＬＴＥ）システム、符号分割多元接続（ＣＤＭＡ）システム、ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅＣｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））ｓｙｓｔｅｍ、無線ローカルエリアネットワーク（ＷＬＡＮ）システム、または他の何らかのワイヤレスシステムでありうる。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ１Ｘ、エボリューションデータ最適化（ＥＶＤＯ）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、または他の何らかのバージョンのＣＤＭＡをインプリメントしうる。簡単にするために、図１は、２つの基地局１３０および１３２、および１つのシステムコントローラ１４０を含むワイヤレスシステム１２０を示す。一般的に、ワイヤレスシステムは、任意の数の基地局と、任意のセットのネットワークエンティティを含みうる。

[0018] ワイヤレスデバイス１１０はまた、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局等と称されうる。ワイヤレスデバイス１１０は、セルラ電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、無線ローカルループ（ＷＬＬ）局、ブルートゥース（登録商標）デバイス等でありうる。ワイヤレスデバイス１１０は、ワイヤレスシステム１２０と通信しうる。ワイヤレスデバイス１１０はまた、ブロードキャスト局（例えば、ブロードキャスト局１３４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ）における衛星（例えば、衛星１５０）からの信号等を受信しうる。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ１Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１等のようなワイヤレス通信のための１つまたは複数の無線技術をサポートしうる。

[0019] 図２は、ワイヤレスデバイス１１０によってサポートされうる、３つの典型的な帯域グループを示す。ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）よりも低い周波数をカバーする低帯域（ＬＢ）、１０００ＭＨｚから２３００ＭＨｚの周波数をカバーする中間帯域（ＭＢ：mid-band）、および／または２３００ＭＨｚよりも高い周波数をカバーする高帯域（ＨＢ）、において動作することが可能でありうる。例えば、図２に示されるように、低帯域は、６９８から９６０ＭＨｚをカバーすることがあり、中間帯域は、１４７５から２１７０ＭＨｚをカバーすることがあり、高帯域は、２３００から２６９０ＭＨｚおよび３４００から３８００ＭＨｚをカバーすることがある。低帯域、中間帯域、および高帯域は、帯域の３つのグループ（または帯域グループ）を指し、各帯域グループは、多くの周波数帯域（または簡潔に、「帯域」）を含む。各帯域は、２００ＭＨｚまでカバーしうる。ＬＴＥリリース１１は、３５個の帯域をサポートし、これはＬＴＥ/ＵＭＴＳ帯域と称され、３ＧＰＰＴＳ３６．１０１において載せられている。

[0020] 一般的に、任意の数の帯域グループが定義づけられうる。各帯域グループは、周波数の任意の範囲をカバーすることがあり、これは、図２において示された周波数範囲の何れとも整合しないこともあり、することもある。各帯域グループはまた、任意の数の帯域を含みうる。

[0021] 図３は、図１におけるワイヤレスデバイス１１０の典型的な設計のブロック図を示す。この典型的な設計では、ワイヤレスデバイス１１０は、１次アンテナ３１０に結合されたトランシーバ３２０、２次アンテナ３１２に結合されたトランシーバ３２２、およびデータプロセッサ／コントローラ３８０を含む。トランシーバ３２０は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション等をサポートするために、複数（Ｋ個）の受信機３３０ｐａから３３０ｐｋおよび複数（Ｋ個）の送信機３５０ｐａから３５０ｐｋを含む。トランシーバ３２２は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、受信ダイバーシチ、複数の送信アンテナから複数の受信アンテナへの多入力多出力（ＭＩＭＯ）送信等をサポートするために、Ｌ個の受信機３３０ｓａから３３０ｓｌおよびＬ個の送信機３５０ｓａから３５０ｓｌを含む。

[0022] 図３において示される典型的な設計では、各受信機３３０は、ＬＮＡ３４０および受信回路３４２を含む。データ受信のために、アンテナ３１０は、基地局および／または他の送信局から信号を受信し、受信されたＲＦ信号を供給し、それはアンテナインターフェース（antenna interface）回路３２４を通してルーティングされ（routed）、選択された受信機に入力ＲＦ信号として提示される。アンテナインタ−フェース回路３２４は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路等を含みうる。以下の説明は、受信機３３０ｐａが選択された受信機であると仮定する。受信機３３０ｐａ内で、ＬＮＡ３４０ｐａは、入力ＲＦ信号を増幅し、出力ＲＦ信号を供給する。受信回路３４２ｐａは、ＲＦからベースバンドへ出力ＲＦ信号をダウンコンバートし、ダウンコンバートされた信号を増幅およびフィルタし、アナログ入力信号をデータプロセッサ３８０へ供給する。受信回路３４２ｐａは、ミキサ、フィルタ、増幅器、整合回路、発振器、ローカル発振器（ＬＯ）ジェネレータ、位相同期ループ（ＰＬＬ：phase locked loop）等を含みうる。トランシーバ３２０および３２２における各残りの受信機３３０は、受信機３３０ｐａと同様の方法で動作しうる。

[0023] 図３において示される典型的な設計では、各送信機３５０は、送信回路３５２および電力増幅器（ＰＡ）３５４を含む。データ送信のために、データプロセッサ３８０は、送信されるべきデータを処理（例えば、符号化および変調）し、選択された送信機へアナログ出力信号を供給する。以下の説明は、送信機３５０ｐａが選択された送信機であると仮定する。送信機３５０ｐａ内では、送信回路３５２ｐａが、アナログ出力信号をベースバンドからＲＦに増幅、フィルタ、およびアップコンバートして、変調されたＲＦ信号を供給する。送信回路３５２ｐａは、増幅器、フィルタ、ミキサ、整合回路、発振器、ＬＯジェネレータ、ＰＬＬ等を含みうる。ＰＡ３５４ｐａは、変調されたＲＦ信号を受信および増幅して、適正な出力電力レベルを有する送信ＲＦ信号を供給する。送信ＲＦ信号は、アンテナインターフェース回路３２４を通してルーティングされ、アンテナ３１０を介して送信される。トランシーバ３２０および３２２における各残りの送信機３５０は、送信機３５０ｐａと同様の方法で動作しうる。

[0024] 図３は、受信機３３０および送信機３５０の典型的な設計を示す。受信機および送信機はまた、図３において示されない、フィルタ、整合回路等のような他の回路を含みうる。トランシーバ３２０および３２２の全てまたは一部は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦＩＣ（ＲＦＩＣ）、混合信号ＩＣ（mixed-signal ICs）等上でインプリメントされうる。例えば、ＬＮＡ３４０および受信回路３４２は、１つのモジュール上でインプリメントされることがあり、それはＲＦＩＣ等でありうる。トランシーバ３２０および３２２における回路はまた、他の方法でインプリメントされうる。

[0025] データプロセッサ／コントローラ３８０は、ワイヤレスデバイス１１０のための様々な機能を実行しうる。例えば、データプロセッサ３８０は、受信機３３０を介して受信されているデータおよび送信機３５０を介して送信されているデータについて処理を実行しうる。コントローラ３８０は、トランシーバ３２０および３２２内の様々な回路の動作を制御しうる。メモリ３８２は、データプロセッサ／コントローラ３８０のためのプログラムコードおよびデータを格納しうる。データプロセッサ／コントローラ３８０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上でインプリメントされうる。

[0026] ワイヤレスデバイス１１０は、複数の帯域グループ、複数の無線技術、および／または複数のアンテナをサポートしうる。ワイヤレスデバイス１１０は、複数の帯域グループ、複数の無線技術、および／または複数のアンテナを介する受信をサポートするために、多くのＬＮＡを含みうる。

[0027] 本開示の態様において、全帯域ＬＮＡは、複数の帯域グループを介する受信をサポートするために使用されうる。全帯域ＬＮＡは、複数の帯域グループをサポートするＬＮＡであり、（ｉ）全てのサポートされる帯域グループのための単一の入力、および（ｉｉ）例えば、各帯域グループのための１つの出力というような、複数の帯域グループのための複数の出力を有する。全帯域ＬＮＡは、その入力において入力ＲＦ信号を受信することがあり、その複数の出力のうちの１つにおいて出力ＲＦ信号を供給することがある。全帯域ＬＮＡは、複数の帯域グループをカバーし、同じ帯域グループにおける複数の帯域をカバーするマルチバンドＬＮＡとは異なる。

[0028] 全帯域ＬＮＡは、様々な回路設計でインプリメントされうる。全帯域ＬＮＡのいくつかの典型的な設計が以下に説明される。全帯域ＬＮＡはまた、様々なタイプのトランジスタでインプリメントされうる。Ｎ型金属酸化膜半導体（ＮＭＯＳ： N-channel metal oxide semiconductor）トランジスタでインプリメントされる全帯域ＬＮＡのいくつかの典型的な設計が以下に説明される。

[0029] 図４Ａは、共有されるソースデジェネレーションインダクタを有する全帯域ＬＮＡ４４０の典型的な設計の概略図を示す。全帯域ＬＮＡ４４０は、図３におけるＬＮＡ３４０のうちの任意の１つのために使用されうる。図４Ａにおいて示される典型的な設計では、全帯域ＬＮＡ４４０は、低帯域、中間帯域、高帯域の３つの帯域グループそれぞれのための３つの増幅回路４５０ａ、４５０ｂおよび４５０ｃを含む。

[0030] 図４Ａにおいて示される典型的な設計では、各増幅回路４５０は、カスコードトランジスタ４５６に、また、マルチタップ（multi-tap）ソースデジェネレーションインダクタ４５２にも結合された利得トランジスタ４５４を含む。低帯域のための増幅回路４５０a内で、利得トランジスタ４５４aは、そのゲートに入力ＲＦ信号（ＲＦｉｎ）を受信させ、そのソースをマルチタップインダクタ４５２の一端に結合させる。マルチタップインダクタ４５２は、４つのタップＡ、Ｂ、ＣおよびＤを有し、タップＡおよびＤは、インダクタ４５２の２つの末端に対応する。インダクタ４５２は、利得トランジスタ４５４ａのソースに結合されたタップＡおよび回路接地に結合されたタップＤを有する。カスコードトランジスタ４５６ａは、そのソースを利得トランジスタ４５４ａのドレインに結合させ、そのゲートに低帯域のための第１のイネーブル制御信号（enable control signal）（Venb１）を受信させ、そのドレインを増幅回路４５０ａの出力に結合させる。

[0031] 中間帯域のための増幅回路４５０ｂは、利得トランジスタ４５４ｂおよびカスコードトランジスタ４５６ｂを含み、それらは低帯域のための増幅回路４５０ａにおけるカスコードトランジスタ４５６ａおよび利得トランジスタ４５４ａと同様の方法で結合される。高帯域のための増幅回路４５０ｃは、利得トランジスタ４５４ｃおよびカスコードトランジスタ４５６ｃを含み、それらもまた、低帯域のための増幅回路４５０ａにおけるカスコードトランジスタ４５６ａおよび利得トランジスタ４５４ａと同様の方法で結合される。中間帯域のための利得トランジスタ４５４ｂのソースは、マルチタップインダクタ４５２のタップＢに結合され、高帯域のための利得トランジスタ４５４ｃのソースはマルチタップインダクタ４５２のタップＣに結合される。利得トランジスタ４５４ａから４５４ｃおよびカスコードトランジスタ４５６ａから４５６ｃは、図４Ａにおいて示されるようにＮＭＯＳトランジスタで、または他のタイプのトランジスタで、インプリメントされうる。

[0032] インダクタ４５２は、３つすべての利得トランジスタ４５４ａ、４５４ｂおよび４５４ｃのためのソースデジェネレーションインダクタとしての役割を果たし、それらは、インダクタ４５２の異なるタップにおけるそれらの接続のために、徐々に小さくなるソースインダクタンスを観察（observe）する。特に、高帯域のための利得トランジスタ４５４ｃは、タップＣに結合され、それは回路接地に最も近く、したがって最も小さいソースデジェネレーションインダクタンスを観察する。中間帯域のための利得トランジスタ４５４ｂは、より高いタップＢに結合され、したがって、より大きなソースデジェネレーションインダクタンスを観察する。低帯域のための利得トランジスタ４５４ａは、タップＡにおけるインダクタ４５２のトップエンド（top end）に結合され、したがって最も大きいソースデジェネレーションインダクタンスを観察する。

[0033] 図４Ａにおいて示される典型的な設計では、様々なキャパシタ４５８は、利得トランジスタ４５４ａのソースおよびゲートにわたって存在しうる。キャパシタ４５８は、利得トランジスタ４５４ａ、４５４ｂおよび４５４ｃの寄生キャパシタンス（parasitic capacitance）を含みうる。キャパシタ４５８はまた、切り替え可能なキャパシタのバンクを含むことがあり、それは利得トランジスタ４５４ａのソースとゲートとの間で結合されることがあり、全帯域ＬＮＡ４４０の入力インピーダンスを微調整（fine-tune）するために使用されることがある。各切り替え可能なキャパシタは、スイッチと直列に結合されたキャパシタでインプリメントされうる。バンクにおけるキャパシタは、全帯域ＬＮＡ４４０のための優良な入力整合（good input matching）を取得するために選択されうる。

[0034] 増幅回路４５０ａ、４５０ｂおよび４５０ｃは、それぞれ３つの負荷回路４７０ａ、４７０ｂおよび４７０ｃに結合される。図４Ａにおいて示される典型的な設計では、各負荷回路４７０は、１次コイル４７４および２次コイル４７６を備える変圧器４７２を含む。コイルはまた、インダクタコイル、巻線（winding）、コンダクタ等とも称されうる。低帯域のための負荷回路４７０ａ内では、変圧器４７２ａは（i）増幅回路４５０ａの出力と電源（ＶＤＤ）との間で結合される１次コイル４７４ａおよび（ii）低帯域のためのダウンコンバータ（図４Ａに図示せず）に第１の差動増幅ＲＦ信号（ＲＦamp１）を供給する２次コイル４７６ａを含む。中間帯域のための負荷回路４７０ｂは、（i）増幅回路４５０ｂの出力とＶＤＤ電源との間で結合される１次コイル４７４ｂおよび（ii）中間帯域のためのダウンコンバータ（図４Ａに図示せず）に第２の差動増幅ＲＦ信号（ＲＦamp２）を供給する２次コイル４７６ｂを有する変圧器４７２ｂを含む。高帯域のための負荷回路４７０ｃは、（i）増幅回路４５０ｃの出力とＶＤＤ電源との間で結合される１次コイル４７４ｃおよび（ii）高帯域のためのダウンコンバータ（図４Ａに図示せず）に第３の差動増幅ＲＦ信号（ＲＦamp３）を供給する２次コイル４７６ｃを有する変圧器４７２ｃを含む。変圧器４７２ａ、４７２ｂおよび４７２ｃは、カスコードトランジスタ４５６ａ、４５６ｂ、および４５６ｃそれぞれのドレインに結合される。変圧器４７２ａ、４７２ｂおよび４７２ｃは、低帯域、中間帯域、および高帯域それぞれのために優良なパフォーマンスを提供するように設計されうる。

[0035] １つの典型的な設計では、各負荷回路４７０は、別個のダウンコンバータに結合されうる。別の典型的な設計では、複数の負荷回路４７０は、スイッチを介して共有されるダウンコンバータに結合されうる。スイッチは、任意の所与の瞬間において共有されるダウンコンバータに１つの負荷回路から増幅されたＲＦ信号を通過するように制御されうる。両方の典型的な設計のために、各ダウンコンバータは、ＲＦからベースバンドまたは中間周波数（ＩＦ：intermediate frequency）の何れかに増幅されたＲＦ信号の直交ダウンコンバージョンを実行するために、２つのミキサを含みうる。

[0036] 負荷回路４７０はまた、他の方法でもインプリメントされうる。別の典型的な設計では、負荷回路は、増幅回路の出力とＶＤＤ電源との間で結合される可能性のあるキャパシタおよびインダクタを含みうる。さらに別の典型的な設計では、負荷回路は、そのソースをＶＤＤ電源に結合させ、そのドレインをカスコードトランジスタ４５６のドレインに結合させるＰ型金属酸化膜半導体（ＰＭＯＳ：P-channel metal oxide semiconductor）トランジスタを含みうる。ＰＭＯＳトランジスタは、カスコードトランジスタ４５６のためのアクティブな負荷を提供しうる。

[0037] 増幅回路４５０ａ、４５０ｂおよび４５０ｃは、様々な方法でインプリメントされうる。典型的な設計では、利得トランジスタ４５４ａ、４５４ｂおよび４５４ｃは、同様のトランジスタサイズを有することがあり、カスコードトランジスタ４５６ａ、４５６ｂおよび４５６ｃもまた、同様のトランジスタサイズを有することがある。別の典型的な設計では、利得トランジスタ４５４ａ、４５４ｂおよび４５４ｃは、異なるトランジスタサイズを有することがあり、および／またはカスコードトランジスタ４５６ａ、４５６ｂおよび４５６ｃは、異なるトランジスタサイズを有することがある。典型的な設計では、利得トランジスタ４５４ａ、４５４ｂおよび４５４ｃは、同様のバイアス電流を有することがあり、それは３つすべての帯域グループに優良なパフォーマンスを提供するために選択されることがある。別の典型的な設計では、利得トランジスタ４５４ａ、４５４ｂ、および４５４ｃは、異なるバイアス電流を有しうる。各利得トランジスタ４５４のためのバイアス電流は、関連付けられた帯域グループに優良なパフォーマンスを提供するために選択されうる。

[0038] 図４Ａは、３つの帯域グループのための３つの増幅回路４５０ａ、４５０ｂおよび４５０ｃを含む全帯域ＬＮＡ４４０を示す。全帯域ＬＮＡは、より少ないまたはより多い帯域グループのための３つよりも少ないまたは多い増幅回路４５０を含みうる。

[0039] 全帯域ＬＮＡ４４０は、入力ＲＦ信号を受信し、それは３つすべての増幅回路４５０ａ、４５０ｂおよび４５０ｃに適用される。入力ＲＦ信号は、対象の帯域グループ、すなわち、選択された帯域グループにおける１つまたは複数の帯域における１つまたは複数の送信を含みうる。選択された帯域グループのための増幅回路４５０は、入力ＲＦ信号を増幅し、選択された帯域グループのための出力ＲＦ信号を供給することが可能にされうる。選択された帯域グループのための負荷回路４７０は、イネーブルされた増幅回路４５０から出力ＲＦ信号を受信し、選択された帯域グループのための増幅されたＲＦ信号を供給しうる。他の帯域グループのための残りの増幅回路４５０は、ディスエーブル（disabled）されうる。

[0040] 図４Ｂは、低帯域が選択される場合の全帯域ＬＮＡ４４０の動作を示す。この場合において、増幅回路４５０ａは、カスコードトランジスタ４５６ａのゲートにおいてＶｅｎｂ１信号上で適切なバイアス電圧を提供することによって低帯域のための第１の出力ＲＦ信号（ＲＦｏｕｔ１)を生成することがイネーブルされる。負荷回路４７０ａは、ＲＦｏｕｔ１信号を受信し、低帯域のためにダウンコンバータへＲＦａｍｐ１信号を供給する。利得トランジスタ４５４ａは、全体のインダクタ４５２を介して大きいソースデジェネレーションインダクタンスを観察する。増幅回路４５０ｂおよび４５０ｃは、カスコードトランジスタ４５６ｂおよび４５６ｃそれぞれのゲートにおいてＶｅｎｂ２およびＶｅｎｂ３信号上で低い電圧を供給することによってディスエーブルされる。

[0041] 図４Ｃは、中間帯域が選択される場合の全帯域ＬＮＡ４４０の動作を示す。この場合において、増幅回路４５０ｂは、カスコードトランジスタ４５６ｂのゲートにおいてＶｅｎｂ２信号上で適切なバイアス電圧を供給することによって中間帯域のための第２の出力ＲＦ信号（ＲＦｏｕｔ２)を生成することがイネーブルされる。負荷回路４７０ｂは、ＲＦｏｕｔ２信号を受信し、中間帯域のためにダウンコンバータへＲＦａｍｐ２信号を供給する。利得トランジスタ４５４ｂは、タップＢから回路接地へインダクタ４５２の一部を介して中間の（medium）ソースデジェネレーションインダクタンスを観察する。増幅回路４５０ａおよび４５０ｃは、カスコードトランジスタ４５６ａおよび４５６ｃそれぞれのゲートにおいてＶｅｎｂ１およびＶｅｎｂ３信号上で低い電圧を供給することによってディスエーブルされる。

[0042] 図４Ｄは、高帯域が選択される場合の全帯域ＬＮＡ４４０の動作を示す。この場合において、増幅回路４５０ｃは、カスコードトランジスタ４５６ｃのゲートにおいてＶｅｎｂ３信号上で適切なバイアス電圧を供給することによって高帯域のための第３の出力ＲＦ信号（ＲＦｏｕｔ３)を生成することがイネーブルされる。負荷回路４７０ｃは、ＲＦｏｕｔ３信号を受信し、高帯域のためにダウンコンバータへＲＦａｍｐ３信号を供給する。利得トランジスタ４５４ｃは、タップＣから回路接地へインダクタ４５２の一部を介して小さい（small）ソースデジェネレーションインダクタンスを観察する。増幅回路４５０ａおよび４５０ｂは、カスコードトランジスタ４５６ａおよび４５６ｂそれぞれのゲートにおいてＶｅｎｂ１およびＶｅｎｂ２信号上で低い電圧を供給することによってディスエーブルされる。

[0043] 典型的な設計では、増幅回路における利得トランジスタは、（i）増幅回路がイネーブルされるときの飽和領域（saturation region）または（ii）増幅回路がディスエーブルされるときの線形領域（linear region）において動作しうる。増幅回路がディスエーブルされるときの線形領域における利得トランジスタを動作することは、増幅回路または帯域グループのどちらが選択されるかに関わらず、全帯域ＬＮＡ４４０の入力インピーダンスにおける変化を減少させうる。利得トランジスタの入力キャパシタンス（Ｃ_IN）は、

のように表される。ここで、Ｗは幅を示し、Ｌは利得トランジスタの長さを示し、Ｃ_OXは利得トランジスタのゲート酸化キャパシタンス（oxide capacitance）を示す。

[0044] 式（１）および式（２）において示されるように、増幅回路がイネーブルであるかディスエーブルであるかに依存して利得トランジスタの入力インピーダンスにおける有限の（finite）変化がありうる。しかしながら、全帯域ＬＮＡ４４０の入力インピーダンスは、どの増幅回路が選択されるかに関わらず、および、たとえ（even）利得トランジスタの入力インピーダンスにおける変化を伴なって（with）も、許容範囲の制限内で維持されうる。許容範囲の制限内で全帯域ＬＮＡ４４０の入力インピーダンスを維持することは、全ての帯域グループのためのインピーダンス整合および／または電力を改良（improve）しうる。

[0045] 図５は、別個のソースデジェネレーションインダクタを有する全帯域ＬＮＡ５４０の典型的な設計の概略図を示す。全帯域ＬＮＡ５４０はまた、図３におけるＬＮＡ３４０のうちの任意の１つのために使用されうる。図５において示される典型的な設計では、全帯域ＬＮＡ５４０は、低帯域、中間帯域、および高帯域それぞれのために３つの増幅回路５５０ａ、５５０ｂおよび５５０ｃを含む。各増幅回路５５０は、カスコードトランジスタ５５６に、また、ソースデジェネレーションインダクタ５５２にも結合される利得トランジスタ５５４を含む。低帯域のための増幅回路５５０a内で、利得トランジスタ５５４aは、そのゲートに入力ＲＦ信号を受信させ、そのソースをインダクタ５５２ａの一端に結合させる。インダクタ５５２ａのもう一端は、回路接地に結合される。カスコードトランジスタ５５６ａは、そのソースを利得トランジスタ５５４ａのドレインに結合させ、そのゲートに低帯域のための第１のイネーブル制御信号（Venb１）を受信させ、そのドレインを増幅回路５５０ａの出力に結合させる。

[0046] 中間帯域のための増幅回路５５０ｂは、利得トランジスタ５５４ｂ、カスコードトランジスタ５５６ｂ、およびインダクタ５５２ｂを含み、それらは低帯域のための増幅回路５５０ａにおけるインダクタ５５２ａ、カスコードトランジスタ５５６ａ、および利得トランジスタ５５４ａと同様の方法で結合される。高帯域のための増幅回路５５０ｃは、利得トランジスタ５５４ｃ、カスコードトランジスタ５５６ｃ、およびインダクタ５５２ｃを含み、それらは低帯域のための増幅回路５５０ａにおけるインダクタ５５２ａ、カスコードトランジスタ５５６ａ、および利得トランジスタ５５４ａと同様の方法で結合される。インダクタ５５２ａ、５５２ｂおよび５５２ｃは、低帯域、中間帯域、および高帯域それぞれのために優良なパフォーマンスを提供するように設計されうる。カスコードトランジスタ５５６ａ、５５６ｂ、および５５６ｃのドレインは、それぞれ負荷回路５７０ａ、５７０ｂおよび５７０ｃに結合され、（例えば、図４Ａに示されるような）変圧器および／または他の回路を備えうる。負荷回路５７０ａ、５７０ｂおよび５７０ｃは、低帯域、中間帯域、および高帯域それぞれのために優良なパフォーマンスを提供するように設計されうる。

[0047] 図６は、ソースデジェネレーションインダクタを有さない全帯域ＬＮＡ６４０の典型的な設計の概略図を示す。全帯域ＬＮＡ６４０はまた、図３におけるＬＮＡ３４０のうちの任意の１つのために使用されうる。図６において示される典型的な設計では、全帯域ＬＮＡ６４０は、低帯域、中間帯域、および高帯域それぞれのために３つのカスコードトランジスタ６５６ａ、６５６ｂ、および６５６ｃと共通（common）利得トランジスタ６５４を含む。利得トランジスタ６５４は、そのゲートに入力ＲＦ信号（ＲＦｉｎ）を受信させ、そのソースを回路接地に結合させる。カスコードトランジスタ６５６ａは、そのソースを利得トランジスタ６５４のドレインに結合させ、そのゲートに低帯域のための第１のイネーブル制御信号（Venb１）を受信させ、そのドレインを低帯域のための負荷回路６７０ａに結合させる。カスコードトランジスタ６５６ｂは、そのソースを利得トランジスタ６５４のドレインに結合させ、そのゲートに中間帯域のための第２のイネーブル制御信号（Venb２）を受信させ、そのドレインを中間帯域のための負荷回路６７０ｂに結合させる。カスコードトランジスタ６５６ｃは、そのソースを利得トランジスタ６５４のドレインに結合させ、そのゲートに高帯域のための第３のイネーブル制御信号（Venb３）を受信させ、そのドレインを高帯域のための負荷回路６７０ｃに結合させる。負荷回路６７０ａ、６７０ｂおよび６７０ｃは、（図４Ａに示されるような）変圧器および／または他の回路を備えうる。負荷回路６７０ａ、６７０ｂおよび６７０ｃは、低帯域、中間帯域、および高帯域それぞれのために優良なパフォーマンスを提供するように設計されうる。

[0048] 図７は、共有されるソースデジェネレーションインダクタおよびフィードバックを有する全帯域ＬＮＡ４４２の典型的な設計の概略図を示す。全帯域ＬＮＡ４４２はまた、図３におけるＬＮＡ３４０のうちの任意の１つのためにも使用されうる。図７において示される典型的な設計では、図４Ａのために上記で説明されるように、全帯域ＬＮＡ４４２は、低帯域、中間帯域、および高帯域それぞれのために３つの増幅回路４５０ａ、４５０ｂおよび４５０ｃを含む。全帯域ＬＮＡ４４２はさらに、カスコードトランジスタ４５６ａ、４５６ｂおよび４５６ｃのドレインと利得トランジスタ４５４ａ、４５４ｂおよび４５４ｃのゲートとの間、すなわち、増幅回路４５０ａ、４５０ｂおよび４５０ｃの共通入力および出力との間で結合されたフィードバック回路４６０を含む。

[0049] 図７において示される典型的な設計では、フィードバック回路４６０は、スイッチ４６２ａ、４６２ｂ、および４６２ｃ、レジスタ４６４、およびキャパシタ４６６を含む。レジスタ４６４およびキャパシタ４６６は、直列に結合され、キャパシタ４６６の下部端末（bottom terminal）は利得トランジスタ４５４ａ、４５４ｂおよび４５４ｃのゲートに結合される。スイッチ４６２ａ、４６２ｂ、および４６２ｃは、１つの端末をレジスタ４６４に結合させ、もう１つの端末をカスコードトランジスタ４５６ａ、４５６ｂおよび４５６ｃそれぞれのドレインに結合させる。スイッチ４６２ａ、４６２ｂ、および４６２ｃは、それぞれフィードバック回路４６０をその関連付けられたカスコードトランジスタ４５６へ接続するためにクローズ（closed）されることがあり、フィードバック回路４６０を関連付けられたカスコードトランジスタ４５６から切断する（disconnect）ために開かれる（opened）ことがある。フィードバック回路４６０はまた、トランジスタのような１つまたは複数のアクティブな回路を含みうる。

[0050] 典型的な設計では、フィードバック回路４６０は、入力電力整合（match）を提供するために低帯域のためにイネーブルされおよび使用されうる。中間帯域および高帯域のために、フィードバック回路４６０はディスエーブルされることがあり、ソースデジェネレーションインダクタ４５２は入力電力整合のために使用されうる。フィードバック回路４６０はまた、他の方法で使用されうる。

[0051] フィードバック回路４６０は、全帯域ＬＮＡ４４２のための入力整合を支援しうる。フィードバック回路４６０はまた、増幅回路４５０ａ、４５０ｂおよび／または４５０ｃの線形性（linearity）を改良しうる。各増幅回路４５０は、（i）関連付けられたスイッチ４６２がクローズされている場合、フィードバック回路４６０およびソースデジェネレーションインダクタ４５２の両方または（ii）関連付けられたスイッチ４６２が開いている場合、ソースデジェネレーションインダクタ４５２のみによって線形にされ（linearized）うる。フィードバック回路４６０で改良された線形性（The improved linearity with feedback circuit 460）は、より小さいインダクタ４５２に、所望の線形性を取得するために使用されることを可能にしうる。

[0052] 図８は、調節可能な整合回路８３０を有する全帯域ＬＮＡ８４０の典型的な設計の概略図を示す。全帯域ＬＮＡ８４０は、上記で説明された全帯域ＬＮＡの設計のうちの任意のものに基づいてインプリメントされうる。全帯域ＬＮＡ８４０は、入力ＲＦ信号（ＲＦｉｎ）を受信する入力とＫ個の帯域グループのために出力ＲＦ信号（ＲＦｏｕｔ１からＲＦｏｕｔＫ）を供給するＫ個の出力を含み、ここで、Ｋは１より大きい任意の整数値でありうる。調節可能な整合回路８３０は、全帯域ＬＮＡ８４０の入力に結合され、ＬＮＡ８４０のための入力整合を実行する。整合回路８３０は、受信されたＲＦ信号（ＲＦｒｘ）を受信し、全帯域ＬＮＡ８４０へ入力ＲＦ信号を供給する。Ｋ個の負荷回路８７０ａから８７０ｋは、全帯域ＬＮＡ８４０のＫ個の出力に結合され、Ｋ個の帯域グループのために設計される。各負荷回路８７０は、（例えば、図４Ａに示されるような）変圧器および／または他の回路要素を備えうる。

[0053] 調節可能な整合回路８３０は、様々な方法でインプリメントされうる。調節可能な整合回路８３０のいくつかの典型的な設計が以下に説明される。

[0054] 図９Ａは、Ｌトポロジ（L topology）に基づいて調節可能な整合回路８３０ａの典型的な設計を示す。Ｌトポロジは、シャント回路要素に結合された直列回路要素を含む。直列回路要素は、２つのノード間で接続された回路要素である。シャント回路要素は、ノードと回路接地との間で接続された回路要素である。回路要素は、インダクタ、キャパシタ、レジスタ等でありうる。整合回路８３０ａは、（i）整合回路８３０ａの入力と出力との間で結合された直列インダクタ９１２および（ii）整合回路８３０ａの出力と回路接地との間で結合された調節可能なシャントキャパシタ９１４を含む。

[0055] 図９Ｂは、Ｌトポロジに基づいて調節可能な整合回路８３０ｂの典型的な設計を示す。整合回路８３０ｂは、（i）整合回路８３０ｂの入力と出力との間に結合された調節可能な直列キャパシタ９２２、（ii）整合回路８３０ｂの出力と回路接地との間で結合されたシャントインダクタ９２４を含む。

[0056] 図９Ｃは、Ｒトポロジ（R topology）に基づいて調節可能な整合回路８３０ｃの典型的な設計を示す。Ｒトポロジは、直列回路要素に結合されたシャント回路要素を含む。整合回路８３０ｃは、（i）整合回路８３０ｃの入力と回路接地との間に結合された調節可能なシャントキャパシタ９３２および（ii）整合回路８３０ｃの入力と出力との間で結合された直列インダクタ９３４を含む。

[0057] 図９Ｄは、Ｐｉトポロジ（Pi topology）に基づいて調節可能な整合回路８３０ｄの典型的な設計を示す。Ｐｉトポロジは、直列回路要素に結合されたシャント回路要素を含み、これは、別のシャント回路要素に結合される。整合回路８３０ｄは、（i）整合回路８３０ｄの入力と回路接地との間で結合されたシャントキャパシタ９４２、（ii）整合回路８３０ｄの入力と出力との間で結合される直列インダクタ９４４、および（iii）整合回路８３０ｄの出力と回路接地との間で結合される調節可能なシャントキャパシタ９４６を含む。

[0058] 図９Ｅは、２つのＲセクションを有する調節可能な整合回路８３０ｅの典型的な設計を示す。整合回路８３０ｅは、（i）整合回路８３０ｅの入力とＶＤＤ電源との間で結合されるシャントインダクタ９５２、（ii)整合回路８３０ｅの入力とノードＥとの間で結合される直列キャパシタ９５４、（iii）ノードＥと回路接地との間で結合される調節可能なシャントキャパシタ９５６、および（iv）整合回路８３０ｅの出力とノードＥとの間で結合される直列インダクタ９５８を含む。

[0059] 図９Ｆは、Ｐｉトポロジに基づいて調節可能な整合回路８３０ｆの典型的な設計を示す。整合回路８３０ｆは、（i）整合回路８３０ｆの入力とＶＤＤ電源との間で結合されたシャントインダクタ９６２、（ii）整合回路８３０ｆの入力と出力との間で結合される直列キャパシタ９６４、（iii）整合回路８３０ｆの出力と回路接地との間で結合される調節可能なシャントキャパシタ９６６、および（iv）整合回路８３０ｆの出力と回路接地との間で結合されるシャントインダクタ９６８を含む。

[0060] 固定された（fixed）整合回路はまた、図９Ａから９Ｆにおいて示される典型的な設計のうちの任意のものに基づいてインプリメントされうる。この場合において、各調整可能な回路要素（例えば、各調整可能なキャパシタ）は、固定された回路要素（例えば、固定されたキャパシタ）と置き換えられうる。

[0061] 異なる帯域グループのための変圧器は、様々な方法でインプリメントされうる。変圧器の１次および２次コイルは、所望のインダクタンスおよびカップリング（coupling）を取得するために、様々なパターンでインプリメントされうる。１次および２次コイルはまた、１つまたは複数の伝導レイヤ（conductive layers）上に組み立てられうる。

[0062] 図１０は、３つの帯域グループのための３つの変圧器の典型的な設計の上面図を示す。３つの変圧器は、図４Ａにおける変圧器４７２ａから４７２ｃ、図５における負荷回路５７０ａから５７０ｃ、図６における負荷回路６７０ａから６７０ｃ、図８における負荷回路８７０ａから８７０ｃのために使用されうる。

[0063] 図１０において示される典型的な設計では、低帯域のための変圧器は、第１の伝導レイヤ上の渦巻きパターン（spiral pattern）で形成された１次コイル１０７４ａを含む。中間帯域のための変圧器は、第１の伝導レイヤ上の１次コイル１０７４ａの内部に渦巻きパターンで形成された１次コイル１０７４ｂを含む。高帯域のための変圧器は、第１の伝導レイヤ上の１次コイル１０７４ｂの内部に渦巻きパターンで形成された１次コイル１０７４ｃを含む。接地ガードリング（ground guard ring）１０８０は、１次コイル１０７４ａと１０７４ｂとの間に位置し、これら２つの１次コイル間で絶縁を提供する。接地ガードリング１０８２は、これらの１次コイル１０７４ｂと１０７４ｃとの間に位置し、これらの１次コイル間で絶縁を提供する。

[0064] 典型的な設計では、３つの変圧器のための２次コイルは、第２の伝導レイヤ上に渦巻きパターンで配置されうる。各変圧器１０７２のための２次コイルは、その変圧器についての１次コイルの下に（underneath）直接形成されうる。

[0065] 図１０は、３つの帯域グループのための３つの変圧器についての３つの１次コイル１０７４ａ、１０７４ｂおよび１０７４ｃが互いの内側に形成される典型的な設計を示し、それはスペースを節約しうる。一般に、異なる帯域グループについての変圧器の１次および２次コイルは、任意のレイアウト、任意のパターン、および任意の数のターンでインプリメントされうる。ターンの数、ターンの直径、各コイルの幅および高さ、各変圧器についての１次と２次コイルとの間の間隔、および／または２つのコイルの他の特性（attributes）は、コイル間の所望の結合係数（coupling coefficient）および各コイルのための品質ファクタ（Ｑ）および所望のインダクタンスを取得するために選択されうる。カップリング係数は、コイル間の距離および／またはコイルの配置（placement）を制御することによって変化しうる。

[0066] 図１０におけるスタックされた（stacked）トポロジは、変圧器がより小さいエリアにおいて組み立てられることを可能にし、また、差別設計のための２次コイルの２つの末端部の間のより良い整合をもたらしうる。変圧器はまた、並んでいる（side-by-side）トポロジまたは他のトポロジでインプリメントされうる。一般に、異なるトポロジ、レイアウトパターン、および組み立て技法は、変圧器に異なる利点を提供しうる。

[0067] ここで説明される全帯域増幅器（例えば、ＬＮＡ）は、様々な利点を提供しうる。第一に、全帯域増幅器は、複数の帯域グループをカバーしている広い周波数範囲をサポートすることができ、それは異なる帯域グループにおける多くの帯域をサポートするために要求される新しいワイヤレスデバイスのために極めて望ましい（highly desirable)ことがある。第二に、全帯域増幅器は、すべてのサポートされる帯域グループのために、例えば、各帯域グループのためのソースデジェネレーションおよび変圧器の使用を介して、優良なパフォーマンスを有しうる。第三に、全帯域増幅器は、単一の入力／出力（Ｉ／Ｏ）ピンが複数の帯域グループをサポートするために入力ＲＦ信号を供給することができるため、ＩＣチップ上のＩ／Ｏピンの数を低減させうる。第四に、全帯域増幅器は、各Ｉ／Ｏピンが任意の帯域グループをサポートするように構成されることができるため、より多くの柔軟性を提供しうる。例えば、ＩＣは、２０個の全帯域ＬＮＡを含むことがあり、（i)２０個の低帯域受信機、または（ii）１０個の低帯域受信器、５個の中間帯域受信機、および５個の高帯域受信機、または（iii）１０個の中間帯域受信機および１０個の高帯域受信機、または（iv）受信器の他の何らかの組合せをサポートするように構成されることがある。全帯域増幅器は、他の利点を有しうる。

[0068] 典型的な設計では、装置（例えば、ワイヤレスデバイス、ＩＣ、回路モジュール等）は、複数の帯域グループのための複数のカスコードトランジスタおよび少なくとも１つの利得トランジスタを含みうる。少なくとも１つの利得トランジスタ（例えば、図４Ａにおける利得トランジスタ４５４）は、入力ＲＦ信号を受信することがあり、共に結合された（複数を含む）入力を有することがある。複数のカスコードトランジスタ（例えば、カスコードトランジスタ４５６）は、少なくとも１つの利得トランジスタに結合されることがあり、複数の帯域グループのうちの１つについての出力ＲＦ信号を供給することがある。複数の帯域グループは、低帯域、中間帯域、および／または高帯域を含みうる。各帯域グループは、複数の帯域をカバーしうる。

[0069] 図４Ａにおいて示される典型的な設計では、少なくとも１つの利得トランジスタは、複数の帯域グループのための複数の利得トランジスタ（例えば、利得トランジスタ４５４）を備えうる。複数の利得トランジスタのうちの１つおよび複数のカスコードトランジスタのうちの１つは、入力ＲＦ信号を増幅し、選択された帯域グループのための出力ＲＦ信号を供給することが可能にされうる。典型的な設計では、複数の利得トランジスタは、異なるトランジスタのサイズおよび／または異なるバイアス電流を有しうる。典型的な設計では、装置は、複数の利得トランジスタおよび回路接地に結合された複数のタップを有するインダクタ（例えば、図４Ａにおけるインダクタ４５２）をさらに備えうる。別の典型的な設計では、装置は、複数の利得トランジスタと回路接地との間で結合される複数のインダクタ（例えば、図５におけるインダクタ５５２）をさらに備えうる。

[0070] 図６において示される別の典型的な設計では、少なくとも１つの利得トランジスタは、複数のカスコードトランジスタに結合される単一の利得トランジスタ（例えば、利得トランジスタ６５４）を備えうる。この利得トランジスタは、そのソースを（図６に示されるように）直接回路接地にまたはソースデジェネレーションインダクタに結合させうる。

[0071] 典型的な設計では、装置は、少なくとも１つの利得トランジスタと複数のカスコードトランジスタのうちの少なくとも１つとの間で結合されるフィードバック回路（例えば、図７におけるフィードバック回路４６０）を含みうる。フィードバック回路は、レジスタ、またはキャパシタ、またはトランジスタ、または他の何らかの回路要素、またはそれらの組合せを備えうる。フィードバック回路は、例えば、選択された増幅器回路のための利得トランジスタとカスコードトランジスタとの間の、選択された増幅回路のまわりでクローズされうる。

[0072] 典型的な設計では、装置は、少なくとも１つの利得トランジスタに結合された調節可能な整合回路（例えば、図８における調節可能な整合回路８３０）をさらに備えうる。調節可能な整合回路は、受信されたＲＦ信号を受信し、入力ＲＦ信号を供給しうる。調節可能な整合回路は、少なくとも１つの調整可能な回路要素（例えば、調整可能なキャパシタ）を備えうる。

[0073] 典型的な設計では、装置は、複数のカスコードトランジスタに結合された複数の変圧器（例えば、図４Ａにおける変圧器４７２）をさらに備えうる。複数の変圧器の各々は、複数の帯域グループのうちの１つのために使用されうる。

[0074] 典型的な設計では、少なくとも１つの利得トランジスタは、第１の帯域グループのための第１の利得トランジスタおよび第２の帯域グループのための第２の利得トランジスタを備えうる。複数のカスコードトランジスタは、第１の帯域グループのための第１のカスコードトランジスタおよび第２の帯域グループのための第２のカスコードトランジスタを備えうる。第１の利得トランジスタは、第１のカスコードトランジスタに結合されうる。第２の利得トランジスタは、第２のカスコードトランジスタに結合されうる。インダクタは、第１の利得トランジスタと回路接地との間で結合されることがあり、第２の利得トランジスタに結合されるタップを備えうる。第１の帯域グループのための第１の変圧器は、第１のカスコードトランジスタに結合されうる。第２の帯域グループのための第２の変圧器は、第２のカスコードトランジスタに結合されうる。第１の変圧器は、伝導レイヤ上に形成された第１の１次コイルを備えうる。第２の変圧器は、（図１０において示されるように）伝導レイヤ上の第１の１次コイル内で形成される第２の１次コイルを備えうる。

[0075] 典型的な設計では、少なくとも１つの利得トランジスタは、第３の帯域グループのための第３の利得トランジスタをさらに備えうる。複数のカスコードトランジスタは、第３の帯域グループのための第３のカスコードトランジスタをさらに備えうる。第３の利得トランジスタは、第３のカスコードトランジスタに結合されうる。第３の帯域グループのための第３の変圧器は、第３のカスコードトランジスタに結合されうる。

[0076] 図１１は、信号増幅を実行するためのプロセス１１００の典型的な設計を示す。増幅された信号を取得するために、入力ＲＦ信号が少なくとも１つの利得トランジスタのうちの１つを用いて増幅されうる（ブロック１１１２）。複数の帯域グループのうちの１つのために出力ＲＦ信号を取得するために、増幅された信号は、複数の帯域グループのための複数のカスコードトランジスタのうちの１つを用いてバッファされうる（ブロック１１１４）。１つの利得トランジスタのソースは、少なくとも１つの利得トランジスタに結合されたインダクタを用いてデジェネレート（degenerated）されうる（ブロック１１１６）。出力ＲＦ信号は、増幅されたＲＦ信号を取得するために、複数の帯域グループのための複数の変圧器のうちの１つと結合されうる（ブロック１１１８）。

[0077] ここで説明される全帯域増幅器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイス等上でインプリメントされうる。全帯域増幅器はまた、相補形金属酸化膜半導体（ＣＭＯＳ）、Ｎ−チャネルＭＯＳ（ＮＭＯＳ）、Ｐ−チャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラ−ＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコン・オン・インシュレータ（ＳＯＩ）等のような、様々なＩＣの加工技術を用いて製造されうる。

[0078] ここで説明される全帯域増幅器をインプリメントする装置は、独立型（stand-alone）デバイスでありえ、またはより大きなデバイスの一部分でありうる。デバイスは、（i）独立型ＩＣ、（ii）データおよび／または命令を記憶するためのメモリＩＣを含みうる１つまたは複数のＩＣのセット、（iii）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（iv）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（v）他のデバイスに埋め込まれうるモジュール、（vi）受信機、セルラ電話、無線デバイス、ハンドセット、またはモバイル・ユニット、（vii）などでありうる。

[0079] １つまたは複数の例示的な設計では、記述された機能はハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせでインプリメントされうる。ソフトウェアでインプリメントされる場合に、機能は、１つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されることができ、あるいは、１つまたは複数の命令またはコードとして、コンピュータ可読媒体上に送信されることができる。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体でありうる。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶または伝送するために使用することができ、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。また、任意の接続は、コンピュータ可読媒体と厳密には称されうる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、この同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイ（Blu-ray（登録商標））ディスクを含み、ここでディスク（disk）は、通常磁気的にデータを再生し、一方ディスク（disc）は、レーザーを用いて光学的にデータを再生する。先のものを組み合わせたものもまた、コンピュータ可読媒体の範囲内に含まれるべきである。

[0080] 本開示の上述記載は、当業者が本開示を実施および使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にとって容易に明らかであろう、また、ここで定義される一般的な原理は、本開示の範囲から逸脱することなく他の変更に適用されうる。したがって、本開示は、ここで説明される実例および設計に限定されるように意図されたものではなく、ここで開示された原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。

Claims

入力無線周波数（ＲＦ）信号を受信するように構成された少なくとも１つの利得トランジスタと、
前記少なくとも１つの利得トランジスタに結合され、複数の帯域グループのうちの１つのための出力ＲＦ信号を供給するように構成された、前記複数の帯域グループのための複数のカスコードトランジスタと、
を備える、装置。
前記少なくとも１つの利得トランジスタは、前記複数の帯域グループのために複数の利得トランジスタを備える、請求項１に記載の装置。
前記複数の利得トランジスタと回路接地とに結合された複数のタップを備えるインダクタ
をさらに備える、請求項２に記載の装置。
前記複数の利得トランジスタと回路接地との間で結合された複数のインダクタ
をさらに備える、請求項２に記載の装置。
前記少なくとも１つの利得トランジスタは、前記複数のカスコードトランジスタに結合された単一の利得トランジスタを備える、請求項１に記載の装置。
前記複数のカスコードトランジスタのうちの少なくとも１つと前記少なくとも１つの利得トランジスタとの間で結合されたフィードバック回路
をさらに備える、請求項１に記載の装置。
前記少なくとも１つの利得トランジスタに結合され、受信されたＲＦ信号を受信することと、前記入力ＲＦ信号を提供することとを行うように構成された、調節可能な整合回路
をさらに備える、請求項１に記載の装置。
前記複数のカスコードトランジスタに結合された複数の変圧器をさらに備え、前記複数の変圧器の各々は、前記複数の帯域グループのうちの１つのために使用される、請求項１に記載の装置。
前記少なくとも１つの利得トランジスタは、第１の帯域グループのための第１の利得トランジスタと、第２の帯域グループのための第２の利得トランジスタとを備え、前記複数のカスコードトランジスタは、前記第１の帯域グループのための第１のカスコードトランジスタと前記第２の帯域グループのための第２のカスコードトランジスタとを備える、請求項１に記載の装置。
前記第１の利得トランジスタと回路接地との間で結合され、前記第２の利得トランジスタに結合されたタップを備える、インダクタ
をさらに備える、請求項９に記載の装置。
前記第１のカスコードトランジスタに結合された前記第１の帯域グループのための第１の変圧器と、
前記第２のカスコードトランジスタに結合された前記第２の帯域グループのための第２の変圧器と、
をさらに備える、請求項９に記載の装置。
前記第１の変圧器は、伝導レイヤ上で形成された第１の１次コイルを備え、前記第２の変圧器は、前記伝導レイヤ上の前記第１の１次コイル内で形成された第２の１次コイルを備える、請求項１１に記載の装置。
前記少なくとも１つの利得トランジスタは、第３の帯域グループのための第３の利得トランジスタをさらに備え、前記複数のカスコードトランジスタは、前記第３の帯域グループのための第３のカスコードトランジスタをさらに備える、請求項９に記載の装置。
前記複数の利得トランジスタは、異なるトランジスタのサイズ、または異なるバイアス電流、または両方を有する、請求項２に記載の装置。
前記複数の帯域グループは、低帯域、中間帯域、および高帯域のうちの少なくとも１つを含む、請求項１に記載の装置。
増幅された信号を取得するために少なくとも１つの利得トランジスタのうちの１つを用いて入力無線周波数（ＲＦ）信号を増幅することと、
複数の帯域グループのうちの１つのために出力ＲＦ信号を取得するために前記複数の帯域グループのために複数のカスコードトランジスタのうちの１つを用いて前記増幅された信号をバッファリングすることと、
を備える、方法。
前記少なくとも１つの利得トランジスタに結合されたインダクタを用いて前記１つの利得トランジスタのソースをデジェネレートすること
をさらに備える、請求項１６に記載の方法。
増幅されたＲＦ信号を取得するために、前記出力ＲＦ信号を前記複数の帯域グループのための複数の変圧器のうちの１つと結合すること
をさらに備える、請求項１６に記載の方法。
入力無線周波数（ＲＦ）信号を受信するように構成された少なくとも１つの増幅する手段と、
前記少なくとも１つの増幅する手段に結合され、複数の帯域グループのうちの１つのための出力ＲＦ信号を提供するように構成された、前記複数の帯域グループのための複数のバッファリングする手段と、
を備える、装置。
前記少なくとも１つの増幅する手段は、前記複数の帯域グループのための複数の増幅する手段を備え、前記装置は、
前記複数の増幅する手段と回路接地とに結合された複数のタップを備えるソースデジェネレーション手段
をさらに備える、請求項１９に記載の装置。
前記複数のバッファリングする手段に結合された複数の変圧する手段をさらに備え、前記複数の変圧する手段の各々は、前記複数の帯域グループのうちの１つのために使用される、請求項１９に記載の装置。