JP2012527191A - 切り替え可能な入力ペア演算増幅器 - Google Patents

切り替え可能な入力ペア演算増幅器 Download PDF

Info

Publication number
JP2012527191A
JP2012527191A JP2012511020A JP2012511020A JP2012527191A JP 2012527191 A JP2012527191 A JP 2012527191A JP 2012511020 A JP2012511020 A JP 2012511020A JP 2012511020 A JP2012511020 A JP 2012511020A JP 2012527191 A JP2012527191 A JP 2012527191A
Authority
JP
Japan
Prior art keywords
input transistor
transistor pair
mode
switchable
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012511020A
Other languages
English (en)
Other versions
JP5497159B2 (ja
Inventor
カッシア、マルコ
タシック、アレクサンダー・エム.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012527191A publication Critical patent/JP2012527191A/ja
Application granted granted Critical
Publication of JP5497159B2 publication Critical patent/JP5497159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/111Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/429Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21136An input signal of a power amplifier being on/off switched
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21178Power transistors are made by coupling a plurality of single transistors in parallel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45318Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45352Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45616Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45702Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)

Abstract

切り替え可能な増幅器を設計するための技術が記述される。ある態様では、1つ以上の並列入力トランジスタペアを選択的にイネーブルするように構成されたコア増幅器回路を含む切り替え可能な増幅器が記述される。コア増幅器回路は、不変にイネーブルされた入力トランジスタペアを含む。別の態様では、切り替え可能な増幅器中の複数の入力トランジスタペアを選択的にイネーブルおよびディセーブルするためのレシーバロジック回路を具備する、第1の動作モードと第2の動作モードの間で操作可能な装置が記述される。ここで、切り替え可能な増幅器は、そこのトランジスタペアを選択的にイネーブルおよびディセーブルするためのレシーバロジック回路につながれたコア増幅器回路を含んでいる。記述された切り替え可能な増幅器は、装置の現在の動作モードに基づいて増幅性能特性を変えることを提供する能力をもたらす。
【選択図】図4

Description

本開示は、一般に、エレクトロニクス、特に、切り替え可能な入力ペア演算増幅器に関する。
マルチバンドの有能な携帯電話装置のような、異なるモードで動作するように設計された通信装置では、多数の増幅器は、一般的に、各動作モードに対応して使用される。各増幅器は、例えば、GSM(登録商標)(Global System for Mobile Communication)、CDMA(Code Division Multiple Access)、LTE(Long Term Evolution)、WiMax(Worldwide Interoperability for Microwave Access)、WLAN(Wireless Local Area Network:無線ローカルエリアネットワーク)およびBluetooth(登録商標)またはPAN(Personal Area Networks:パーソナルエリアネットワーク)のような、関連する携帯電話技術に対応する受信信号を増幅してもよい。これは、各増幅器が、対応する携帯電話技術のために、非常に低い1/fノイズ、増加した帯域幅またはより高い周波数で動作する能力のような、関連する性能特性を最大限にすることを目的とするに違いないからである。
図1は、マルチモードで動作する場合に、所望の入力信号を各々増幅するための、複数の増幅器104および105を備えた従来の装置100のハイレベルブロック図である。具体例では、装置100は、GSMおよびLTEの携帯電話技術の両方の受信信号を処理することができる。受信信号を含んでいる電磁波は、アンテナ101によって吸収され、制御スイッチ102および103を適切にイネーブルおよびディセーブルすることによって、増幅器104(GSM動作モードで使われる)または増幅器105(LTE動作モードで使われる)へレシーバロジック106によって選択が決められる。GSMモードで動作する場合、スイッチ102は閉じ、スイッチ103は開いている。それにより、受信信号がGSM増幅器104に流れることを可能にし、受信信号がLTE増幅器105に流れることを防ぐ。増幅器104は、GSM携帯電話技術の低ノイズ条件を満たすために、低ノイズ性能を提供するように構成される。増幅器104は、大きな入力トランジスタペアの利用により、この低ノイズ性能を達成してもよい。大きなトランジスタは大きなゲート容量を有するので、大きなトランジスタは、少ない1/fノイズを示す。それは、チャネル電荷のばらつきを平滑化する。したがって、大きなトランジスタは、生じる1/fノイズを低減する。平均平方1/fドレインノイズ電流は、以下のように表現することができる:
−2=(K/f)(g /WLCox )×BW 方程式(1)
ここで、Wはゲート幅であり、Lはゲート長であり、Coxはトランジスタゲート容量であり、gはトランジスタトランスコンダクタンスであり、fは動作周波数であり、Kは実験に基づいた定数(empirical constant)である。また、BWはトランジスタのノイズ帯域幅である。したがって、トランジスタゲートエリアの増加は、トランジスタ1/fノイズの減少をもたらす。
LTEモードで動作する場合、スイッチ103は閉じ、スイッチ102は開いている。それにより、受信信号が、増幅器105に流れることを可能にし、GSM増幅器104に受信信号が流れることを防ぐ。LTE増幅器105は、LTEの携帯電話技術の周波数条件を満たすために、高周波性能を提供するように構成される。LTE増幅器105は、小さな入力トランジスタペアの利用により、この高周波性能を達成するかもしれない。小さなトランジスタは、小さなゲート容量を有するので、小さなトランジスタは、高い動作周波数を示す。それは、トランジスタを充放電するのに必要な時間を縮小する。トランジスタユニティゲイン周波数は、以下のように表すことができる:
=g/(Cgs+Cgd) 方程式(2)
ここで、gはトランジスタのトランスコンダクタンスであり、Cgsはゲートおよびソース間のキャパシタンスである。また、Cgdはゲートおよびドレイン間のキャパシタンスである。
図2は、図1に示される装置のロウレベルの回路図である。増幅器104は、電流源205に共通ソース構造でつながれた大きなトランジスタ203および204で構成される。大きなトランジスタ203のドレインは、抵抗器206(恐らく、我々はより一般的には、それを恐らく負荷(load)と呼ぶべきであり、例えば、アクティブ負荷(active load)として使用することができる)の第1の端子につながれる。大きなトランジスタ204のドレインは、抵抗器207の第1のトランジスタにつながれる。抵抗器206および抵抗器207の第2の端子は、電源VDDにつながれる。
LTE増幅器105は、電流源210に共通ソース構造でつながれた小さなトランジスタ208および209を具備する。小さなトランジスタ208のドレインは、抵抗器211の第1の端子につながれる。小さなトランジスタ209のドレインは、抵抗器212の第1の端子につながれる。抵抗器211および212の第2の端子は、電源VDDにつながれる。
上に記述された必要な性能特性によれば、装置100は、スイッチ213−220の選択されたものをイネーブルおよびディセーブルすることにより、所望の増幅器を選択することができる。例えばGSMモードで動作する場合、スイッチ214、216、219および220は閉じられ、スイッチ213、215、216および218は開かれる。このスイッチ構造は、増幅器105のトランジスタ208および209のゲート端子を接地し、入力信号Vin+およびVin−を増幅器104のトランジスタ203および204のゲート端子へ転換する。したがって、GSMモード動作を可能にし、増幅器105がイネーブルするのを防ぐ。
対照的に、LTEモードで動作する場合、スイッチ214、216、219および220は開かれ、スイッチ213、215、216および218は閉じられる。このスイッチ構造は、増幅器104のトランジスタ203および204のゲート端子を接地し、入力信号Vin+およびVin−を増幅器105のトランジスタ208および209のゲート端子へ転換する。したがって、LTEモード動作を可能にし、増幅器104がイネーブルするのを防ぐ。
したがって、従来の装置は、各動作モードの別の増幅器回路の利用により、各動作モードの所望の性能特性を達成するために、複数の増幅器を使用する。
図1は、マルチモードで動作する場合に所望の入力信号を各々増幅するための複数の増幅器104および105を備えた従来の装置100のハイレベルブロック図である。 図2は、図1に示される装置のロウレベルの回路図である。 図3は、典型的な実施形態に従う各動作モードの単一の切り替え可能な増幅器を利用するマルチモード装置のハイレベルブロック図を示す。 図4は、第1の典型的な実施形態に従う第1のスイッチ構造を有する、図3に示される切り替え可能な増幅器のロウレベルの回路図である。 図5は、第1の典型的な実施形態に従う第2のスイッチ構造の図3に示される切り替え可能な増幅器のロウレベルの回路図である。 図6は、第2の典型的な実施形態に従う第3のスイッチ構造を有する、図3に示される切り替え可能な増幅器のロウレベルの回路図である。 図7は、第2の典型的な実施形態に従う第4のスイッチ構造の図3に示される切り替え可能な増幅器のロウレベルの回路図である。 図8は、図4および図5に示される第1および第2スイッチ構造の間で切り替わるために使用されるレシーバロジック回路の動作フローを示すフローチャートである。 図9は、図6および図7に示される第3および第4のスイッチ構造の間で切り替わるために使用されるレシーバロジック回路の動作フローを示すフローチャートである。
詳細な説明
「典型的な(exemplary)」というワードは、「例(example)、事例(instance)または実例(illustration)として役立つ」ことを意味するためにここに使用される。「典型的な」とここに記載されたどんな実施形態も、他の実施形態より好ましくまたは有利であるとして必ずしも解釈することができない。
添付された図面に関して下に述べられた詳細な記述は、本発明の典型的な実施形態の記述として意図され、本発明が実行することができる唯一の実施形態を表わすようには意図されない。この記述手段の全体にわたって使用されたターム「典型的な」は、「例(example)、事例(instance)または実例(illustration)として役立つ」ことを意味し、他の典型的な実施形態より好ましくまたは有利であるとして必ずしも解釈することができない。詳細な記述は、発明の典型的な実施形態についての完全な理解を提供する目的で、特定の詳細を含んでいる。発明の典型的な実施形態が、これらの特定の詳細なしで実行されてもよいことは当業者に明白だろう。場合によっては、有名な構造および装置は、ここに示された典型的な実施形態の新規性を不明瞭にしないようにするために、ブロック図の形で示される。
図3は、典型的な実施形態に従う各動作モードの単一の切り替え可能な増幅器302を利用するマルチモード装置300のハイレベルブロック図を示す。マルチモード装置300は、アンテナ301を含んでいる。それは、切り替え可能な増幅器302の入力端子につながれる送信信号を受け取る。切り替え可能な増幅器302の出力は、レシーバロジック回路303につながれる。
図4は、第1の典型的な実施形態に従う第1のスイッチ構造を有する、図3に示される切り替え可能な増幅器302のロウレベルの回路図である。
図5は、第1の典型的な実施形態に従う第2のスイッチ構造の図3に示される切り替え可能な増幅器302のロウレベルの回路図である。
図4を参照して、切り替え可能な増幅器302は、第1のスイッチ構造で配置された、コア増幅器回路400、第2のペアの入力トランジスタ403および404、スイッチ制御部408−411で構成されて示される。コア増幅器回路400は、電流源405に共通ソース構造でつながれた小さなトランジスタ401および402を具備する。小さなトランジスタ401のドレインは、抵抗器406の第1の端子につながれる。小さなトランジスタ402のドレインは、抵抗器407の第1のトランジスタにつながれる。抵抗器406および抵抗器407の第2の端子は、電源VDDにつながれる。
小さなトランジスタ401および402は、常に図4に示される回路構成でイネーブルする。しかしながら、スイッチ408−411は、大きなトランジスタ403および404をイネーブルするか否かを制御する。小さな入力トランジスタペアの性能が望まれる場合、図4に示され、図8に示されるフローチャートに記述されるように、スイッチ409および411が閉じている間、スイッチ408および410が開かれる。この第1のスイッチ構造では、大きなトランジスタ403および404のゲートは、入力信号Vin+およびVin−からそれぞれ分離され、グランドにつながれる。したがって、コア増幅器回路400内の大きな入力ペトランジスタ403および404をディセーブルする。実効的な入力トランジスタペアキャパシタンスが小さな入力ペアトランジスタ401および402の最小の容量値と等しいままであるので、大きな入力ペアトランジスタ403および404をディセーブルすることは、コア増幅器回路400の帯域幅を最大限にする。
この小さな入力トランジスタペア性能構造は、LTEの携帯電話技術のような、携帯電話技術には望ましいかもしれない。それは、高い増幅帯域幅を要求する。
図4に示された典型的な実施形態は、1つの切り替え可能な並列入力トランジスタペアのみを示すが、ある当業者は、切り替え可能な増幅器302によってさらによい性能特性をさらに向上または達成するために、多数の切り替え可能な並列入力トランジスタペアが利用されてもよいことを容易に認識し理解するだろう。
図5は、第2のスイッチ構造の切り替え可能な増幅器302を示す。ここで、制御スイッチ408−411は、大きな入力トランジスタペア403および404をイネーブルするように構成される。
小さなトランジスタ401および402は、図5に示される回路構造で常にイネーブル(つまり不変(permanently)にイネーブル)する。しかしながら、スイッチ408−411は、大きなトランジスタ403および404がイネーブルするか否かを制御する。大きな入力トランジスタペア性能が望まれる場合、図5に示され、図8に示されるフローチャートに記述されるように、スイッチ408および410は閉じ、スイッチ409および411は開かれる。この第2のスイッチ構造では、トランジスタ403および404のゲートは、入力信号Vin+およびVin−にそれぞれつながれ、またグランドから分離される。したがって、大きな入力ペアトランジスタ403および404は、イネーブルする。大きなトランジスタ403および404がイネーブルする場合、その結果は、トランジスタ402および403の並列接続と同様に、トランジスタ401および403は並列接続になる。すなわち、トランジスタ401および403のゲート、ドレインおよびソースは、ともに接続される。同様に、トランジスタ402および404のゲート、ドレインおよびソースは、ともに接続される。これは、実効的な入力トランジスタペアに帰着する。そこでは、各入力トランジスタは、並列でつながれた各トランジスタのチャネルエリアの和と等しい実効的なチャンネルエリアを有する。生じた実効的な入力トランジスタの実効的なチャンネルエリアは、以下のように表現することができる:
effective=A401+A403=A402+A404 方程式(3)
ここで、A401はトランジスタ401のチャネルエリアであり、A403はトランジスタ403のチャネルエリアであり、A402はトランジスタ402のチャネルエリアであり、A404はトランジスタ404のチャネルエリアである。
このように、ゲートおよびソース間キャパシタンスは、ゲートおよびドレイン間キャパシタンスと同様に、さらに各並列トランジスタのキャパシタンスの和と等しい実効的なキャパシタンスの生成とともに合計する。実効的なゲートおよびソース間キャパシタンスは、以下のように表現されてもよい:
gs_effective=Cgs_401+Cgs_403=Cgs_402+Cgs_404 方程式(4)
ここで、Cgs_401は、トランジスタ401のゲートおよびソース間キャパシタンスであり、Cgs_403は、トランジスタ403のゲートおよびソース間キャパシタンスであり、Cgs_402は、トランジスタ403のゲートおよびソース間キャパシタンスであり、Cgs_404は、トランジスタ404のゲートおよびソース間キャパシタンスである。
実効的なゲートおよびドレイン間キャパシタンスは、以下のように表現されてもよい:
gd_effective=Cgd_401+Cgd_403=Cgd_402+Cgd_404 方程式(5)
ここで、Cgd_401は、トランジスタ401のゲートおよびドレイン間キャパシタンスであり、Cgd_403は、トランジスタ403のゲートおよびドレイン間キャパシタンス、Cgd_402は、トランジスタ403のゲートおよびドレイン間キャパシタンスであり、Cgd_404は、トランジスタ404のゲートおよびドレイン間キャパシタンスである。
したがって、この大きな入力トランジスタペア構造は、大きなチャネルエリアおよび増加したトランジスタキャパシタンスを備えた実効的なトランジスタペアに帰着する。上記の方程式1で表されるように、トランジスタチャネルエリアの増加につれて、1/fノイズが減少するので、これは1/fノイズの減少をもたらす。しかしながら、上記の方程式2で表されるように、トランジスタキャパシタンスの増加につれて、トランジスタ帯域幅が減少するので、これはさらにトランジスタ帯域幅の減少をもたらす。
したがって、この大きな入力トランジスタペア構造は、GSMの携帯電話技術のような携帯電話技術には望ましいかもしれない。それは、低い1/fノイズおよび縮小された増幅帯域幅を要求する。
図6は、第2の典型的な実施形態に従う第3のスイッチ構造を有する、図3に示される切り替え可能な増幅器302のロウレベルの回路図である。
図7は、第2の典型的な実施形態に従う第4のスイッチ構造の図3に示される切り替え可能な増幅器302のロウレベルの回路図である。
今、図6および図7の第2の実施形態を参照して、切り替え可能な増幅器302は、2つの切り替え可能な並列入力トランジスタペアで示される。第1の入力トランジスタペアは、小さなトランジスタ401および402で構成される。図4および図5のように、第2の入力トランジスタペアは、スイッチ構造が異なり、制御スイッチ608−615で構成されるという点を除いて、大きなトランジスタ403および404で構成される。図6に示される第3のスイッチ構造では、制御スイッチ608−615は、大きな入力トランジスタ403および404をディセーブルし、かつ小さな入力トランジスタ401および402をイネーブルするように構成される。コア増幅器回路400は、図4および図5と同じであり、電流源405に共通ソース構造の中でつながれた小さなトランジスタ401および402を含んでいる。具体的には、小さなトランジスタ401のドレインは、抵抗器406の第1の端子につながれる。また、小さなトランジスタ402のドレインは、抵抗器407の第1のトランジスタにつながれる。抵抗器406および抵抗器407の第2の端子は、電源VDDにつながれる。
この第3のスイッチ構造では、小さな入力トランジスタペア401および402は、常にイネーブルされていない。もっと正確に言えば、スイッチ608−615は、大きなトランジスタ403および404または小さなトランジスタ401および402がイネーブルするか否かを制御する。小さな入力トランジスタペア性能が望まれる場合、図6に示され、図9に示されるフローチャートに記述されるように、スイッチ609、611、613および615は開かれ、スイッチ608、610、612および614は閉じられる。この第3のスイッチ構造では、大きなトランジスタペア403および404のゲートは、入力信号Vin+およびVin−からそれぞれ分離され、グランドに接続される。したがって、切り替え可能な増幅器400内の大きな入力ペアトランジスタ403および404をディセーブルする。その間に、小さなトランジスタ401および402は、入力信号Vin+およびVin−にそれぞれつながれる。したがって、小さな入力トランジスタペア401および402をイネーブルする。小さな入力ペアトランジスタ401および402は、大きな入力ペアトランジスタ403および404より小さなゲートおよびドレイン間キャパシタンスとゲートおよびソース間キャパシタンスを有するので、大きな入力トランジスタペア403および404をディセーブルすることおよび小さな入力トランジスタペア401および402をイネーブルすることは、切り替え可能な増幅器400の帯域幅を最大限にする。トランジスタキャパシタンスおよびトランジスタ帯域幅の反比例の関係は、方程式2に上に記述される。
この小さな入力トランジスタペア性能構造は、LTE携帯電話技術のような、携帯電話技術には望ましいかもしれない。それは、高い増幅帯域幅を要求する。
示された第2の実施形態に関連して図7に示される第4のスイッチ構造では、制御スイッチ608−615は、大きな入力トランジスタペア403および404をイネーブルし、かつ小さな入力トランジスタペア401および402をディセーブルするように構成される。ここで、再び、コア増幅器回路400は、図4、5および6と同じであり、電流源405に共通ソース構造でつながれた小さなトランジスタ401および402を含んでいる。具体的には、小さなトランジスタ401のドレインは、抵抗器406の第1の端子につながれる。また、小さなトランジスタ402のドレインは、抵抗器407の第1のトランジスタにつながれる。抵抗器406および抵抗器407の第2の端子は、電源VDDにつながれる。
この第4のスイッチ構造では、小さな入力トランジスタペア401および402は、常にイネーブルされていない。もっと正確に言えば、スイッチ608−615は、大きなトランジスタ403および404または小さなトランジスタ401および402をイネーブルするか否かを制御する。大きな入力トランジスタペア性能が望まれる場合、図7に示され、図9に示されるフローチャートに記述されるように、スイッチ609、611、613および615は閉じ、スイッチ608、610、612および614は開かれる。この第4のスイッチ構造では、小さなトランジスタペア401および402のゲートは、入力信号Vin+およびVin−からそれぞれ分離され、グランドに接続される。したがって、切り替え可能な増幅器400内の小さな入力ペアトランジスタ401および402をディセーブルする。その間に、大きなトランジスタ403および404は、入力信号Vin+およびVin−につながれる。したがって、大きな入力トランジスタペア403および404はイネーブルする。小さな入力ペアトランジスタ401および402をディセーブルすることおよび大きな入力トランジスタペア403および404をイネーブルすることは、トランジスタ帯域幅を犠牲にしながら、1/fノイズを最小化する。大きな入力ペアトランジスタ403および404は、大きなチャネルエリアを有するので、1/fノイズは縮小される。上記の方程式1に記述されるように、それは、1/fノイズに反比例する。上記の方程式2に記述されるように、大きな入力ペアトランジスタ403および404は、大きなゲートおよびソース間キャパシタンスとゲートおよびドレイン間キャパシタンス(それは、トランジスタ帯域幅に反比例する。)を有するので、トランジスタ帯域幅は縮小される。
この大きな入力トランジスタペア性能構造は、GSMの携帯電話技術のような、携帯電話技術には望ましいかもしれない。それは、縮小された1/fノイズおよび縮小された増幅帯域幅を要求する。
図8は、図4および図5に示される第1および第2のスイッチ構造の間の切り替えのために使用される、レシーバロジック回路の動作フローを示すフローチャートである。
動作フローは、装置がオンされた時、ステップ800からスタートする。ステップ801で、レシーバロジックは、現在動作している装置がどの動作モードかをチェックする。一旦装置の動作モードが決定されたならば、レシーバロジックは、決定された動作モードが実行されるスイッチ構造を選択する。図4および図5に示される典型的な実施形態では、レシーバロジックは、GSMおよびLTE動作モードで動作することができる。装置がLTEモードで動作している場合、ステップ801の「LTE」出力は、ステップ803に続く。ステップ803では、スイッチ409、411は、閉じられる。ステップ804では、スイッチ408、410は、開かれる。一旦スイッチがLTEモード動作のために適切に構成されれば、装置は、ステップ807で、動作モードの変更のためにモニタする。
このLTEスイッチ構造は、イネーブルされている入力トランジスタペア401および402だけに帰着する大きなトランジスタ403および404をディセーブルする。上に記述されるように、小さな入力トランジスタペア401および402は、縮小されたトランジスタキャパシタンスによって、増加した帯域幅のような改善された性能を提供してもよい。
動作モードの変更が検知される場合、その後、装置は、ステップ801で、どの動作モードかをチェックする。一旦装置の動作モードが決定されたならば、レシーバロジックは、ステップ802で決定された動作モード用の実行されるスイッチ構造を選択する。装置がGSMモードで動作している場合、ステップ801の「GSM」出力は、ステップ805に続く。ステップ805では、スイッチ408および410は、閉じられる。ステップ806では、スイッチ409および411は、開かれる。一旦スイッチがGSMモード動作のために適切に構成されれば、装置は、ステップ807で、動作モードの変更のためにモニタする。GSMスイッチ構造は、大きなトランジスタ403および404をイネーブルする。したがって、大きな入力トランジスタ403および404は、小さな入力トランジスタ401および402と同様にイネーブルされていることに帰着する。上に記述されるように、小さな入力トランジスタ401および402と並列にイネーブルされた大きな入力トランジスタペア403および404は、トランジスタ接続の増加した実効的なチャンネルエリアによって、縮小された1/fノイズのような改善された性能を提供してもよい。
図9は、レシーバロジック回路の動作フローを示すフローチャートである。それは、図6および図7に示される第3および第4のスイッチ構造の間で切り替わるために使用される。
動作フローは、装置がオンされた時、ステップ900からスタートする。ステップ901で、レシーバロジックは、現在動作している装置がどの動作モードかをチェックする。一旦装置の動作モードが決定されたならば、レシーバロジックは、決定された動作モードのために実行されるスイッチ構造を選択する。図6および図7に示される典型的な実施形態では、レシーバロジックは、GSMおよびLTE動作モードで動作することができる。装置がLTEモードで動作している場合、ステップ901の「LTE」出力は、ステップ903に続く。ステップ903では、スイッチ608、610、612および614は、閉じられる。ステップ904では、スイッチ609、611、613および615は、開かれる。このLTEスイッチ構造は、大きなトランジスタ403および404をディセーブルするとともに、小さなトランジスタ401および402をイネーブルする。上に記述されるように、小さな入力トランジスタペア401および402は、縮小されたトランジスタキャパシタンスによって、増加した帯域幅のような改善された性能を提供してもよい。
一旦スイッチがLTEモード動作のために適切に構成されれば、装置は、ステップ907で、動作モードの変更のためにモニタする。動作モードの変更が検知される場合、その後、装置は、ステップ901で、どの動作モードかをチェックする。一旦装置の動作モードが決定されたならば、レシーバロジックは、ステップ902で決定された動作モード用の実行されるスイッチ構造を選択する。装置がGSMモードで動作している場合、ステップ901の「GSM」出力は、ステップ905に続く。ステップ905では、スイッチ609、611、613および615は、閉じられる。ステップ906では、スイッチ608、610、612および614は、開かれる。GSMスイッチ構造は、小さなトランジスタ401および402をディセーブルするとともに、大きなトランジスタ403および404をイネーブルする。上に記述されるように、大きな入力トランジスタペア403および404は、大きなトランジスタの増加したチャネルエリアによって、縮小された1/fノイズのような改善された性能を提供してもよい。一旦スイッチがLTEモード動作のために適切に構成されれば、装置は、ステップ907で、動作モードの変更のためにモニタする。
上に記述された単一の切り替え可能な増幅器の典型的な実施形態は、多数の増幅器回路の必要なしで、携帯電話技術によって要求される種々の性能特性を提供するために利用されてもよい。したがって、個々の携帯電話技術の性能要件をさらに満たしつつ、装置エリアおよびコストを減少する。
これらの当業者は、情報と信号が様々な異なる技術および技法のうちのどれでも使用して表されてもよいと理解するだろう。例えば、上記の記述の全体にわたって参照されてもよいデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁場または粒子、光学場または粒子、またはそれらの任意の組合せによって表されてもよい。
これらの当業者は、ここに示された典型的な実施形態に関して記述された様々な実例となる論理ブロック、モジュール、回路およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェアまたは両方の組合せとしてインプリメントされてもよいことを、さらに認識するだろう。ハードウェアとソフトウェアのこの互換性を明白に例証するために、様々な実例となるコンポーネント、ブロック、モジュール、回路およびステップは、それらの機能の点から一般に上述された。そのような機能がインプリメントされようとなかろうと、ハードウェアまたはソフトウェアが全体的なシステムで課された特定のアプリケーションと設計条件に依存する。熟練した職人は、各特定のアプリケーションの方法を変える際に記述された機能をインプリメントしてもよい。しかし、そのようなインプリメンテーションの決定は、本開示の範囲から逸脱することは解釈されるべきでない。
ここに示された典型的な実施形態に関して記述された様々な実例となる論理ブロック、モジュール、回路は、汎用プロセッサ、ディジタルシグナルプロセッサ(DSP)、特定用途向けIC(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラマブルロジックデバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、またはここに記述された機能を行うために設計されたそれらの任意の組合せで、インプリメントまたは行われてもよい。汎用プロセッサは、マイクロプロセッサでもよい。しかし、代案では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラまたはステートマシンでもよい。プロセッサは、計算装置の組合せ、例えば、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連動する1個以上のマイクロプロセッサまたは他のそのような構成の組合せ、としてインプリメントされてもよい。
ここに示された実施形態に関して記述された方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されたソフトウェアモジュール、または2つの組合せで直接具体化されてもよい。ソフトウェアモジュールは、RAM、フラッシュメモリ、ROM、EPROM、EEPROM、レジスタ、ハードディスク、取外し可能ディスク、CD−ROMまたは技術で既知の記憶媒体の他の形式に存在してもよい。典型的な記憶媒体は、プロセッサが記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるように、プロセッサにつながれる。代案では、記憶媒体は、プロセッサに集積されてもよい。プロセッサと記憶媒体は、ASICに存在してもよい。ASICは、ユーザ端末に存在してもよい。代案では、プロセッサと記憶媒体は、ユーザ端末の個別部品として存在してもよい。
1つ以上の典型的な実施形態では、記述された機能は、ハードウェア、ソフトウェア、ファームウェアまたはそれらの任意のコンビネーション中でインプリメントされてもよい。もしソフトウェア中でインプリメントされれば、機能は、コンピュータ可読媒体についての1つ以上の命令またはコードの上で格納または送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体とある位置から別の位置へコンピュータプログラムの転送を促進するあらゆる媒体を具備する通信媒体との両方を含んでいる。記憶媒体は、コンピュータによってアクセスすることができるあらゆる利用可能な媒体でもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、または、命令またはデータ構造の形で所望のプログラムコードを運ぶまたは格納するために使用することができ、コンピュータによってアクセスすることができる他の媒体を具備することができる。さらに、どんな接続も、適切にコンピュータ可読媒体と称される。例えば、同軸ケーブル、光ファイバーケーブル、撚線対、ディジタル加入者線(DSL)または赤外線、無線およびマイクロ波のような無線技術を使用して、ソフトウェアが、ウェブサイト、サーバまたは他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバーケーブル、撚線対、DSLまたは赤外線、無線およびマイクロ波のような無線技術は、媒体の定義に含まれている。ここで使用されたディスク(disk)とディスク(disc)は、コンパクトディスク(CD)、レーザーディスク(登録商標)、光ディスク、ディジタルバーサタイルディスク(DVD)、フロッピー(登録商標)ディスクおよびブルーレイディスクを含んでいる。ここで、ディスク(disk)は、通常磁気的にデータを再生する。一方、ディスク(disc)は、レーザーでデータを光学的に再生する。上記のもののコンビネーションも、コンピュータ可読媒体の範囲内で含まれているべきである。
示された典型的な実施形態の前の記述は、どんな当業者も示された発明を作るまたは使用することを可能にするために提供される。これらの典型的な実施形態への様々な変更は、当業者に容易に明白になる。また、ここに定義された総括的な法則は、発明の趣旨または範囲から逸脱することなく、他の実施形態に適用されてもよい。したがって、本発明は、ここに示された実施形態に制限されたようには意図されないが、ここに示された法則と新規な特徴と一致する最も広い範囲を与えられることになっている。

Claims (31)

  1. 切り替え可能な増幅器を含む装置であって、
    並列入力トランジスタペアと、
    前記並列入力トランジスタペアを選択的にイネーブルするコア増幅器回路と、
    を具備する装置。
  2. 前記コア増幅器回路は、入力トランジスタペアを含む、請求項1の装置。
  3. 前記コア増幅器回路中の前記入力トランジスタペアは、不変にイネーブルされる、請求項2の装置。
  4. 前記並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタよりチャネルエリアが大きいトランジスタからなる、請求項2の装置。
  5. 前記並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタとチャネルエリアが等しいトランジスタからなる、請求項2の装置。
  6. 前記並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタよりチャネルエリアが小さいトランジスタからなる、請求項2の装置。
  7. 前記切り替え可能な増幅器は、スイッチをさらに有し、
    前記選択的にイネーブルすることは、所望の現在の動作モードに基づいて前記スイッチをオンおよびオフすることを含んでいる、請求項6の装置。
  8. 前記装置は、ワイヤレス通信装置である、請求項1の装置。
  9. 前記装置は、前記並列入力トランジスタペアを選択的にイネーブルすることによって、第1の動作モードと第2の動作モードとの間で操作可能なマルチモードワイヤレス通信装置である、請求項1の装置。
  10. 第1の動作モードと第2の動作モードとの間で操作可能な装置であって、
    切り替え可能な増幅器と、
    前記切り替え可能な増幅器中の複数の入力トランジスタペアを選択的にイネーブルおよびディセーブルするためのレシーバロジック回路と、
    を具備する装置。
  11. 前記複数の入力トランジスタペアは、サイズが等しい、請求項10の装置。
  12. 前記複数の入力トランジスタペアは、サイズが等しくない、請求項10の装置。
  13. 前記選択的にイネーブルおよびディセーブルすることは、現在の動作モードに基づく、請求項10の装置。
  14. 前記切り替え可能な増幅器は、スイッチをさらに有し、
    前記選択的にイネーブルおよびディセーブルすることは、現在の所望の動作モードに基づいて前記スイッチをオンおよびオフすることを含んでいる、請求項10の装置。
  15. 切り替え可能な増幅器中の少なくとも1つの並列入力トランジスタペアを選択的にイネーブルおよびディセーブルするためのレシーバロジック回路を具備する、第1の動作モードと第2の動作モードとの間で操作可能な装置であって、
    前記切り替え可能な増幅器は、スイッチと、それと関連する入力トランジスタペアを備えるコア増幅器回路とを有し、
    前記少なくとも1つの並列入力トランジスタペアに第1の入力信号をつなぐために前記スイッチを閉じることを具備する方法。
  16. 前記コア増幅器回路中の前記入力トランジスタペアは、不変にイネーブルされる、請求項15の方法。
  17. 前記少なくとも1つの並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタよりチャネルエリアが大きいトランジスタからなる、請求項15の方法。
  18. 前記少なくとも1つの並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタとチャネルエリアが等しいトランジスタからなる、請求項15の方法。
  19. 前記少なくとも1つの並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタよりチャネルエリアが小さいトランジスタからなる、請求項15の方法。
  20. 前記装置は、ワイヤレス通信装置である、請求項15の方法。
  21. 前記装置は、前記少なくとも1つの並列入力トランジスタペアを選択的にイネーブルすることによって、前記第1の動作モードと前記第2の動作モードとの間で操作可能なマルチモードワイヤレス通信装置である、請求項15の方法。
  22. 切り替え可能な増幅器中の少なくとも1つの並列入力トランジスタペアを選択的にイネーブルおよびディセーブルするためのレシーバロジック回路と、前記切り替え可能な増幅器中のコア増幅器回路に関連した入力トランジスタペアとを具備する、第1の動作モードと第2の動作モードとの間で操作可能な装置であって、
    前記少なくとも1つの並列入力トランジスタペアに第1の入力信号をつなぐために、前記切り替え可能な増幅器中のスイッチの第1のセットを閉じることと、
    前記コア増幅器回路中の前記入力トランジスタペアを分離するために、前記切り替え可能な増幅器中のスイッチの第2のセットを開くことと、
    を具備する方法。
  23. 前記少なくとも1つの並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタよりチャネルエリアが大きいトランジスタからなる、請求項22の方法。
  24. 前記少なくとも1つの並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタとチャネルエリアが等しいトランジスタからなる、請求項22の方法。
  25. 前記少なくとも1つの並列入力トランジスタペアは、前記コア増幅器回路の前記入力トランジスタペア中のトランジスタよりチャネルエリアが小さいトランジスタからなる、請求項22の方法。
  26. 前記装置は、ワイヤレス通信装置である、請求項22の方法。
  27. 前記装置は、前記少なくとも1つの並列入力トランジスタペアを選択的にイネーブルすることによって、前記第1の動作モードと前記第2の動作モードとの間で操作可能なマルチモードワイヤレス通信装置である、請求項22の方法。
  28. 入力信号を増幅し、少なくとも1つの並列入力トランジスタペアを有するための手段と、
    アクティブ負荷を駆動するためのコア増幅器回路手段と、
    を具備する装置。
  29. 第1の動作モードと第2の動作モードとの間で操作可能な装置であって、
    切り替え可能な増幅器中の複数の入力トランジスタペアと、
    前記複数の入力トランジスタペアを選択的にイネーブルおよびディセーブルするための手段と、
    を具備する装置。
  30. 第1の動作モードと第2の動作モードとの間で操作可能な装置であって、
    切り替え可能な増幅器中の少なくとも1つの並列入力トランジスタペアを選択的にイネーブルおよびディセーブルするための手段であって、前記切り替え可能な増幅器は、スイッチとそれと関連する入力トランジスタペアを備えるコア増幅器回路とを有する、手段と、
    前記少なくとも1つの並列入力トランジスタペアに第1の入力信号をつなぐためにスイッチを閉じるための手段と、
    を具備する装置。
  31. 第1の動作モードと第2の動作モードとの間で操作可能な装置であって、
    切り替え可能な増幅器中の少なくとも1つの並列入力トランジスタペア、および前記切り替え可能な増幅器中のコア増幅器回路に関連した入力トランジスタペアを選択的にイネーブルおよびディセーブルするための手段と、
    前記少なくとも1つの並列入力トランジスタペアに第1の入力信号をつなぐために、前記切り替え可能な増幅器中のスイッチの第1のセットを閉じるための手段と、
    前記コア増幅器回路中の前記入力トランジスタペアを分離するために、前記切り替え可能な増幅器中のスイッチの第2のセットを開くための手段と、
    を具備する装置。
JP2012511020A 2009-05-13 2010-05-13 切り替え可能な入力ペア演算増幅器 Active JP5497159B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/465,553 2009-05-13
US12/465,553 US8195119B2 (en) 2009-05-13 2009-05-13 Switchable input pair operational amplifiers
PCT/US2010/034784 WO2010132699A1 (en) 2009-05-13 2010-05-13 Switchable input pair operational amplifiers

Publications (2)

Publication Number Publication Date
JP2012527191A true JP2012527191A (ja) 2012-11-01
JP5497159B2 JP5497159B2 (ja) 2014-05-21

Family

ID=42262318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012511020A Active JP5497159B2 (ja) 2009-05-13 2010-05-13 切り替え可能な入力ペア演算増幅器

Country Status (7)

Country Link
US (1) US8195119B2 (ja)
EP (1) EP2430749B1 (ja)
JP (1) JP5497159B2 (ja)
KR (1) KR101351153B1 (ja)
CN (1) CN102422529B (ja)
TW (1) TW201114171A (ja)
WO (1) WO2010132699A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9998083B2 (en) * 2010-06-08 2018-06-12 Liberty University High frequency transmitters and receivers
US8913976B2 (en) * 2012-10-23 2014-12-16 Qualcomm Incorporated Amplifiers with shunt switches
US9312821B2 (en) * 2013-05-07 2016-04-12 Maxlinear, Inc. Method and system for a configurable low-noise amplifier with programmable band-selection filters
US10601423B2 (en) * 2013-11-28 2020-03-24 Nxp Usa, Inc. Low-voltage differential signaling (differential signaling) driver circuit and method of enabling and disabling a differential signaling driver circuit
CN105376660B (zh) * 2014-08-17 2020-10-30 天工方案公司 与通过模式或频率划分的输入兼容的功率放大器接口
US10608592B2 (en) * 2017-02-23 2020-03-31 Mediatek Inc. Linear amplifier having higher efficiency for envelope tracking modulator
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
US11105891B2 (en) * 2018-12-13 2021-08-31 Semiconductor Components Industries, Llc Multi-input downconversion mixer
US11569797B2 (en) * 2020-06-24 2023-01-31 Analog Devices Inc Transconductor circuits with programmable tradeoff between bandwidth and flicker noise

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015409A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP2006237711A (ja) * 2005-02-22 2006-09-07 Renesas Technology Corp マルチバンド低雑音増幅器、マルチバンド低雑音増幅器モジュール、無線用半導体集積回路およびマルチバンドrfモジュール
JP2006279963A (ja) * 2005-03-29 2006-10-12 Integrant Technologies Inc 可変利得モードを持つ低雑音増幅器及び差動増幅器
WO2007105282A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited ゲイン可変増幅器
JP2009010826A (ja) * 2007-06-29 2009-01-15 Sony Corp マルチバンド低雑音増幅器および無線通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH658349A5 (fr) * 1984-05-04 1986-10-31 Centre Electron Horloger Amplificateur a compensation de la tension de decalage d'entree.
TWI224418B (en) * 2003-06-05 2004-11-21 Ind Tech Res Inst Multi-band low-noise amplifier
JP4291100B2 (ja) * 2003-10-01 2009-07-08 日本電気株式会社 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
US7358816B2 (en) 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
KR100708117B1 (ko) * 2004-11-11 2007-04-16 삼성전자주식회사 가변 이득 증폭기
US7486135B2 (en) * 2007-05-29 2009-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Configurable, variable gain LNA for multi-band RF receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015409A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP2006237711A (ja) * 2005-02-22 2006-09-07 Renesas Technology Corp マルチバンド低雑音増幅器、マルチバンド低雑音増幅器モジュール、無線用半導体集積回路およびマルチバンドrfモジュール
JP2006279963A (ja) * 2005-03-29 2006-10-12 Integrant Technologies Inc 可変利得モードを持つ低雑音増幅器及び差動増幅器
WO2007105282A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited ゲイン可変増幅器
JP2009010826A (ja) * 2007-06-29 2009-01-15 Sony Corp マルチバンド低雑音増幅器および無線通信装置

Also Published As

Publication number Publication date
TW201114171A (en) 2011-04-16
US8195119B2 (en) 2012-06-05
CN102422529B (zh) 2014-11-26
US20100289579A1 (en) 2010-11-18
EP2430749B1 (en) 2018-01-10
WO2010132699A1 (en) 2010-11-18
KR20120018795A (ko) 2012-03-05
CN102422529A (zh) 2012-04-18
JP5497159B2 (ja) 2014-05-21
KR101351153B1 (ko) 2014-01-14
EP2430749A1 (en) 2012-03-21

Similar Documents

Publication Publication Date Title
JP5497159B2 (ja) 切り替え可能な入力ペア演算増幅器
JP5139582B2 (ja) プログラマブルオフ電圧を有する増幅器
US8842410B2 (en) Switchable inductor network
US8928415B2 (en) Adjustable gain for multi-stacked amplifiers
US8442451B1 (en) Transmitter and receiver impedence control using shunt switches
KR101126054B1 (ko) 차동 입력을 갖는 직교위상 출력 저잡음 트랜스컨덕턴스 증폭기
KR101546404B1 (ko) 고효율 송신기
TW201126898A (en) Common-gate common-source amplifier
JP2012532511A (ja) Rf駆動増幅器送信機における利得制御の直線性
WO2014100521A1 (en) Concurrent matching network using transmission lines for low loss in a duplexer
JP2009005092A (ja) 利得可変型低雑音増幅器
US9166534B2 (en) Tunable loadline
KR102095867B1 (ko) 음성 피드백 루프를 포함하는 저전력, 저잡음 증폭기
JP2009225342A (ja) 利得可変型低雑音増幅器
US9160309B2 (en) Area efficient baseband filter
US9065386B2 (en) Low voltage operation for a power amplifier
US20100327844A1 (en) Current mirror, devices including same, and methods of operation thereof
US8576011B2 (en) Amplifier with high power supply noise rejection
JP2016534569A (ja) 改良された線形性を有する金属酸化物半導体(mos)キャパシタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130624

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5497159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250