KR20120018795A - 스위칭가능 입력 쌍 연산증폭기 - Google Patents

스위칭가능 입력 쌍 연산증폭기 Download PDF

Info

Publication number
KR20120018795A
KR20120018795A KR1020117029852A KR20117029852A KR20120018795A KR 20120018795 A KR20120018795 A KR 20120018795A KR 1020117029852 A KR1020117029852 A KR 1020117029852A KR 20117029852 A KR20117029852 A KR 20117029852A KR 20120018795 A KR20120018795 A KR 20120018795A
Authority
KR
South Korea
Prior art keywords
input transistor
transistor pair
transistors
mode
switchable
Prior art date
Application number
KR1020117029852A
Other languages
English (en)
Other versions
KR101351153B1 (ko
Inventor
마르코 카시아
알렉산다르 엠 타지크
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120018795A publication Critical patent/KR20120018795A/ko
Application granted granted Critical
Publication of KR101351153B1 publication Critical patent/KR101351153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/429—Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21136—An input signal of a power amplifier being on/off switched
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21178—Power transistors are made by coupling a plurality of single transistors in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

스위칭가능 증폭기를 설계하는 기술이 설명된다. 일 양태에서, 하나 이상의 병렬 입력 트랜지스터 쌍들을 선택적으로 인에이블하도록 구성된 코어 증폭기 회로를 포함하는 스위칭가능 증폭기가 기술된다. 코어 증폭기 회로는 영구적으로 인에이블된 입력 트랜지스터 쌍을 포함한다. 다른 양태에서, 스위칭가능 증폭기 내의 복수의 입력 트랜지스터 쌍들을 선택적으로 인에이블 및 디스에이블하는 수신기 로직 회로를 포함하는, 제 1 동작 모드와 제 2 동자 모드 사이에서 동작가능한 디바이스가 기술되며, 여기서 스위칭가능 증폭기는 수신기 로직 회로에 커플링되어 그 안의 트랜지스터 쌍을 선택적으로 인에이블 및 디스에이블하는 코어 증폭기 회로를 포함한다. 기술된 스위칭가능 증폭기들은 디바이스의 현재의 동작 모드에 기초하여 다양한 증폭기 성능 특성들을 제공하는 능력을 야기한다.

Description

스위칭가능 입력 쌍 연산증폭기{SWITCHABLE INPUT PAIR OPERATIONAL AMPLIFIERS}
본 개시는 일반적으로 전자장치에 관한 것으로서, 특히 스위칭가능 입력 쌍 연산증폭기에 관한 것이다.
다중대역 가능 셀룰러 디바이스와 같은 상이한 모드들에서 동작하도록 설계된 통신 디바이스에 있어서, 다수의 증폭기가 통상 각각의 동작 모드에 대응하여 사용된다. 예를 들어, 각각의 증폭기는 GSM (Global System for Mobile Communication), CDMA (Code Division Multiple Access), LTE (Long Term Evolution), WiMax (Worldwide Interoperability for Microwave Access), WLAN (Wireless Local Area Network) 및 블루투스 또는 다른 PAN (Personal Area Networks) 과 같은 관련된 셀룰러 기술에 대응하는 수신 신호를 증폭할 수도 있다. 이것은 각각의 증폭기가 대응하는 셀룰러 기술에 대하여 매우 낮은 1/f 잡음, 증가된 대역폭, 또는 고주파에서 동작하는 능력과 같은 관련된 성능 특성을 최대화하도록 설계되어야 하기 때문이다.
도 1 은 다중 모드에서 동작할 때 원하는 착신 신호를 각각 증폭하는 복수의 증폭기 (104 및 105) 를 갖는 종래의 디바이스 (100) 의 고레벨 블록도이다. 특정의 예에서, 디바이스 (100) 는 GSM 및 LTE 셀룰러 기술 양자 모두에 대한 수신 신호를 처리할 수 있다. 수신된 신호를 포함하는 전자기파는 안테나 (101) 에 의해 흡수되어 제어 스위치 (102 및 103) 를 적절하게 인에이블 및 디스에이블함으로써 수신기 로직 (106) 에 의해 (GSM 동작 모드와 관련된) 증폭기 (104) 또는 (LTE 동작 모드와 관련된) 증폭기 (105) 로 선택적으로 라우팅된다. GSM 모드에서 동작하는 경우, 스위치 (102) 는 폐쇄되고 스위치 (103) 은 개방되어, 수신된 신호가 GSM 증폭기 (104) 로 흐르는 것을 허용하고 수신된 신호가 LTE 증폭기 (105) 로 흐르는 것을 막는다. 증폭기 (104) 는 GSM 셀룰러 기술의 저잡음 요건을 충족시키는 저잡음 성능을 제공하도록 구성된다. 증폭기 (104) 는 대형 입력 트랜지스터 쌍을 이용함으로써 이러한 저잡음 성능을 달성할 수도 있다. 대형 트랜지스터는 큰 게이트 커패시턴스를 갖기 때문에 작은 1/f 잡음을 나타내며, 이것은 채널 전하에 있어서의 변동을 평활화한다. 따라서, 트랜지스터가 크면 클수록 결과의 1/f 잡음은 더 낮다. 평균 제곱 1/f 드레인 잡음 전류는 다음가 같이 표현될 수 있다.
Figure pct00001
여기서, W 는 게이트 폭이고, L 은 게이트 길이이며, Cox 는 트랜지스터 게이트 커패시턴스이고, gm 은 트랜지스터 트랜스컨덕턴스이며, f 는 동작 주파수이고, K 는 실험 상수이며, BW 는 트랜지스터의 잡음 대역폭이다. 따라서, 트랜지스터 게이트 면적에서의 증가는 트랜지스터 1/f 잡음에서의 감소를 야기한다.
LTE 모드에서 동작하는 경우, 스위치 (103) 는 폐쇄되고 스위치 (102) 는 개방되어, 수신된 신호가 증폭기 (105) 로 흐르는 것을 허용하고 수신된 신호가 GSM 증폭기 (104) 로 흐르는 것을 막는다. LTE 증폭기 (105) 는 LTE 셀룰러 기술의 주파수 요건을 충족시키는 고주파 성능을 제공하도록 구성된다. LTE 증폭기 (105) 는 소형 입력 트랜지스터 쌍을 이용함으로써 이러한 고주파 성능을 달성할 수도 있다. 소형 트랜지스터는 작은 게이트 커패시턴스를 갖기 때문에 높은 동작 주파수를 나타내며, 이것은 트랜지스터를 충전 및 방전하는데 필요한 시간을 감소시킨다. 트랜지스터 단위 이득 주파수는 다음과 같이 표현될 수 있다.
여기서, gm 은 트랜지스터의 트랜스컨덕턴스이고, Cgs 는 게이터 대 소스 커패시턴스이며, Cgd 는 게이터 대 드레인 커패시턴스이다.
도 2 는 도 1 에 도시된 디바이스의 저레벨 회로도이다. 증폭기 (104) 는 전류원 (205) 에 공통 소스 구성으로 커플링된 대형 트랜지스터 (203 및 204) 로 구성된다. 대형 트랜지스터 (203) 의 드레인은 저항기 (206) (아마도 더 일반적이어야 하고 부하로 칭해야 한다; 예를 들어 능동 부하가 사용될 수 있다) 의 제 1 단자에 커플링된다. 대형 트랜지스터 (204) 의 드레인은 저항기 (207) 의 제 1 단자에 커플링된다. 저항기 (206 및 207) 의 제 2 단자는 전원 (VDD) 에 커플링된다.
LTE 증폭기 (105) 는 전류원 (210) 에 공통 소스 구성으로 커플링된 소형 트랜지스터 (208 및 209) 를 포함한다. 소형 트랜지스터 (208) 의 드레인은 저항기 (211) 의 제 1 단자에 커플링된다. 소형 트랜지스터 (209) 의 드레인은 저항기 (212) 의 제 1 단자에 커플링된다. 저항기 (211 및 212) 의 제 2 단자는 전원 (VDD) 에 커플링된다.
상술된 요구된 성능 특성에 따르면, 디바이스 (100) 는 스위치 (213-220) 중 선택된 스위치들을 인에이블 및 디스에이블함으로써 원하는 증폭기를 선택할 수 있다. 예를 들어 GSM 모드에서 동작하는 경우, 스위치 (214, 216, 219 및 220) 는 폐쇄되고, 스위치 (213, 215, 216 및 218) 은 개방된다. 이러한 스위칭 구성은 증폭기 (105) 의 트랜지스터 (208 및 209) 의 게이트 단자들을 접지하고 입력 신호 (Vin+ 및 Vin-) 를 증폭기 (104) 의 트랜지스터 (203 및 204) 의 게이트 단자들로 전환시키며, 따라서 GSM 동작 모드를 인에이블하고 증폭기 (105) 가 동작하는 것을 막는다.
대조적으로, LTE 모드에서 동작하는 경우, 스위치 (214, 216, 219 및 220) 이 개방되고 스위치 (213, 215, 216 및 218) 가 폐쇄된다. 이러한 스위칭 구성은 증폭기 (104) 의 트랜지스터 (203 및 204) 의 게이트 단자들을 접지하고 입력 신호 (Vin+ 및 Vin-) 를 증폭기 (105) 의 트랜지스터 (208 및 209) 의 게이트 단자들로 전환시키며, 따라서 LTE 동작 모드를 인에이블하고 증폭기 (104) 가 동작하는 것을 막는다.
따라서, 종래의 디바이스는 각각의 동작 모드에 대해 별개의 증폭기 회로를 이용함으로써 각각의 동작 모드에 대한 원하는 성능 특성을 달성하기 위해 복수의 증폭기를 사용한다.
도 1 은 다중 모드에서 동작할 때 원하는 착신 신호를 각각 증폭하는 복수의 증폭기 (104 및 105) 를 갖는 종래의 디바이스 (100) 의 고레벨 블록도이다.
도 2 는 도 1 에 도시된 디바이스의 저레벨 회로도이다.
도 3 은 예시적인 실시형태에 따른 각 동작 모드에 대해 단일의 스위칭가능 증폭기를 사용하는 다중 모드 디바이스의 고레벨 블록도를 나타낸다.
도 4 는 제 1 예시적인 실시형태에 따른 제 1 스위칭 구성을 갖는 도 3 에 도시된 스위칭가능 증폭기의 저레벨 회로도이다.
도 5 는 제 1 예시적인 실시형태에 따른 제 2 스위칭 구성을 갖는 도 3 에 도시된 스위칭가능 증폭기의 저레벨 회로도이다.
도 6 은 제 2 예시적인 실시형태에 따른 제 3 스위칭 구성을 갖는 도 3 에 도시된 스위칭가능 증폭기의 저레벨 회로도이다.
도 7 은 제 2 예시적인 실시형태에 따른 제 4 스위칭 구성을 갖는 도 3 에 도시된 스위칭가능 증폭기의 저레벨 회로도이다.
도 8 은 도 4 및 도 5 에 도시된 제 1 및 제 2 스위칭 구성 사이에서 스위칭하는데 사용되는 수신기 로직 회로의 동작 흐름을 도시하는 흐름도이다.
도 9 는 도 6 및 도 7 에 도시된 제 3 및 제 4 스위칭 구성 사이에서 스위칭하는데 사용되는 수신기 로직 회로의 동작 흐름을 도시하는 흐름도이다.
용어 "예시적인" 은 여기서 "예, 예시 또는 실례로서 작용하는" 을 의미하도록 사용된다. 여기서 "예시적인" 으로서 기술된 임의의 실시형태는 다른 실시형태들에 비해 반드시 바람직하다거나 이롭다고 해석되지 않아야 한다.
첨부된 도면과 관련하여 이하에 언급된 상세한 설명은 본 발명의 예시적인 실시형태들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 실시형태들을 나타내는 것으로 의도되지 않는다. 이 명세서 전체에 걸쳐 사용된 용어 "예시적인" 은 "예, 예시 또는 실례로서 작용하는" 을 의미하며, 다른 예시적인 실시형태들에 비해 반드시 바람직하다거나 이롭다고 해석되지 않아야 한다. 상세한 설명은 본 발명의 예시적인 실시형태들의 철저한 이해를 제공할 목적으로 특정의 상세를 포함한다. 본 발명의 예시적인 실시형태들이 이들 특정의 상세 없이 실시될 수도 있다는 것은 당업자에게는 명백할 것이다. 일부 예시에 있어서, 잘 알려진 구조들 및 디바이스들은 여기에 제시된 예시적인 실시형태들의 신규성을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다.
도 3 은 예시적인 실시형태에 따른 각 동작 모드에 대해 단일의 스위칭가능 증폭기 (302) 를 사용하는 다중 모드 디바이스 (300) 의 고레벨 블록도를 나타낸다. 다중 모드 디바이스 (300) 는 스위칭가능 증폭기 (302) 의 입력 단자에 커플링되는 송신된 신호를 수신하는 안테나 (301) 를 포함한다. 스위칭가능 증폭기 (302) 의 출력은 수신기 로직 회로 (303) 에 커플링된다.
도 4 는 제 1 예시적인 실시형태에 따른 제 1 스위칭 구성을 갖는 도 3 에 도시된 스위칭가능 증폭기 (302) 의 저레벨 회로도이다.
도 5 는 제 1 예시적인 실시형태에 따른 제 2 스위칭 구성으로 도 3 에 도시된 스위칭가능 증폭기 (302) 의 저레벨 회로도이다.
도 4 를 참조하면, 스위칭가능 증폭기 (302) 는 코어 증폭기 회로 (400), 부수적인 입력 트랜지스터 (403 및 404) 의 쌍 및 제 1 스위칭 구성으로 배열된 제어 스위치 (408-411) 로 구성되는 것으로 도시된다. 코어 증폭기 회로 (400) 는 전류원 (405) 에 공통 소스 구성으로 커플링된 소형 트랜지스터 (401 및 402) 를 포함한다. 소형 트랜지스터 (401) 의 드레인은 저항기 (406) 의 제 1 단자에 커플링된다. 소형 트랜지스터 (402) 의 드레인은 저항기 (407) 의 제 1 단자에 커플링된다. 저항기 (406) 및 저항기 (407) 의 제 2 단자는 전원 (VDD) 에 커플링된다.
소형 트랜지스터 (401 및 402) 는 도 4 에 도시된 회로 구성에서 항상 인에이블된다. 그러나, 스위치 (408-411) 는 대형 트랜지스터 (403 및 404) 가 인에이블되는지 여부를 제어한다. 소형 입력 트랜지스터 쌍 성능을 원하는 경우, 도 4 에 도시되어 있으며 도 8 에 도시된 흐름도에서 기술된 바와 같이, 스위치 (408 및 410) 는 개방되는 반면, 스위치 (409 및 411) 는 폐쇄된다. 이러한 제 1 스위칭 구성에서, 대형 트랜지스터 (403 및 404) 의 게이트는 각각 입력 신호 (Vin+ 및 Vin-) 로 부터 격리되고 접지에 커플링되어, 코어 증폭기 회로 (400) 내의 대형 입력 쌍 트랜지스터 (403 및 404) 를 디스에이블한다. 대형 입력 쌍 트랜지스터 (403 및 404) 의 디스에이블은 유효 입력 트랜지스터 쌍 커패시턴스들이 소형 입력 쌍 트랜지스터 (401 및 402) 의 최소 커패시턴스 값과 동일하게 유지되기 때문에 코어 증폭기 회로 (400) 의 대역폭을 최대화한다.
이러한 소형 입력 트랜지스터 쌍 성능 구성은 높은 증폭기 대역폭을 요구하는, LTE 셀룰러 기술과 같은 셀룰러 기술들에 대해 바람직할 수도 있다.
도 4 에 도시된 예시적인 실시형태가 단지 하나의 스위칭가능 병렬 입력 트랜지스터 쌍만을 도시하지만, 당업자는 다수의 스위칭가능 병렬 입력 트랜지스터 쌍들이 스위칭가능 증폭기 (302) 에 의한 더욱 양호한 성능 특성을 더욱 강화 또는 달성하는데 이용될 수도 있다는 것을 용이하게 인정 및 이해할 것이다.
도 5 는 제 2 스위칭 구성의 스위칭가능 증폭기 (302) 를 도시한다. 여기서, 제어 스위치 (408-411) 는 대형 입력 트랜지스터 쌍 (403, 404) 을 인에이블하도록 구성된다.
소형 트랜지스터 (401 및 402) 는 도 5 에 도시된 회로 구성으로 항상 인에이블 (즉, 영구적으로 인에이블) 된다. 그러나, 스위치 (408-411) 는 대형 트랜지스터 (403 및 404) 가 인에이블되는지 여부를 제어한다. 대형 입력 트랜지스터 쌍 성능을 원하는 경우, 도 5 에 도시되어 있으며 도 8 에 도시된 흐름도에서 기술된 바와 같이, 스위치 (408 및 410) 는 폐쇄되고, 스위치 (409 및 411) 는 개방된다. 이러한 제 2 스위칭 구성에서, 트랜지스터 (403 및 404) 의 게이트들은 각각 입력 신호 (Vin+ 및 Vin-) 에 커플링되고 접지로부터 격리되어, 대형 입력 쌍 트랜지스터 (403 및 404) 를 인에이블한다. 대형 트랜지스터 (403 및 404) 가 인에이블되는 경우, 그 결과는 트랜지스터 (402 및 403) 의 병렬 조합 뿐아니라, 트랜지스터 (401 및 403) 의 병렬 조합이다. 즉, 트랜지스터 (401 및 403) 의 게이트, 드레인 및 소스는 함께 커플링된다. 마찬가지로, 트랜지스터 (402 및 404) 의 게이트, 드레인 및 소스는 함께 커플링된다. 이것은 각각의 입력 트랜지스터가 병렬로 커플링된 각 트랜지스터의 채널 면적의 합과 동일한 유효 채널 면적을 갖는 유효 입력 트랜지스터 쌍을 야기한다. 결과적인 유효 입력 트랜지스터의 유효 채널 면적은 다음과 같이 표현될 수 있다.
Figure pct00003
여기서, A401 은 트랜지스터 (401) 의 채널 면적이고, A403 은 트랜지스터 (403) 의 채널 면적이며, A402 는 트랜지스터 (402) 의 채널 면적이고, A404 는 트랜지스터 (404) 의 채널 면적이다.
이러한 방식으로, 게이트 대 드레인 커패시턴스 뿐아니라 게이트 대 소스 커패시턴스가 함께 합산되어 각각의 병렬 트랜지스터에서의 커패시턴스의 합과 동일한 유효 커패시턴스를 생성한다. 유효 게이트 대 소스 커패시턴스는 다음과 같이 표현될 수도 있다.
Figure pct00004
여기서, Cgs _401 은 트랜지스터 (401) 의 게이트 대 소스 커패시턴스이고, Cgs_403 은 트랜지스터 (403) 의 게이트 대 소스 커패시턴스이며, Cgs _402 는 트랜지스터 (403) 의 게이트 대 소스 커패시턴스이고, Cgs _404 는 트랜지스터 (404) 의 게이트 대 소스 커패시턴스이다.
유효 게이트 대 드레인 커패시턴스는 다음과 같다.
Figure pct00005
여기서, Cgd _401 은 트랜지스터 (401) 의 게이트 대 드레인 커패시터스이고, Cgd_403 은 트랜지스터 (403) 의 게이트 대 드레인 커패시턴스이며, Cgd _402 는 트랜지스터 (402) 의 게이트 대 드레인 커패시턴스이고, Cgd _404 는 트랜지스터 (404) 의 게이트 대 드레인 커패시턴스이다.
따라서, 이러한 대형 입력 트랜지스터 쌍 구성은 더욱 큰 채널 면적 및 증가된 트랜지스터 커패시턴스를 갖는 유효 트랜지스터 쌍을 야기한다. 이것은 상기 식 1 에 표현된 바와 같이 트랜지스터 채널 면적이 증가함에 따라 1/f 잡음이 감소하기 때문에 1/f 잡음의 감소를 초래한다. 그러나, 이것은 또한 상기 식 2 에 표현된 바와 같이 트랜지스터 커패시턴스가 증가함에 따라 트랜지스터 대역폭이 감소하기 때문에 트랜지스터 대역폭의 감소를 야기한다.
따라서, 이러한 대형 입력 트랜지스터 쌍 구성은 낮은 1/f 잡음 및 감소된 증폭기 대역폭을 요구하는, GSM 셀룰러 기술과 같은 셀룰러 기술들에 바람직할 수도 있다.
도 6 은 제 2 예시적인 실시형태에 따른 제 3 스위칭 구성을 갖는 도 3 에 도시된 스위칭가능 증폭기 (302) 의 저레벨 회로도이다.
도 7 은 제 2 예시적인 실시형태에 따른 제 4 스위칭 구성으로 도 3 에 도시된 스위칭가능 증폭기 (302) 의 저레벨 회로도이다.
도 6 및 도 7 을 참조하면, 스위칭가능 증폭기 (302) 는 2 개의 스위칭가능 병렬 입력 트랜지스터 쌍들로 도시되어 있다. 제 1 입력 트랜지스터 쌍은 소형 트랜지스터 (401 및 402) 로 구성된다. 제 2 입력 트랜지스터 쌍은 스위칭 구성이 상이하고 제어 스위치 (608-615) 로 구성되는 것을 제외하고, 도 4 및 도 5 에서와 같이 대형 트랜지스터 (403 및 404) 로 구성된다. 도 6 에 도시된 제 3 스위칭 구성에서, 제어 스위치 (608-615) 는 대형 입력 트랜지스터 (403 및 404) 를 디스에이블하고 소형 입력 트랜지스터 (401 및 402) 를 인에이블하도록 구성된다. 코어 증폭기 회로 (400) 는 도 4 및 도 5 에서와 동일하고 전류원 (405) 에 공통 소스 구성으로 커플링되는 소형 트랜지스터 (401 및 402) 를 포함한다. 상세히 설명하면, 소형 트랜지스터 (401) 의 드레인은 저항기 (406) 의 제 1 단자에 커플링되고 소형 트랜지스터 (402) 의 드레인은 저항기 (407) 의 제 1 단자에 커플링된다. 저항기 (406) 및 저항기 (407) 의 제 2 단자는 전원 (VDD) 에 커플링된다.
이러한 제 3 스위칭 구성에서, 소형 입력 트랜지스터 쌍 (401 및 402) 은 항상 인에이블되는 것은 아니다. 오히려, 스위치 (608-615) 가 대형 트랜지스터 (403 및 404) 또는 소형 트랜지스터 (401 및 402) 가 인에이블되는지 여부를 제어한다. 소형 입력 트랜지스터 쌍 성능을 원하는 경우, 도 6 에 도시되어 있으며 도 9 에 도시된 흐름도에 기술된 바와 같이, 스위치 (609, 611, 613 및 615) 가 개방되고 스위치 (608, 610, 612 및 614) 가 폐쇄된다. 이러한 제 3 스위칭 구성에서, 대형 트랜지스터 쌍 (403 및 404) 의 게이트들은 각각 입력 신호 (Vin+ 및 Vin-) 로부터 격리되고 접지에 커플링되어, 스위칭가능 증폭기 (400) 내의 대형 입력 쌍 트랜지스터 (403 및 404) 를 디스에이블한다. 한편, 소형 트랜지스터 (401 및 402) 는 각각 입력 신호 (Vin+ 및 Vin-) 에 커플링되어, 소형 입력 트랜지스터 쌍 (401 및 402) 을 인에이블한다. 대형 입력 트랜지스터 쌍 (403 및 404) 의 디스에이블 및 소형 입력 트랜지스터 쌍 (401 및 402) 의 인에이블은 소형 입력 쌍 트랜지스터 (401 및 402) 가 대형 입력 쌍 트랜지스터 (403 및 404) 보다 더 작은 게이트 대 드레인 및 게이트 대 소스 커패시턴스를 갖기 때문에 스위칭가능 증폭기 (400) 의 대역폭를 최대화한다. 트랜지스터 커패시턴스와 트랜지스터 대역폭 사이의 역 관계는 식 2 에서 상술되어 있다.
이러한 소형 입력 트랜지스터 쌍 성능 구성은 높은 증폭기 대역폭을 요구하는, LTE 셀룰러 기술과 같은 셀룰러 기술들에 바람직할 수도 있다.
도시된 제 2 실시형태와 관련한 도 7 에 도시된 제 4 스위칭 구성에서, 제어 스위치 (608-615) 는 대형 입력 트랜지스터 쌍 (403 및 404) 를 인에이블하고 소형 입력 트랜지스터 쌍 (401 및 402) 을 디스에이블하도록 구성된다. 또한, 코어 증폭기 회로 (400) 는 도 4, 도 5 및 도 6에서와 동일하고, 전류원 (405) 에 공통 소스 구성으로 커플링되는 소형 트랜지스터 (401 및 402) 를 포함한다. 상세히 설명하면, 소형 트랜지스터 (401) 의 드레인은 저항기 (406) 의 제 1 단자에 커플링되고 소형 트랜지스터 (402) 의 드레인은 저항기 (407) 의 제 1 단자에 커플링된다. 저항기 (406) 및 저항기 (407) 의 제 2 단자는 전원 (VDD) 에 커플링된다.
이러한 제 4 스위칭 구성에서, 소형 입력 트랜지스터 쌍 (401 및 402) 은 항상 인에이블되는 것은 아니다. 오히려, 스위치 (608-615) 가 대형 트랜지스터 (403 및 404) 또는 소형 트랜지스터 (401 및 402) 가 인에이블되는지 여부를 제어한다. 대형 입력 트랜지스터 쌍 성능을 원하는 경우, 도 7 에 도시되어 있으며 도 9 에 도시된 흐름도에 기술된 바와 같이, 스위치 (609, 611, 613 및 615) 가 폐쇄되고 스위치 (608, 610, 612 및 614) 가 개방된다. 이러한 제 4 스위칭 구성에서, 소형 트랜지스터 쌍 (401 및 402) 의 게이트들은 각각 입력 신호 (Vin+ 및 Vin-) 로부터 격리되고 접지에 커플링되어, 스위칭가능 증폭기 (400) 내의 소형 입력 쌍 트랜지스터 (401 및 402) 를 디스에이블한다. 한편, 대형 트랜지스터 (403 및 404) 는 각각 입력 신호 (Vin+ 및 Vin-) 에 커플링되어, 대형 입력 트랜지스터 쌍 (403 및 404) 을 인에이블한다. 소형 입력 트랜지스터 쌍 (401 및 402) 의 디스에이블 및 대형 입력 트랜지스터 쌍 (403 및 404) 의 인에이블은 트랜지스터 대역폭을 희생시키면서 1/f 잡음을 최소화한다. 대형 입력 쌍 트랜지스터 (403 및 404) 가 상기 식 1 로 기술된 바와 같이, 1/f 잡음에 반비례하는 큰 채널 면적을 갖기 때문에 1/f 잡음은 감소된다. 대형 입력 쌍 트랜지스터 (403 및 404) 가 상기 식 2 로 기술된 바와 같이, 트랜지스터 대역폭에 역으로 관계되는 더욱 큰 게이트 대 소스 및 게이트 대 드레인 커패시턴스를 갖기 때문에 트랜지스터 대역폭이 감소된다.
이러한 대형 입력 트랜지스터 쌍 성능 구성은 감소된 1/f 잡음 및 감소된 증폭기 대역폭을 요구하는, GSM 셀룰러 기술과 같은 셀룰러 기술들에 바람직할 수도 있다.
도 8 은 도 4 및 도 5 에 도시된 제 1 및 제 2 스위칭 구성 사이에서 스위칭하는데 사용되는 수신기 로직 회로의 동작 흐름을 도시하는 흐름도이다.
동작 흐름은 디바이스가 턴 온되는 경우 단계 (800) 에서 시작한다. 단계 (801) 에서, 수신기 로직은 디바이스가 현재 어떤 동작 모드에 종사하는지를 확인한다. 일단 디바이스의 동작 모드가 결정되었으면, 수신기 로직은 결정된 동작 모드에 대해 실행될 스위치 구성을 선택한다. 도 4 및 도 5에 도시된 예시적인 실시형태에서, 수신기 로직은 GSM 및 LTE 동작 모드에서 동작할 수 있다. 디바이스가 LTE 모드에서 동작하는 경우, 단계 (803) 으로의 단계 (801) 의 "LTE" 출력이 후속한다. 단계 (803) 에서, 스위치 (409 및 411) 가 폐쇄된다. 단계 (804) 에서, 스위치 (408 및 410) 가 개방된다. 일단 스위치들이 LTE 모드 동작을 위해 적절히 구성되면, 디바이스는 단계 (807) 에서 동작 모드의 변경을 모니터링한다.
이러한 LTE 스위치 구성은 대형 트랜지스터 (403 및 404) 를 디스에이블하여 입력 트랜지스터 쌍 (401 및 402) 만이 인에이블되는 것을 야기한다. 상술된 바와 같이, 소형 입력 트랜지스터 쌍 (401 및 402) 은 감소된 트랜지스터 커패시턴스에 기인한 증가된 대역폭과 같은 개선된 성능을 제공할 수도 있다.
동작 모드의 변경이 검출되는 경우, 디바이스는 단계 (801) 에서 어느 동작 모드인지 확인한다. 일단 디바이스의 동작 모드가 결정되면, 수신기 로직은 단계 (802) 에서 결정된 동작 모드에 대해 실행될 스위치 구성을 선택한다. 디바이스가 GSM 모드에서 동작 중인 경우, 단계 (805) 로의 단계 (801) 의 "GSM" 출력이 후속한다. 단계 (805) 에서, 스위치 (408 및 410) 가 폐쇄된다. 단계 (806) 에서, 스위치 (409 및 411) 가 개방된다. 일단 스위치들이 GSM 모드를 위해 적절히 구성되면, 디바이스는 단계 (807) 에서 동작 모드의 변경을 모니터링한다. GSM 스위치 구성은 대형 트랜지스터 (403 및 404) 를 인에이블한다. 따라서, 소형 입력 트랜지스터 (401 및 402) 뿐아니라 대형 입력 트랜지스터 (403 및 404) 가 인에이블되는 것을 야기한다. 상술된 바와 같이 소형 입력 트랜지스터 (401 및 402) 와 동시에 인에이블된 대형 입력 트랜지스터 쌍 (403 및 404) 은 트랜지스터 조합의 증가된 유효 채널 면적으로 인한 감소된 1/f 잡음과 같은 개선된 성능을 제공할 수도 있다.
도 9 는 도 6 및 도 7 에 도시된 제 3 및 제 4 스위칭 구성 사이에서 스위칭하는데 사용되는 수신기 로직 회로의 동작 흐름을 도시하는 흐름도이다.
동작 흐름은 디바이스가 턴 온되는 경우 단계 (900) 에서 시작한다. 단계 (901) 에서, 수신기 로직은 디바이스가 현재 어떤 동작 모드에 종사하는지를 확인한다. 일단 디바이스의 동작 모드가 결정되었으면, 수신기 로직은 결정된 동작 모드에 대해 실행될 스위치 구성을 선택한다. 도 6 및 도 7에 도시된 예시적인 실시형태에서, 수신기 로직은 GSM 및 LTE 동작 모드에서 동작할 수 있다. 디바이스가 LTE 모드에서 동작 중인 경우, 단계 (903) 으로의 단계 (901) 의 "LTE" 출력이 후속한다. 단계 (903) 에서, 스위치 (608, 610, 612 및 614) 가 폐쇄된다. 단계 (904) 에서, 스위치 (609, 611, 613 및 615) 가 개방된다. 이러한 LTE 스위치 구성은 대형 트랜지스터 (403 및 404) 를 디스에이블하면 소형 트랜지스터 (401 및 402) 를 인에이블한다. 상술된 바와 같이, 소형 입력 트랜지스터 쌍 (401 및 402) 은 감소된 트랜지스터 커패시턴스에 기인한 증가된 대역폭과 같은 개선된 성능을 제공할 수도 있다.
일단 스위치들이 LTE 모드 동작을 위해 적절히 구성되면, 디바이스는 단계 (907) 에서 동작 모드의 변경을 모니터링한다. 동작 모드의 변경이 검출되는 경우, 디바이스는 단계 (901) 에서 어느 동작 모드인지 확인한다. 일단 디바이스의 동작 모드가 결정되면, 수신기 로직은 단계 (902) 에서 결정된 동작 모드에 대해 실행될 스위치 구성을 선택한다. 디바이스가 GSM 모드에서 동작 중인 경우, 단계 (905) 로의 단계 (901) 의 "GSM" 출력이 후속한다. 단계 (905) 에서, 스위치 (609, 611, 613 및 615) 가 폐쇄된다. 단계 (906) 에서, 스위치 (608, 610, 612 및 614) 가 개방된다. GSM 스위치 구성은 대형 트랜지스터 (403 및 404) 를 인에이블하는 반면, 소형 입력 트랜지스터 (401 및 402) 를 디스에이블한다. 상술된 바와 같이 대형 입력 트랜지스터 쌍 (403 및 404) 은 대형 트랜지스터 증가된 채널 면적으로 인한 감소된 1/f 잡음과 같은 개선된 성능을 제공할 수도 있다. 일단 스위치들이 LTE 모드 동작을 위해 적절히 구성되면, 디바이스는 단계 (907) 에서 동작 모드의 변경을 모니터링한다.
상술된 단일의 스위칭가능 증폭기의 예시적인 실시형태들은 다수의 증폭기 회로에 대한 필요없이 셀룰러 기술에 의해 요구되는 다양한 성능 특성을 제공하는데 사용될 수도 있다. 따라서, 각각의 셀룰러 기술에 대한 성능 요건을 여전히 만족시키면서 디바이스 면적 및 비용을 감소시킨다.
당업자라면 정보 및 신호가 다양한 상이한 기술 및 기법 중 임의의 것을 사용하여 표현될 수도 있다는 것을 이해할 것이다. 예를 들어, 상기 설명 전체에 걸쳐 참조될 수도 있는 데이터, 명령, 커맨드, 정보, 신호, 비트, 심볼 및 칩은 전압, 전류, 전자기파, 자기장 또는 자기 입자, 광학 필드 또는 광학 입자 또는 이들이 임의의 조합으로 표현될 수도 있다.
당업자는 또한, 여기에 개시된 실시형태들과 관련하여 기술된 다양한 실례의 로직 블록, 모듈, 회로 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어 또는 양자의 조합으로서 구현될 수도 있다는 것을 인정할 것이다. 이러한 하드웨어 및 소프트웨어의 상호교환가능성을 명확히 설명하기 위해, 다양한 예시적인 컴포넌트, 블록, 모듈, 회로 및 단계가 그들의 기능성에 의해 일반적으로 상술되었다. 그러한 기능성이 하드웨어 또는 소프트웨어로 구현되는지 여부는 전체 시스템에 부과되는 특정의 애플리케이션 및 설계 제약에 달려있다. 능숙한 기술자는 각각의 특정의 애플리케이션을 위해 다양한 방식으로 상술된 기능성을 구현할 수 있지만, 그러한 구현 결정은 발명의 예시적인 실시형태의 범위로부터 일탈을 야기시키는 것으로 해석되지 않아야 한다.
여기에 개시된 실시형태들과 관련하여 기술된 다양한 예시적인 로직 블록, 모듈 및 회로는 범용 프로세서, 디지털 신호 처리기 (DSP), 주문자 집적회로 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA), 또는 다른 프로그램머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트, 또는 여기서 기술된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 결합된 하나 이상의 마이크로프로세서, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.
여기에 개시된 실시형태들과 관련하여 기술된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이들 둘의 조합으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리 (RAM), 플래시 메모리, 리드 온리 메모리 (ROM), 전기적으로 프로그램가능한 ROM (EPROM), 전기적 소거가능 프로그램가능 ROM (EEPROM), 레지스터, 하드 디스크, 착탈가능 디스크, CD-ROM, 또는 공지된 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서가 저장매체로부터 정보를 판독 및 저장매체로 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장매체는 ASIC 에 상주할 수도 있다. ASIC 은 사용자 단말기에 상주할 수도 있다. 대안으로, 프로세서 및 저장 매체는 사용자 단말기에서 별개의 컴포넌트들로서 상주할 수도 있다.
하나 이상의 예시적인 실시형태들에서, 기술된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독가능 매체에 하나 이상의 명령 또는 코드로서 저장되거나 송신될 수도 있다. 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 한 장소에 다른 장소로 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체의 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM, 또는 다른 광학 디스크 기억장치, 자기 디스크 기억장치 또는 다른 자기 기억 디바이스, 또는 명령이나 데이터 구조의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결이 컴퓨터 판독가능 매체로 칭해진다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 라인 (DSL), 또는 적외선, 라디어 및 마이크로파와 같은 무선 기술을 사용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 트위스티드 쌍, DSL, 또는 적외선, 리디오 및 마이크로파와 같은 무선 기술은 매체 정의에 포함된다. 여기서 사용되는 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD; compact disc), 레이저 디스크 (laser disc), 광 디스크, DVD (digital versatile disc), 플로피 디스크 (floppy disk) 및 블루레이 디스크 (blue-ray disc) 를 포함하며, 여기서 디스크 (disk) 는 통상 자기적으로 데이터를 재생하는 반면, 디스크 (disc) 는 레이저를 사용하여 광학적으로 데이터를 재생한다. 상술한 것들의 조합이 또한 컴퓨터 판독가능 매체의 범위에 포함되어야 한다.
개시된 예시적인 실시형태들의 이전의 설명은 당업자가 본 발명을 실시 또는 사용하는 것을 가능하게 하도록 제공된다. 이들 예시적인 실시형태에 대한 다양한 변형이 당업자에게는 명백하고, 여기에 정의된 일반 원칙은 본 발명의 사상 및 범위를 일탈하지 않고 다른 실시형태에 적용될 수도 있다. 따라서, 본 발명은 여기에 도시된 실시형태에 제한되지 않고 여기에 개시된 원리 및 신규한 특징과 일치하는 가장 넓은 범위와 일치하는 것으로 의도된다.

Claims (31)

  1. 스위칭가능 증폭기를 포함하는 디바이스로서,
    상기 스위칭가능 증폭기는,
    병렬 입력 트랜지스터 쌍; 및
    상기 병렬 입력 트랜지스터 쌍을 선택적으로 인에이블하는 코어 증폭기 회로를 포함하는, 디바이스.
  2. 제 1 항에 있어서,
    상기 코어 증폭기 회로는 입력 트랜지스터 쌍을 포함하는, 디바이스.
  3. 제 2 항에 있어서,
    상기 코어 증폭기 회로에서의 상기 입력 트랜지스터 쌍은 영구적으로 인에이블되는, 디바이스.
  4. 제 2 항에 있어서,
    상기 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들보다 채널 면적이 큰 트랜지스터들로 구성되는, 디바이스.
  5. 제 2 항에 있어서,
    상기 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들과 채널 면적이 동일한 트랜지스터들로 구성되는, 디바이스.
  6. 제 2 항에 있어서,
    상기 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들보다 채널 면적이 작은 트랜지스터들로 구성되는, 디바이스.
  7. 제 6 항에 있어서,
    상기 스위칭가능 증폭기는 스위치들을 더 포함하며,
    상기 선택적으로 인에이블하는 것은 원하는 현재의 동작 모드에 기초하여 상기 스위치들을 턴 온 및 턴 오프하는 것을 포함하는, 디바이스.
  8. 제 1 항에 있어서,
    상기 디바이스는 무선 통신 디바이스인, 디바이스.
  9. 제 1 항에 있어서,
    상기 디바이스는 상기 병렬 입력 트랜지스터 쌍의 선택적 인에이블에 의해 제 1 동작 모드와 제 2 동작 모드 사이에서 동작가능한 다중 모드 무선 통신 디바이스인, 디바이스.
  10. 제 1 동작 모드와 제 2 동작 모드 사이에서 동작가능한 디바이스로서,
    스위칭가능 증폭기; 및
    상기 스위칭가능 증폭기 내의 복수의 입력 트랜지스터 쌍을 선택적으로 인에이블 및 디스에이블하는 수신기 로직 회로를 포함하는, 디바이스.
  11. 제 10 항에 있어서,
    상기 복수의 입력 트랜지스터 쌍은 크기에 있어서 동일한, 다비이스.
  12. 제 10 항에 있어서,
    상기 복수의 입력 트랜지스터 쌍은 크기에 있어서 동일하지 않은, 디바이스.
  13. 제 10 항에 있어서,
    상기 선택적으로 인에이블 및 디스에이블하는 것은 현재의 동작 모드에 기초하는, 디바이스.
  14. 제 10 항에 있어서,
    상기 스위칭가능 증폭기는 스위치들을 더 포함하며,
    상기 선택적으로 인에이블 및 디스에이블하는 것은 원하는 현재의 동작 모드에 기초하여 상기 스위치들을 턴 온 및 턴 오프하는 것을 포함하는, 디바이스.
  15. 스위칭가능 증폭기 내의 적어도 하나의 병렬 입력 트랜지스터 쌍을 선택적으로 인에이블 및 디스에이블하는 수신기 로직 회로를 포함하는, 제 1 동작 모드 및 제 2 동작 모드 사이에서 동작가능한 디바이스에서,
    상기 스위칭가능 증폭기는 스위치들과, 상기 스위치들과 관련된 입력 트랜지스터 쌍을 포함하는 코어 증폭기 회로를 갖고,
    상기 스위치들을 폐쇄하여 상기 적어도 하나의 병렬 입력 트랜지스터 쌍에 제 1 입력 신호를 커플링하는 단계를 포함하는, 방법.
  16. 제 15 항에 있어서,
    상기 코어 증폭기 회로에서의 상기 입력 트랜지스터 쌍은 영구적으로 인에이블되는, 방법.
  17. 제 15 항에 있어서,
    상기 적어도 하나의 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들보다 채널 면적이 큰 트랜지스터들로 구성되는, 방법.
  18. 제 15 항에 있어서,
    상기 적어도 하나의 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들과 채널 면적이 동일한 트랜지스터들로 구성되는, 방법.
  19. 제 15 항에 있어서,
    상기 적어도 하나의 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들보다 채널 면적이 작은 트랜지스터들로 구성되는, 방법.
  20. 제 15 항에 있어서,
    상기 디바이스는 무선 통신 디바이스인, 방법.
  21. 제 15 항에 있어서,
    상기 디바이스는 상기 적어도 하나의 병렬 입력 트랜지스터 쌍의 선택적 인에이블에 의해 상기 제 1 동작 모드와 상기 제 2 동작 모드 사이에서 동작가능한 다중 모드 무선 통신 디바이스인, 방법.
  22. 스위칭가능 증폭기 내의 적어도 하나의 병렬 입력 트랜지스터 쌍 및 상기 스위칭가능 증폭기에서의 코어 증폭기 회로와 관련된 입력 트랜지스터 쌍을 선택적으로 인에이블 및 디스에이블하는 수신기 로직 회로를 포함하는, 제 1 동작 모드 및 제 2 동작 모드 사이에서 동작가능한 디바이스에서,
    상기 스위칭가능 증폭기에서의 제 1 세트의 스위치들을 폐쇄하여 상기 적어도 하나의 병렬 입력 트랜지스터 쌍에 제 1 입력 신호를 커플링하는 단계; 및
    상기 스위칭가능 증폭기에서의 제 2 세트의 스위치들을 개방하여 상기 코어 증폭기 회로에서의 상기 입력 트랜지스터 쌍을 격리시키는 단계를 포함하는, 방법.
  23. 제 22 항에 있어서,
    상기 적어도 하나의 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들보다 채널 면적이 큰 트랜지스터들로 구성되는, 방법.
  24. 제 22 항에 있어서,
    상기 적어도 하나의 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들과 채널 면적이 동일한 트랜지스터들로 구성되는, 방법.
  25. 제 22 항에 있어서,
    상기 적어도 하나의 병렬 입력 트랜지스터 쌍은 상기 코어 증폭기 회로의 상기 입력 트랜지스터 쌍에서의 트랜지스터들보다 채널 면적이 작은 트랜지스터들로 구성되는, 방법.
  26. 제 22 항에 있어서,
    상기 디바이스는 무선 통신 디바이스인, 방법.
  27. 제 22 항에 있어서,
    상기 디바이스는 상기 적어도 하나의 병렬 입력 트랜지스터 쌍의 선택적 인에이블에 의해 상기 제 1 동작 모드와 상기 제 2 동작 모드 사이에서 동작가능한 다중 모드 무선 통신 디바이스인, 방법.
  28. 입력 신호들을 증폭하고 적어도 하나의 병렬 입력 트랜지스터 쌍을 갖는 수단; 및
    능동 부하를 구동하는 코어 증폭기 회로 수단을 포함하는, 디바이스.
  29. 제 1 동작 모드와 제 2 동작 모드에서 사이에서 동작가능한 디바이스로서,
    스위칭가능 증폭기 내의 복수의 입력 트랜지스터 쌍들; 및
    상기 복수의 입력 트랜지스터 쌍들을 선택적으로 인에이블 및 디스에이블하는 수단을 포함하는, 디바이스.
  30. 제 1 동작 모드와 제 2 동작 모드에서 사이에서 동작가능한 디바이스로서,
    스위칭가능 증폭기 내의 적어도 하나의 병렬 입력 트랜지스터 쌍을 선택적으로 인에이블 및 디스에이블하는 수단으로서, 상기 스위칭가능 증폭기는 스위치들과 상기 스위치들과 관련된 입력 트랜지스터 쌍을 포함하는 코어 증폭기 회로를 갖는, 상기 선택적으로 인에이블 및 디스에이블하는 수단; 및
    상기 스위치들을 폐쇄하여 상기 적어도 하나의 병렬 입력 트랜지스터 쌍에 제 1 입력 신호를 커플링하는 수단을 포함하는, 디바이스.
  31. 제 1 동작 모드와 제 2 동작 모드 사이에서 동작가능한 디바이스로서,
    스위칭가능 증폭기 내의 적어도 하나의 병렬 입력 트랜지스터 쌍 및 상기 스위칭가능 증폭기에서의 코어 증폭기 회로와 관련된 입력 트랜지스터 쌍을 선택적으로 인에이블 및 디스에이블하는 수단;
    상기 스위칭가능 증폭기에서의 제 1 세트의 스위치들을 폐쇄하여 상기 적어도 하나의 병렬 입력 트랜지스터 쌍에 제 1 입력 신호를 커플링하는 수단; 및
    상기 스위칭가능 증폭기에서의 제 2 세트의 스위치들을 개방하여 상기 코어 증폭기 회로에서의 상기 입력 트랜지스터 쌍을 격리시키는 수단을 포함하는, 디바이스.
KR1020117029852A 2009-05-13 2010-05-13 스위칭가능 입력 쌍 연산증폭기 KR101351153B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/465,553 US8195119B2 (en) 2009-05-13 2009-05-13 Switchable input pair operational amplifiers
US12/465,553 2009-05-13
PCT/US2010/034784 WO2010132699A1 (en) 2009-05-13 2010-05-13 Switchable input pair operational amplifiers

Publications (2)

Publication Number Publication Date
KR20120018795A true KR20120018795A (ko) 2012-03-05
KR101351153B1 KR101351153B1 (ko) 2014-01-14

Family

ID=42262318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117029852A KR101351153B1 (ko) 2009-05-13 2010-05-13 스위칭가능 입력 쌍 연산증폭기

Country Status (7)

Country Link
US (1) US8195119B2 (ko)
EP (1) EP2430749B1 (ko)
JP (1) JP5497159B2 (ko)
KR (1) KR101351153B1 (ko)
CN (1) CN102422529B (ko)
TW (1) TW201114171A (ko)
WO (1) WO2010132699A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9998083B2 (en) * 2010-06-08 2018-06-12 Liberty University High frequency transmitters and receivers
US8913976B2 (en) * 2012-10-23 2014-12-16 Qualcomm Incorporated Amplifiers with shunt switches
US9312821B2 (en) * 2013-05-07 2016-04-12 Maxlinear, Inc. Method and system for a configurable low-noise amplifier with programmable band-selection filters
WO2015080613A1 (en) * 2013-11-28 2015-06-04 Freescale Semiconductor, Inc Low-voltage differential signaling (differential signaling) driver circuit and method of enabling and disabling a differential signaling driver circuit
TWI672918B (zh) * 2014-08-17 2019-09-21 美商西凱渥資訊處理科技公司 用於使用３ｇ／４ｇ線性路徑組合之２ｇ放大之電路及方法
US10608592B2 (en) * 2017-02-23 2020-03-31 Mediatek Inc. Linear amplifier having higher efficiency for envelope tracking modulator
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
US11105891B2 (en) * 2018-12-13 2021-08-31 Semiconductor Components Industries, Llc Multi-input downconversion mixer
US11569797B2 (en) * 2020-06-24 2023-01-31 Analog Devices Inc Transconductor circuits with programmable tradeoff between bandwidth and flicker noise

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH658349A5 (fr) * 1984-05-04 1986-10-31 Centre Electron Horloger Amplificateur a compensation de la tension de decalage d'entree.
JP2004015409A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
TWI224418B (en) * 2003-06-05 2004-11-21 Ind Tech Res Inst Multi-band low-noise amplifier
JP4291100B2 (ja) * 2003-10-01 2009-07-08 日本電気株式会社 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
US7358816B2 (en) 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
KR100708117B1 (ko) * 2004-11-11 2007-04-16 삼성전자주식회사 가변 이득 증폭기
JP2006237711A (ja) * 2005-02-22 2006-09-07 Renesas Technology Corp マルチバンド低雑音増幅器、マルチバンド低雑音増幅器モジュール、無線用半導体集積回路およびマルチバンドｒｆモジュール
KR100758854B1 (ko) * 2005-03-29 2007-09-19 인티그런트 테크놀로지즈(주) 가변 이득 모드를 갖는 저잡음 증폭기 및 차동증폭기.
JPWO2007105282A1 (ja) * 2006-03-10 2009-07-23 富士通株式会社 ゲイン可変増幅器
US7486135B2 (en) * 2007-05-29 2009-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Configurable, variable gain LNA for multi-band RF receiver
JP2009010826A (ja) * 2007-06-29 2009-01-15 Sony Corp マルチバンド低雑音増幅器および無線通信装置

Also Published As

Publication number Publication date
JP2012527191A (ja) 2012-11-01
EP2430749A1 (en) 2012-03-21
US8195119B2 (en) 2012-06-05
TW201114171A (en) 2011-04-16
KR101351153B1 (ko) 2014-01-14
CN102422529B (zh) 2014-11-26
EP2430749B1 (en) 2018-01-10
JP5497159B2 (ja) 2014-05-21
CN102422529A (zh) 2012-04-18
WO2010132699A1 (en) 2010-11-18
US20100289579A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
KR101351153B1 (ko) 스위칭가능 입력 쌍 연산증폭기
US8842410B2 (en) Switchable inductor network
US8928415B2 (en) Adjustable gain for multi-stacked amplifiers
JP5475114B2 (ja) マルチビットクラスｄパワーアンプシステム
KR101546404B1 (ko) 고효율 송신기
US8494455B2 (en) Methods and apparatus for a resonant transmit/receive switch with transformer gate/source coupling
CN108702169B (zh) 用于双向无线通信的系统和方法
JP2012532511A (ja) Ｒｆ駆動増幅器送信機における利得制御の直線性
US20140179241A1 (en) Concurrent matching network using transmission lines for low loss
JP2009005092A (ja) 利得可変型低雑音増幅器
EP2641328A1 (en) Current mode power amplifier providing harmonic distortion suppression
JP6208367B2 (ja) 調整可能な負荷線
JP2009225342A (ja) 利得可変型低雑音増幅器
US20150162895A1 (en) Area efficient baseband filter
KR101123599B1 (ko) 저전력 고속 인터페이스를 위한 조정가능한 입력 수신기
WO2010151598A1 (en) A current mirror, devices including same, and methods of operation thereof
EP2888816A1 (en) High power tunable capacitor
KR20050102180A (ko) 오디오 저장기기를 위한 가변이득 저잡음 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee