JPWO2007105282A1 - ゲイン可変増幅器 - Google Patents
ゲイン可変増幅器 Download PDFInfo
- Publication number
- JPWO2007105282A1 JPWO2007105282A1 JP2008504936A JP2008504936A JPWO2007105282A1 JP WO2007105282 A1 JPWO2007105282 A1 JP WO2007105282A1 JP 2008504936 A JP2008504936 A JP 2008504936A JP 2008504936 A JP2008504936 A JP 2008504936A JP WO2007105282 A1 JPWO2007105282 A1 JP WO2007105282A1
- Authority
- JP
- Japan
- Prior art keywords
- differential
- signal
- amplifier
- variable gain
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45361—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
入力インピーダンスを変化させることなく、増幅器、例えば差動増幅器のゲインを制御可能にすることを目的とし、並列に接続された複数の差動増幅器と、各差動増幅器に対応し、正相差動信号と逆相差動信号との切替を行う複数の信号切替手段とを備え、各信号切替手段の2つの出力が、各差動増幅器の正相入力端子と逆相入力端子に接続され、入力信号として正相差動信号、または逆相差動信号のいずれかを与える。
Description
本発明は増幅器のゲイン制御方式に係り、さらに詳しくは差動増幅器のゲイン制御方式に関する。
従来、増幅器の増幅率、すなわちゲインを制御する方法としては、大きく分けて入力電力制御と増幅器自体のゲイン制御の2つの方法があった。図1は、このようなゲイン制御方法の従来例の説明図である。まず第1の方法の入力電力制御においては、増幅器の入力側に、例えばアッテネータなどを備え、増幅器への入力電力そのものを制御する方法がとられていた。
第2の方法としての増幅器自体のゲイン制御では、ゲートのバイアス電圧を制御する方法と、トランジスタサイズ、例えば並列トランジスタの数によって実質的なゲート幅を制御する方法があった。
図2は、このようなトランジスタサイズ制御によるゲイン制御方法の従来例の説明図である。同図においては基本的に4つのトランジスタ10、11、12、および13によって構成されるカスコード型差動増幅器が4個並列に並べられる形式となっている。そして正相差動入力信号INが与えられる入力端子7から、コンデンサ19を介してゲートに正相差動入力信号が与えられる4つのトランジスタ10aから10d、正相差動増幅信号出力端子15に接続された4つのトランジスタ12aから12dにそれぞれ対応して4つのスイッチ14aから14dが備えられている。
一方、逆相差動信号INXの入力端子8からコンデンサ20を介して、4つのトランジスタ13aから13dに接続された4つのトランジスタ11aから11dのゲートに逆相差動入力信号が与えられ、逆相差動増幅信号は出力端子16から出力される。電源電圧VDDは、それぞれ負荷17、18を介して各出力端子15、16に接続されている。なお、コンデンサ19、20は差動増幅器を高周波入力に対して動作させるためのものであり、低周波動作も行わせる場合には不要である。
スイッチ14aから14dは、それぞれ4つのトランジスタ12aから12d、およびトランジスタ13aから13dのゲート端子をゲート電圧VG、またはグランドGNDのいずれかに接続するものである。図2においては、4つのスイッチ14aから14dのすべてが、トランジスタ12aから12d、およびトランジスタ13aから13dのゲート端子にゲート電圧VGを接続する形式となっている。
図3は、図2の従来例における増幅器のゲイン制御方法の説明図である。同図においては、4つのスイッチのうち14aと14bとが図2と比較して、反対側に切り替えられている。これによってトランジスタ12a、12b、13a、13bはすべてオフとなり、その結果並列に並べられた4個の差動増幅器のうち、内側の2つの差動増幅器だけが動作する状態となり、結果的に増幅器全体としてのトランジスタのゲート幅が変化し、ゲインが制御されることになる。
しかしながらこのような実質的にトランジスタサイズの制御によるゲイン制御では、増幅器全体としての入力インピーダンスが変化してしまい、前段の回路とのインピーダンスのマッチングが損なわれ、増幅器の線形性が劣化するという問題点があった。
このような増幅器のゲイン制御に関する従来技術としての特許文献1においては、閾値電圧が異なる複数のFETを並列に接続し、外部から供給するゲートバイアス電圧を変化させ、動作するFETの数を制御することによって、効率の高い増幅器を提供する技術が開示されているが、このような従来技術を用いても増幅器の入力インピーダンスが変化するという問題点を解決することはできなかった。
特許第3235580号公報 「高効率増幅器」
本発明の目的は、入力インピーダンスを変化させることなく、増幅器、例えば差動増幅器のゲインを制御可能にすることである。
本発明のゲイン可変増幅器は、並列に接続された複数の差動増幅器と、その複数の差動増幅器にそれぞれ対応し、増幅器全体としてのゲインを変化させるために正相信号と逆相信号との切替を行う複数の信号切替手段とを備え、その複数の信号切替手段のそれぞれ2つの出力が、複数の各差動増幅器の入力端子、例えば正相差動入力信号の入力端子と逆相差動入力信号の入力端子に接続され、差動増幅器への入力信号として正相差動信号、または逆相差動信号のいずれかを与えるものである。
本発明のゲイン可変増幅器は、並列に接続された複数の差動増幅器と、その複数の差動増幅器にそれぞれ対応し、増幅器全体としてのゲインを変化させるために正相信号と逆相信号との切替を行う複数の信号切替手段とを備え、その複数の信号切替手段のそれぞれ2つの出力が、複数の各差動増幅器の入力端子、例えば正相差動入力信号の入力端子と逆相差動入力信号の入力端子に接続され、差動増幅器への入力信号として正相差動信号、または逆相差動信号のいずれかを与えるものである。
また本発明のゲイン可変増幅器は、同様に複数の差動増幅器と複数の信号切替手段とを備え、複数の信号切替手段のそれぞれの4つの出力の2つずつが、ゲイン可変増幅器の正相差動信号出力端子と逆相差動信号出力端子とにそれぞれ接続され、その2つの出力端子のそれぞれに、信号切替手段への入力としての差動増幅器による増幅正相差動信号、または増幅逆相差動信号のいずれかを与えるものである。
以上のように本発明によれば、例えば並列に並べられた複数のカスコード型差動増幅器の入力端子に対して正相差動信号と逆相差動信号とのどちらかを切り替えて入力可能にすることによって、並列に接続されている差動増幅器に対する入力信号の位相がすべて同じであればゲインを最大に、逆相の信号を混合させればゲインが減衰するように制御することが可能となる。
図4は、本発明のゲイン可変増幅器の原理構成ブロック図である。同図Aは後述する第1の実施例、Bは第2の実施例に対応する。Aでは、並列に接続された複数の差動増幅器22a、22b・・・と、増幅器への正相差動入力信号、および逆相差動入力信号との間に切替手段23a、23b・・・が備えられる。例えば差動増幅器22aの正相入力端子に正相差動入力信号が、また逆相入力端子に逆相差動入力信号が与えられれば差動増幅器22aは正常に動作する。
逆に差動増幅器22aの正相入力端子に逆相差動入力信号が、また逆相入力端子に正相差動入力信号が与えられ、他のすべての差動増幅器22b・・・に対してはその正相入力端子に正相差動入力信号が与えられ、逆相入力端子に逆相差動入力信号が与えられれば、すべての差動増幅器22a、22b・・・の正相入力端子に正相差動入力信号、逆相入力端子に逆相差動入力信号が与えられる場合に比べて、増幅器全体としてのゲインは小さくなる。
図4Bでは、切替手段24a、24b・・・が、対応する差動増幅器22a、22b・・・の出力側に備えられる。各切替手段、例えば24aは2つの1入力、2出力のスイッチによって構成され、例えば差動増幅器22aの正相差動増幅信号、および逆相差動増幅信号のそれぞれの入力に対して、各信号を増幅器全体の正相出力端子、あるいは逆相出力端子のいずれかに接続することが可能となっている。したがって、例えば切替手段24aが差動増幅器22aの出力する正相差動増幅信号を逆相出力端子に接続し、また逆相差動増幅信号を正相出力端子に接続し、他のすべての切替手段24b・・・がそれぞれ対応する差動増幅器の正相差動増幅信号を正相出力端子に、逆相差動増幅信号を逆相出力端子に接続する場合には、切替手段24aも正相差動増幅信号を正相出力端子に接続し、逆相差動増幅信号を逆相出力端子に接続する場合に比べてゲインが小さくなる。
図5は、本実施形態におけるゲイン制御方式の説明図である。本実施形態では、図1の従来例で説明した入力電力制御、増幅器自体のゲイン制御の代わりに、増幅器への入力信号の位相を制御する増幅器位相制御によってゲインの制御が行われる。
図6は、本発明のゲイン可変増幅器の第1の実施例の回路図である。同図を図2の従来例と比較すると、並列に接続されたカスコード型差動増幅器において、入力信号がゲートに与えられるトランジスタ10aから10dと、11aから11dと、入力端子7、8との間に、それぞれ4つのスイッチ27aから27d、28aから28dが備えられている点が基本的に異なっている。
そして入力端子7に与えられる正相差動入力信号と、入力端子8に与えられる逆相差動入力信号は、それぞれスイッチ27aから27d、28aから28dのそれぞれの一方の端子に与えられる。スイッチ27aから27dの出力は、それぞれコンデンサ19aから19dを介してトランジスタ10aから10dのゲートに与えられ、スイッチ28aから28dの出力はコンデンサ20aから20dを介してトランジスタ11aから11dのゲートに与えられる。なお本発明の特許請求の範囲の請求項2における信号切替手段は、例えばスイッチ27aとスイッチ28aとの組合せに相当する。
図7は、図6の第1の実施例におけるゲイン制御方法の説明図である。同図においては、4つのスイッチ27aから27dのうちで27cだけが、また28aから28dのうちで28cだけが他のそれぞれ3つのスイッチと逆方向に切り替えられ、その結果、トランジスタ10c、11c、12c、および13cによって構成される差動増幅器だけに対して、他の差動増幅器とまったく逆相の入力が与えられることになる。これによって、例えばスイッチ27aから27dのすべてが正相差動入力信号を出力し、またスイッチ28aから28dまでのすべてが逆相差動入力信号を出力する場合に比べて、増幅器全体としてのゲインは小さくなる。
このように第1の実施例では、並列に接続されたカスコード型差動増幅器への入力信号のうち、一部の差動増幅器への入力信号の位相を逆転させることによって、全体として正相差動入力信号と、逆相差動入力信号との混合が行われ、増幅器全体としてのゲインが制御される。図2の従来例と比較して動作しない差動増幅器は存在しないために、増幅器全体としての入力インピーダンスの変化はなく、前段回路とのインピーダンスとのマッチングを保つことができ、さらに広範囲のゲイン制御範囲において増幅器としての線形性を保つことが可能となる。
この第1の実施例において、並列に接続された各差動増幅器を構成するトランジスタのゲート幅を、例えば4、8、16、32μmと変化させ、またそのゲート長は0.24μm一定とすれば、24、すなわち16段階の出力が得られるが、例えば並列の4つのトランジスタのすべてに正相差動信号、あるいは逆相差動信号が入力された場合のゲインの絶対値は同じであるため、ゲインの制御は8段階となる。またスイッチ自体の動作は、図6ではまったく自由となっているが、例えば図7でスイッチ27cと28cとがともに逆相差動入力信号をそれぞれトランジスタ10cと11cとのゲートに与える場合には増幅器全体のバランスが崩れるために、対応する2つのスイッチ、例えば27cと28cとは連動して切替が行われるものとする。
図8は、第1の実施例において4つの差動増幅器のうちの1つのゲインが一定である場合のゲイン可変増幅器の構成例である。同図においては、図6で外側の両方のスイッチ27aと28aとが取り除かれ、トランジスタ10a、11a、12a、および13aによって構成される差動増幅器のゲインは固定され、増幅器全体のゲインはそれぞれ3つの残りのスイッチ27bから27d、28bから28dの切替によって制御される。
本実施形態においては、ゲイン可変の差動増幅器と単相−差動信号変換回路とを組み合わせることによって入力単相信号に対するゲイン可変増幅器、および出力単相信号に対するゲイン可変増幅器を構成することができる。図9は、その基本構成ブロック図である。同図Aにおいては、ゲイン可変差動増幅器30の前段に単相−差動信号変換回路31が接続され、単相信号の入力に対してゲイン可変の増幅差動信号を出力することが可能となる。図Bにおいては、ゲイン可変差動増幅器30の後段に差動−単相信号変換回路32が接続され、入力差動信号に対してゲイン可変の単相信号を出力することが可能となる。なおここで例えば単相−差動信号変換回路の構成は公知のものであり、その詳細な説明は省略する。
図10は、ゲイン可変増幅器の第2の実施例の回路図である。この第2の実施例においては、前述の第1の実施例と異なり、正相差動信号と逆相差動信号とを切り替えるためのスイッチが各差動増幅器の出力端側に設けられる。
すなわち4個のトランジスタ12aから12dと増幅器全体の正相差動信号出力端子15、および逆相差動信号出力端子16との間に、それぞれスイッチ35aから35dが、またトランジスタ13aから13dと2つの出力端子15、16との間にそれぞれスイッチ36aから36dが挿入されている。そして例えば最も内側の差動増幅器に対応する2つのスイッチ35dと36dとが図と逆方向に切り替えられることにより、最も内側の差動増幅器の本来の正相差動出力信号が逆相差動信号出力端子16に、また逆相差動出力信号が正相差動信号出力端子15に与えられることによって、図10に示される接続状態におけるゲインよりも増幅器全体のゲインは小さくなる。なお請求項3における信号切替手段は、例えばスイッチ35aとスイッチ36aとの組合せに相当する。
以上の説明においては、差動増幅器としてカスコード型を例として実施例を説明したが、差動増幅器自体の構成としては、それぞれ正相差動入力と逆相差動入力とが与えられる一対のトランジスタを基本として構成されるシングル差動増幅器を用いることもできることは当然である。また以上の実施例において説明した切替スイッチについては、例えば4個のトランジスタによって構成されるSPDT(シングル・ポール・ダブル・スロー)スイッチなど、公知の技術を用いることができるので、その詳細な説明は省略する。
以上詳細に説明したように、本発明によれば、並列に接続された複数の可変増幅器の入力側、あるいは出力側において正相差動信号と逆相差動信号との切替を行うことにより、増幅器の入力インピーダンスを変化させることなく、増幅器のゲインを制御することが可能になり、ゲイン可変増幅器の実用性向上に寄与するところが大きい。
Claims (9)
- ゲイン可変の増幅器であって、
並列に接続された複数の差動増幅器と、
該複数の差動増幅器にそれぞれ対応し、ゲイン可変増幅器全体としてのゲインを変化させるために正相差動信号と逆相差動信号との切替を行う複数の信号切替手段とを備えることを特徴とするゲイン可変増幅器。 - 前記複数の信号切替手段のそれぞれ2つの出力が、前記複数の各差動増幅器の2つの入力端子に接続され、
各差動増幅器への入力信号として正相差動信号、または逆相差動信号のいずれかを与えることを特徴とする請求項1記載のゲイン可変増幅器。 - 前記複数の信号切替手段のそれぞれ4つの出力のうちの2つずつが、前記ゲイン可変増幅器の正相差動信号出力端子と逆相差動信号出力端子とにそれぞれ接続され、
該2つの出力端子のそれぞれに、該信号切替手段への入力としての、差動増幅器による正相差動増幅信号、または逆相差動増幅信号のいずれかを与えることを特徴とする請求項1記載のゲイン可変増幅器。 - 請求項1に記載のゲイン可変増幅器の前段に、入力単相信号を差動信号に変換する単相−差動信号変換回路を備えることを特徴とするゲイン可変増幅器。
- 請求項1に記載のゲイン可変増幅器の後段に、入力差動信号を単相信号に変換する差動−単相信号変換回路を備えることを特徴とするゲイン可変増幅器。
- 前記複数の各差動増幅器が、正相差動入力と逆相差動入力とが与えられる一対のトランジスタで構成されるシングル増幅器であることを特徴とする請求項1記載のゲイン可変増幅器。
- 前記複数の各差動増幅器が、カスコード型増幅器であることを特徴とする請求項1記載のゲイン可変増幅器。
- 前記複数の差動増幅器に対して、増幅率一定の1つ以上の差動増幅器がさらに並列に接続されることを特徴とする請求項1記載のゲイン可変増幅器。
- 前記複数の各差動増幅器を構成するトランジスタ対が、それぞれ他のトランジスタ対と異なるゲート幅を持つことを特徴とする請求項1記載のゲイン可変増幅器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/304796 WO2007105282A1 (ja) | 2006-03-10 | 2006-03-10 | ゲイン可変増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007105282A1 true JPWO2007105282A1 (ja) | 2009-07-23 |
Family
ID=38509132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008504936A Pending JPWO2007105282A1 (ja) | 2006-03-10 | 2006-03-10 | ゲイン可変増幅器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2007105282A1 (ja) |
WO (1) | WO2007105282A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009089225A (ja) * | 2007-10-02 | 2009-04-23 | Toshiba Corp | 利得可変増幅装置 |
US8229043B2 (en) * | 2008-03-21 | 2012-07-24 | Qualcomm Incorporated | Stepped gain mixer |
JP5296809B2 (ja) * | 2009-01-13 | 2013-09-25 | パナソニック株式会社 | 可変利得増幅器およびそれを備えた高周波信号受信装置 |
US8195119B2 (en) * | 2009-05-13 | 2012-06-05 | Qualcomm, Incorporated | Switchable input pair operational amplifiers |
JP6327813B2 (ja) * | 2013-09-04 | 2018-05-23 | 三菱電機株式会社 | 可変利得増幅器 |
US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
WO2020031372A1 (ja) * | 2018-08-10 | 2020-02-13 | 三菱電機株式会社 | 可変利得増幅器 |
EP3823163A1 (en) | 2019-11-12 | 2021-05-19 | Imec VZW | A digitally controlled variable gain amplifier |
EP4258548A4 (en) * | 2020-12-30 | 2024-02-21 | Huawei Technologies Co., Ltd. | OPERATIONAL AMPLIFIER, DRIVER CIRCUIT, INTERFACE CHIP AND ELECTRONIC DEVICE |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06197035A (ja) * | 1992-12-24 | 1994-07-15 | Alps Electric Co Ltd | 利得切換回路 |
JPH11177357A (ja) * | 1997-12-10 | 1999-07-02 | Fujitsu Ltd | 利得可変増幅回路 |
JP2001292051A (ja) * | 2000-01-31 | 2001-10-19 | Matsushita Electric Ind Co Ltd | トランスコンダクタおよびフィルタ回路 |
JP2005026760A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Ltd | タイミング信号発生回路および信号受信回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6264109A (ja) * | 1985-09-17 | 1987-03-23 | Toshiba Corp | 利得制御増幅器 |
US5926068A (en) * | 1997-10-16 | 1999-07-20 | Kabushiki Kaisha Toshiba | Variable gain amplifier or analog multiplexer with feedforward current blocking |
-
2006
- 2006-03-10 JP JP2008504936A patent/JPWO2007105282A1/ja active Pending
- 2006-03-10 WO PCT/JP2006/304796 patent/WO2007105282A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06197035A (ja) * | 1992-12-24 | 1994-07-15 | Alps Electric Co Ltd | 利得切換回路 |
JPH11177357A (ja) * | 1997-12-10 | 1999-07-02 | Fujitsu Ltd | 利得可変増幅回路 |
JP2001292051A (ja) * | 2000-01-31 | 2001-10-19 | Matsushita Electric Ind Co Ltd | トランスコンダクタおよびフィルタ回路 |
JP2005026760A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Ltd | タイミング信号発生回路および信号受信回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2007105282A1 (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2007105282A1 (ja) | ゲイン可変増幅器 | |
CN100530950C (zh) | 具有栅地阴地放大器控制的差动放大器 | |
US6114911A (en) | Power amplifier | |
CN101123418A (zh) | 轨至轨ab类放大器 | |
WO2007043122A1 (ja) | 可変利得増幅器及びその制御方法 | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
US7999617B2 (en) | Amplifier circuit | |
US7602248B2 (en) | Power amplifier and its idling current setting circuit | |
US20110205098A1 (en) | Switched capacitor amplifier | |
US7795975B2 (en) | Class AB amplifier | |
US7646241B2 (en) | Low-voltage operational amplifier and operational amplifying method | |
US7187236B2 (en) | Rail-to-rail differential input amplification stage with main and surrogate differential pairs | |
US9214904B2 (en) | Differential power amplifier using mode injection | |
US20060125566A1 (en) | Current mirror with low static current and transconductance amplifier thereof | |
EP1168602B1 (en) | Completely differential operational amplifier of the folded cascode type | |
KR101572483B1 (ko) | 트랜스미터 | |
CN111697936B (zh) | 一种低功耗互补型数字可变增益放大器 | |
US7535300B2 (en) | Operational amplifier | |
JP4273562B2 (ja) | 増幅回路 | |
JPS6282704A (ja) | 増幅回路 | |
US7598804B2 (en) | Amplifier circuit | |
JP3341945B2 (ja) | 演算増幅器 | |
SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
Yu et al. | A low voltage high unity-gain bandwidth CMOS op-amp | |
WO2018002978A1 (ja) | 電力増幅器及び可変利得増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111025 |