JP2006279963A - 可変利得モードを持つ低雑音増幅器及び差動増幅器 - Google Patents

可変利得モードを持つ低雑音増幅器及び差動増幅器 Download PDF

Info

Publication number
JP2006279963A
JP2006279963A JP2006086431A JP2006086431A JP2006279963A JP 2006279963 A JP2006279963 A JP 2006279963A JP 2006086431 A JP2006086431 A JP 2006086431A JP 2006086431 A JP2006086431 A JP 2006086431A JP 2006279963 A JP2006279963 A JP 2006279963A
Authority
JP
Japan
Prior art keywords
cell
selection
amplifying
amplification
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006086431A
Other languages
English (en)
Inventor
Youngho Cho
チョ・ヨンホ
Bonkee Kim
キム・ボンキ
Seong-Ho Park
パク・ソンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrant Technologies Inc
Original Assignee
Integrant Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrant Technologies Inc filed Critical Integrant Technologies Inc
Publication of JP2006279963A publication Critical patent/JP2006279963A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/38—Treatment of water, waste water, or sewage by centrifugal separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • B01D21/26—Separation of sediment aided by centrifugal force or centripetal force
    • B01D21/267—Separation of sediment aided by centrifugal force or centripetal force by using a cyclone
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/24—Treatment of water, waste water, or sewage by flotation
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/52—Treatment of water, waste water, or sewage by flocculation or precipitation of suspended impurities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45171—Indexing scheme relating to differential amplifiers the input signal being switched to the one or more input terminals of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45386—Indexing scheme relating to differential amplifiers the AAC comprising one or more coils in the source circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7231—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

【課題】低雑音増幅器（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、特に利得を可変することができる低雑音増幅器を提供する。
【解決手段】可変利得低雑音増幅器は、入力信号を選択的に増幅部に伝達する第１選択セル、第２選択セル及び第３選択セルを含み、前記入力信号の大きさによって前記第１ないし第３選択セルの内の何れか一つを選択する選択部及び前記第１選択セルから印加された信号を第１利得モードで増幅して出力する第１増幅セル、前記第２選択セルから印加された信号を第２利得モードで増幅して出力する第２増幅セル、前記第３選択セルから印加された信号を第３利得モードで増幅して出力する第３増幅セルを含む増幅部を含む。
【選択図】図３

Description

本発明は低雑音増幅器（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）に関し、より詳しくは利得を可変することができる低雑音増幅器に関する。
携帯電話機、テレビジョン受像機など無線器機の受信において、初段は通常、受信信号を増幅する増幅器で構成される。
このような増幅器は信号がとても小さい時には低雑音及び高利得特性を持つ増幅動作が要求されるが、信号が比較的大きい場合には線形特性が要求される。
したがって、無線周波数受信装置において、増幅器は入力信号レベルによって二つ以上の増幅モードを具備して、その内の一つを選択するようにすることが必要である。
従来の低雑音増幅器として、特許文献１では低利得状態及び高利得状態をスイッチングすることができる低雑音増幅器を開示している。
図１は特許文献１に開示された低雑音増幅器を示す回路図である。
図１に示すように、低雑音増幅器は高利得状態で動作するエミッタ共通型（ｃｏｍｍｏｎ ｅｍｉｔｔｅｒ ｔｙｐｅ）第１ＮＰＮトランジスタＢＮ１、低利得状態で動作するベース共通型（ｃｏｍｍｏｎ ｂａｓｅ）第２ＮＰＮトランジスタＢＮ２、第２ＮＰＮトランジスタＢＮ２にバイアス電流を提供するための第３ＮＰＮトランジスタＢＮ３及び抵抗Ｒ１で構成される。
すなわち、第１ＮＰＮトランジスタＢＮ１のコレクタ（ｃｏｌｌｅｃｔｏｒ）は低雑音増幅器の出力端Ｐｏｕｔと接続されて、ベースは低雑音増幅器の入力端Ｐｉｎ及び第１バイアス入力端Ｂｉａｓ１と接続されて、エミッタは接地される。
第１バイアス入力端Ｂｉａｓ１及び第１ＮＰＮトランジスタＢＮ１の間には抵抗Ｒ１が接続される。
第２ＮＰＮトランジスタＢＮ２のコレクタは低雑音増幅器の出力端Ｐｏｕｔに接続されて、ベースは第２バイアス入力端Ｂｉａｓ２と接続されて、エミッタは低雑音増幅器の入力端Ｐｉｎ及び第３ＮＰＮトランジスタＢＮ３のコレクタと接続される。
第３ＮＰＮトランジスタＢＮ３のベースは第３バイアス入力端Ｂｉａｓ３と接続されて、エミッタは接地される。
以下、図１を参照して従来の低雑音増幅器の動作を説明する。
高利得状態では第１バイアス入力端Ｂｉａｓ１はハイ（ｈｉｇｈ）レベルになって、第２及び第３バイアス入力端Ｂｉａｓ２、Ｂｉａｓ３はロー（ｌｏｗ）レベルになる。
したがって高利得状態で、エミッタ共通型第１ＮＰＮトランジスタＢＮ１は活性化されて高い利得の増幅動作を遂行する。この場合、第２及び第３ＮＰＮトランジスタＢＮ２、ＢＮ３はオフにされる。
低利得状態では第２及び第３バイアスＢｉａｓ２、Ｂｉａｓ３はハイ（ｈｉｇｈ）になって、第１バイアスＢｉａｓ１はロー（ｌｏｗ）になる。
したがって、低利得状態ではベース共通型第２ＮＰＮトランジスタＢＮ２及び第３ＮＰＮトランジスタＢＮ３が活性化されて低い利得の増幅動作を遂行する。この場合、第１ＮＰＮトランジスタＢＮ１はオフになる。
図１に示す低雑音増幅器は高利得状態及び低利得状態を選択して、受信信号の強度によって高い利得の増幅動作または低い利得の増幅動作を遂行する。
しかし、図１に示す低雑音増幅器は高利得状態で使われるエミッタ共通型第１ＮＰＮトランジスタＢＮ１と低利得状態で使われるベース共通型第２ＮＰＮトランジスタＢＮ２の入力端すなわち、エミッタ共通型第１ＮＰＮトランジスタＢＮ１のベースとベース共通型第２ＮＰＮトランジスタＢＮ２のエミッタが直接接続されることで、各利得状態で動作する回路はお互いに負荷として影響を及ぼすようになる。
すなわち、低雑音増幅器が高利得状態で動作する場合、低利得状態で使われるベース共通型第２ＮＰＮトランジスタＢＮ２のエミッタ端子のキャパシタンスが高利得回路の負荷に作用して高利得状態の利得、整合及び雑音特性などの性能に良くない影響を及ぼすようになって、低雑音増幅器の性能を低下させる。
また、低利得状態で動作する時は高利得状態で使われるエミッタ共通型第１ＮＰＮトランジスタＢＮ１のベース端子のキャパシタンスが高利得状態と同じく低利得状態の性能を低下させる。
これは特に二つのモードの入力端子のインピーダンスレベルが実質的に同じ位においてお互いの負荷に作用するからである。
米国特許第６１４４２５４号明細書
そこで、本発明の目的は、少なくとも従来技術の問題や不都合な点を解決することにある。
本発明の目的は受信信号の大きさによって３個の増幅モードで動作する低雑音増幅器を提供することにある。
本発明の他の目的は線形性が増加された低雑音増幅器を提供することにある。
本発明のまた他の目的は受信信号の大きさによって低電力消費を持つ低雑音増幅器を提供することにある。
本発明による可変利得モードを持つ低雑音増幅器は入力信号を選択的に増幅部に伝達する第１選択セル、第２選択セル及び第３選択セルを含み、前記入力信号の大きさによって前記第１ないし第３選択セルの内の何れか一つを選択する選択部と、前記第１選択セルから印加された信号を第１利得モードで増幅して出力する第１増幅セル、前記第２選択セルから印加された信号を第２利得モードで増幅して出力する第２増幅セル、前記第３選択セルから印加された信号を第３利得モードで増幅して出力する第３増幅セルを含む増幅部とを含む。
ここで、前記選択部は前記第１ないし第３増幅セルの内の何れか一つにバイアスを印加して増幅動作を活性化させることが望ましい。
ここで、前記第１選択セルは前記第１増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第１バイアス手段を含み、前記第２選択セルは前記第２増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第２バイアス手段を含み、前記第３選択セルはオン−オフが可能なスイッチング手段を含むことが望ましい。
ここで、前記第１及び第２バイアス手段それぞれの第１端子は第１及び第２増幅セルに繋がれて、第２端子はバイアス端子に繋がれて、第３端子は接地で繋がれることが望ましい。
ここで、前記第１増幅セルは第１、第２及び第３端子を含み、前記第３端子に印加される電圧に比例して前記第１端子から前記第２端子で流れる電流の量が制御される第１増幅素子と、前記第２端子に繋がれる第１負荷端を含み、前記第２増幅セルは第４、第５及び第６端子を含み、前記第６端子に印加される電圧に比例して前記第４端子から前記第５端子で流れる電流の量が制御される第２増幅素子と、前記第５端子に繋がれる第２負荷端を含み、前記第３増幅セルは第３負荷端を含むことが望ましい。
ここで、前記第１及び第２増幅素子の周波数特性を向上させるように、前記第１及び第２増幅素子の出力端にトランジスタがさらに含まれることが望ましい。
ここで、前記トランジスタの主電流方向の一端は前記第１増幅セル及び第２増幅セルの出力端と繋がれて、前記トランジスタの主電流方向の他端は前記第３増幅セルの出力端と前記可変利得モードを持つ低雑音増幅器の出力端連結されることが望ましい。
ここで、出力部は第３トランジスタ及び第２インダクタを含み、前記第３トランジスタのソースは前記増幅部の第１増幅セルの出力端子及び第２増幅セルの出力端子と繋がれて、ドレインは第２インダクタ及び第３増幅セルの出力端子と繋がれて出力端を構成することが望ましい。
本発明の一実施形態による可変利得モードを持つ差動増幅器は第１入力信号を選択的に増幅部に伝達する第１選択セル、第２選択セル及び第３選択セルを含み、前記第１入力信号の大きさによって前記第１ないし第３選択セルの内の何れか一つを選択する第１選択部と、第２入力信号を選択的に増幅部に伝達する第４選択セル、第５選択セル及び第６選択セルを含み、前記第２入力信号の大きさによって前記第４ないし第６選択セルの内の何れか一つを選択する第２選択部と、前記第１選択セルから印加された信号を第１利得モードで増幅して出力する第１増幅セル、前記第２選択セルから印加された信号を第２利得モードで増幅して出力する第２増幅セル、前記第３選択セルから印加された信号を第３利得モードで増幅して出力する第３増幅セルを含む第１増幅部と、前記第４選択セルから印加された信号を第４利得モードで増幅して出力する第４増幅セル、前記第５選択セルから印加された信号を第５利得モードで増幅して出力する第５増幅セル、前記第６選択セルから印加された信号を第６利得モードで増幅して出力する第６増幅セルを含む第２増幅部とを含む。
ここで、前記第１選択部は前記第１ないし第３増幅セルの内の何れか一つにバイアスを印加して増幅動作を活性化させて、前記第２選択部は前記第４ないし第６増幅セルの内の何れか一つにバイアスを印加して増幅動作を活性化させることが望ましい。
ここで、前記第１選択セルは前記第１増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第１バイアス手段を含み、前記第２選択セルは前記第２増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第２バイアス手段を含み、前記第３選択セルはオン−オフが可能なスイッチング手段を含み、前記第４選択セルは前記第４増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第４バイアス手段を含み、前記第５選択セルは前記第５増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第５バイアス手段を含み、前記第６選択セルはオン−オフが可能なスイッチング手段を含むことが望ましい。
本発明の望ましい実施形態では本発明による可変利得低雑音増幅器はＭＯＳＦＥＴ（metal-oxide semiconductor field effect transistor：金属酸化膜半導体電界効果トランジスタ）増幅素子を活用する。
増幅素子はゲート、ソース、及びドレインを備える。
ＭＯＳＦＥＴはゲートに印加される電圧の大きさ及び極性によって、ソースからドレインにまたはその逆に流れる電流の量及び方向が決まる特性がある。
このような増幅素子ではバイポーラー接合トランジスタ（ＢＪＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）などがある。
上述した増幅素子の内でも以下の説明ではＭＯＳＦＥＴを中心に説明する。
しかし、本発明はＭＯＳＦＥＴだけでなく相補的に動作するすべての素子に適用することができる。
したがって、本明細書ではＭＯＳＦＥＴを中心に説明するが、本発明の概念と範囲がＭＯＳＦＥＴに限定されるのではない。
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
本発明は受信信号の大きさによって３個の増幅モードで変換して低雑音増幅器の利得範囲を大きくするのにその効果がある。
また、本発明は利得範囲によって可変的に増幅モードが選択されるようになるので線形性が増加するのにその効果がある。
また、本発明は受信信号の大きさによって３個の増幅モードで変換するように選択的に増幅が行われるによって低電力消費を実現するのにその効果がある。
以下、添付された図面を参照して本発明の望ましい実施形態をより詳しく説明する。
図２Ａは本発明による可変利得低雑音増幅器（ＬＮＡ）回路のブロック図である。
図２Ａに示すように、可変利得低雑音増幅器は選択部２１０、増幅部２２０及び出力部２３０を含む。
選択部２１０は第１選択セル２１１、第２選択セル２１２及び第３選択セル２１３を含む。選択部２１０は、入力端（Ｉｎｐｕｔ）の入力信号の増幅および入力信号の出力端（Ｏｕｔｐｕｔ）への出力において、増幅しようとする利得によって第１選択セル２１１、第２選択セル２１２及び第３選択セル２１３の内何れか一つを選択するための回路部である。
すなわち、高い利得（ｈｉｇｈ−ｇａｉｎ）が要求される入力信号の場合には第１選択セル２１１が選択されるように制御されて、中間利得（ｍｉｄ−ｇａｉｎ）が要求される入力信号の場合には第２選択セル２１２が選択されるように制御されて、低い利得（ｌｏｗ−ｇａｉｎ）が要求される入力信号の場合には第３選択セル２１３が選択されるように制御される。
増幅部２２０は第１増幅セル２２１、第２増幅セル２２２及び第３増幅セル２２３を含み、上述した選択部２１０の選択セル（２１１、２１２または２１３）によって第１増幅セル２２１、第２増幅セル２２２及び第３増幅セル２２３の内の何れか一つが活性化されて増幅動作が成り立つ。
すなわち、不必要な電力を消費せずに比較的広い範囲の利得帯域を確保することができるように高い利得を持つ領域、中間利得を持つ領域及び低い利得を持つ領域に区別されて動作するようにする。
ここで、第１増幅セル２２１と第２増幅セル２２２によって増幅される出力信号と入力端（Ｉｎｐｕｔ）の入力信号間干渉の影響を減らして、第１増幅セル２２１と第２増幅セル２２２に含まれた増幅素子（ＭＯＳトランジスタ)の周波数選択を向上させるように増幅素子の出力端にＭＯＳトランジスタを連結して構成した出力部２３０を追加することも可能である。
このような構成によれば、選択部２１０によって選別的に増幅セルを選択するようになって低雑音を実現することができ、消費電力を減少させることができ、出力部２３０が入力端（Ｉｎｐｕｔ）と出力端（Ｏｕｔｐｕｔ）信号がお互いにカップルリング（Ｃｏｕｐｌｉｎｇ）されることを遮断して安定度（Ｓｔａｂｉｌｉｔｙ）を向上させることができる。
また、利得が異なる３個の帯域に利得範囲を広げることができ、３個のブロックで利得が低いブロックにいくほど線形性が増加される。受信信号が小さい場合、高い利得では低い線形性を示し、受信信号が大きい場合、低い利得では高い線形性を示しながら低雑音増幅器は動作する。
したがって低雑音増幅器の線形性を向上させる結果をもたらす。
また、利得範囲が大きいので、大きい信号が入って来る時その信号の大きさを減らして次の段に渡してやるようになって、低雑音増幅器以後のブロックの線形性を増加することができる。
図２Ｂは本発明の実施形態による可変利得差動低雑音増幅器回路のブロック図である。
図２Ｂに示すように、可変利得差動低雑音増幅器は選択部２１０ａ，２１０ｂ、増幅部２２０ａ，２２０ｂ及び出力部２３０ａ，２３０ｂを含む。
選択部２１０ａは第１ａ選択セル２１１ａ、第２ａ選択セル２１２ａ及び第３ａ選択セル２１３ａを含み、正の差動入力端の差動入力信号（ＩＮ＋）と正の差動出力信号（ＯＵＴ＋）により増幅部２２０ａの増幅セル２２１ａ，２２２ａ，２２３ａの内何れか一つの増幅セルを選択するようにする。
また、差動動作を遂行するための選択部２１０ｂは第１ｂ選択セル２１１ｂ、第２ｂ選択セル２１２ｂ及び第３ｂ選択セル２１３ｂを含み、負の差動入力端の差動入力信号（ＩＮ−）と負の差動出力信号（ＯＵＴ−）により増幅部２２０ｂの増幅セル２２１ｂ，２２２ｂ，２２３ｂの内何れか一つの増幅セルを選択するようにする。
すなわち、高い利得（ｈｉｇｈ−ｇａｉｎ）で増幅が要求される入力信号の場合には第１ａ及び第１ｂ選択セル２１１ａ，２１１ｂが選択されるように制御されて、中間利得（ｍｉｄ−ｇａｉｎ）で増幅が要求される入力信号の場合には第２ａ及び第２ｂ選択セル２１２ａ，２１２ｂが選択されるように制御されて、低い利得（ｌｏｗ−ｇａｉｎ）で増幅が要求される入力信号の場合には第３ａ及び第３ｂ選択セル２１３ａ，２１３ｂが選択されるように制御される。
増幅部２２０ａは第１ａ増幅セル２２１ａ、第２ａ増幅セル２２２ａ及び第３ａ増幅セル２２３ａを含み、選択部２１０ａの選択によって第１ａ増幅セル２２１ａ、第２ａ増幅セル２２２ａ及び第３ａ増幅セル２２３ａの内何れか一つが活性化されて選択的に増幅動作が成り立つ。
また、差動動作を遂行するための増幅部２２０ｂは第１ｂ増幅セル２２１ｂ、第２ｂ増幅セル２２２ｂ及び第３ｂ増幅セル２２３ｂを含み、選択部２１０ｂの選択によって第１ｂ増幅セル２２１ｂ、第２ｂ増幅セル２２２ｂ及び第３ｂ増幅セル２２３ｂの内何れか一つが活性化されて選択的に増幅動作が成り立つ。
すなわち、不必要な電力を消費せずに比較的広い範囲の利得帯域を確保できるように高い利得を持つ領域、中間利得を持つ領域及び低い利得を持つ領域に区別されて動作するようにする。
図４に示すように出力部４３０ａは第３ａトランジスタＭＮｏｕｔａと出力インダクタＬｏｕｔａとを含み、第１ａ増幅セル２２１ａと第２ａ増幅セル２２２ａによって増幅される出力信号（ＯＵＴ＋）と入力端（ＩＮ＋）の入力信号の間干渉の影響を減らすようになる。
また、図４に示すように差動動作を遂行するための出力部４３０ｂは第３ｂトランジスタＭＮｏｕｔｂと出力インダクタＬｏｕｔｂとを含み、第１ｂ増幅セル２２１ｂと第２ｂ増幅セル２２２ｂによって増幅される出力信号（ＯＵＴ−）と入力端（ＩＮ−）の入力信号間干渉の影響を減らすようになる。
このような構成によって、選択部２１０ａ，２１０ｂが選別的に増幅セルを選択するようになって低雑音を実現することができ、消費電力において低消費を実現することができ、出力部２３０ａ，２３０ｂが差動入力端（ＩＮ−、ＩＮ＋）と差動出力端（ＯＵＴ−、ＯＵＴ＋）信号がお互いにカップルリングされることを遮断して安定度を向上するようになる。
図３は本発明の一実施形態による可変利得低雑音増幅器の回路図である。
図３に示すように、可変利得低雑音増幅器は選択部３１０、増幅部３２０及び出力部３３０を含む。以下、これらの連結関係及び動作を説明する。
選択部３１０は第１選択セル３１１、第２選択セル３１２及び第３選択セル３１３を含み、入力端（Ｉｎｐｕｔ）の入力信号と出力信号により増幅部の増幅セル３２１，３２２，３２３の内の何れか一つを選択するようにする。
ここで、第１選択セル３１１は第１キャパシタ（Ｃａｐａｃｉｔｏｒ）Ｃ３１と第１バイアス手段ＳＷ３１を含み、第１キャパシタＣ３１の一端は入力端（Ｉｎｐｕｔ）と繋がれて入力信号を第１選択セル３１１に供給して、第１キャパシタＣ３１の他端は第１バイアス手段ＳＷ３１の入力端子ＳＷ３１ａと第１選択セル３１１の出力端子に繋がれる。
また、第２選択セル３１２は第２キャパシタＣ３２と第２バイアス手段ＳＷ３２を含み、第２キャパシタＣ３２の一端は入力端（Ｉｎｐｕｔ）と繋がれて入力信号を第２選択セル３１２に供給して、第２キャパシタＣ３２の他端は第２バイアス手段ＳＷ３２の入力端子ＳＷ３２ａと第２選択セル３１２の出力端子に繋がれる。
また、第３選択セル３１３は第３キャパシタＣ３３とオン−オフが可能なスイッチング手段ＳＷ３３を含み、第３キャパシタＣ３３の一端は入力端（Ｉｎｐｕｔ）と繋がれて入力信号を第３選択セル３１３に供給して、第３キャパシタＣ３３の他端はスイッチング手段ＳＷ３３の一端ＳＷ３３ａと繋がれて、スイッチング手段ＳＷ３３の他端ＳＷ３３ｂは第３選択セル３１３の出力端子に繋がれる。
増幅部３２０は第１増幅セル３２１、第２増幅セル３２２及び第３増幅セル３２３を含み、選択部３１０の選択によって第１増幅セル３２１、第２増幅セル３２２及び第３増幅セル３２３の内の何れか一つが活性化されて選択的に増幅動作が成り立つ。
ここで、第１増幅セル３２１は第１トランジスタＭＮ３１と第１インダクタＬ３１を含み、第１トランジスタＭＮ３１のソース端子には第１インダクタＬ３１が繋がれて、ドレイン端子は出力端を形成して、ゲートには第１選択セル３１１の出力端が繋がれて第１増幅セル３２１を活性化させる。
また、第２増幅セル３２２は第２トランジスタＭＮ３２と第１抵抗Ｒ３２を含み、第２トランジスタＭＮ３２のソース端子には第１抵抗Ｒ３２が繋がれて、ドレインは第２増幅セル３２２の出力端を形成して、ゲートには第２選択セル３１２の出力端が繋がれて第２増幅セル３２２を活性化させる。
また、第３増幅セル３２３は第２抵抗Ｒ３３を含み、第２抵抗Ｒ３３の一端は第３選択セル３１３の出力端に繋がれて、他端は第３増幅セル３２３の出力端を形成する。
出力部３３０は第３トランジスタＭＮｏｕｔと出力インダクタＬｏｕｔを含み、第１増幅セル３２１と第２増幅セル３２２によって増幅される出力信号と入力端（Ｉｎｐｕｔ）の入力信号間干渉の影響を減らすようになる。
ここで、第３トランジスタＭＮｏｕｔのソース端子は第１増幅セル３２１及び第２増幅セル３２２の出力端に共通で繋がれて、ドレイン端子は低雑音増幅器の出力端に繋がれて、ゲート端子には活性化のためのバイアス電圧が印加される。
本発明の一実施形態による低雑音増幅器の動作を説明すれば次のようである。
本発明の一実施形態による可変利得低雑音増幅器は受信された信号の電力レベルによって三つの利得モード、すなわち高利得モード、中間利得モード及び低利得モードで動作する。
入力信号が印加されたとき、入力信号を高い利得で増幅しなければならない場合は第１選択セル３１１の第１バイアス手段ＳＷ３１の入力端子ＳＷ３１ａと第１出力端子ＳＷ３１ｂの間で、制御信号によってスイッチングされて入力端子ＳＷ３１ａに第１バイアス電圧（Ｖｂｉａｓ３１）が印加される。
これと共に、第２選択セル３１２の第２バイアス手段ＳＷ３２の入力端子ＳＷ３２ａはスイッチングされて第２出力端子ＳＷ３２ｃと接続されて接地されて、第３選択セル３１３のスイッチング手段ＳＷ３３はオフにされて、第１増幅セル３２１だけ選択されて増幅動作が成り立つ。
すなわち、入力端（Ｉｎｐｕｔ）の入力信号は、第１選択セル３１１を選択する場合、第１増幅セル３２１にだけ印加されて増幅されて出力部３３０の出力端（Ｏｕｔｐｕｔ）に出力される。
また、入力信号を中間利得で増幅しなければならない場合は第２選択セル３１２の第１バイアス手段ＳＷ３２の入力端子ＳＷ３２ａと第１出力端子ＳＷ３２ｂの間でスイッチングされて入力端子ＳＷ３２ａに第２バイアス電圧（Ｖｂｉａｓ３２）が印加されて、第１選択セル３１１の第１バイアス手段ＳＷ３１の入力端子ＳＷ３１ａはスイッチングされて第２出力端子ＳＷ３１ｃと接続されて接地されて、第３選択セル３１３のスイッチング手段ＳＷ３３はオフにされて、第２増幅セル３２２だけ選択されて増幅動作が成り立つ。
すなわち、入力端（Ｉｎｐｕｔ）の入力信号は、第２選択セル３１２を選択する場合、第２増幅セル３２２にだけ印加されて増幅されて出力部３３０の出力端（Ｏｕｔｐｕｔ）に出力される。
また、入力信号を低い利得で増幅しなければならない場合(実質的に増幅動作が必要ではない場合)は第３選択セル３１３のスイッチング手段ＳＷ３３の入力端子ＳＷ３３ａと出力端子ＳＷ３３ｂの間でスイッチングされて入力端子ＳＷ３３ａと出力端子ＳＷ３３ｂが短絡される。
第１選択セル３１１の第１バイアス手段ＳＷ３１の入力端子ＳＷ３１ａはスイッチングされて第２出力端子ＳＷ３１ｃと接続されて接地されて、第２選択セル３１２の第２バイアス手段ＳＷ３２の入力端子ＳＷ３２ａはスイッチングされて第２出力端子ＳＷ３２ｃと接続されて接地されて、第３増幅セル３２３だけ選択されて増幅動作が成り立つ。
すなわち、入力端（Ｉｎｐｕｔ）の入力信号は、第３選択セル３１３を選択する場合、第３増幅セル３２３にだけ印加されて出力部３３０の出力端（Ｏｕｔｐｕｔ）に出力される。
図４は本発明の実施形態による可変利得差動低雑音増幅器の回路図である。
図４に示すように、差動構造可変利得低雑音増幅器は選択部４１０ａ，４１０ｂ、増幅部４２０ａ，４２０ｂ及び出力部４３０ａ，４３０ｂを含む。以下、これらの連結関係及び動作を説明する。
選択部４１０ａは第１ａ選択セル４１１ａ、第２ａ選択セル４１２ａ及び第３ａ選択セル４１３ａを含み、正の差動入力端の差動入力信号（ＩＮ＋）と正の差動出力信号（ＯＵＴ＋）により増幅部４２０ａの増幅セル４２１ａ，４２２ａ，４２３ａの内の何れか一つを選択するようにする。
ここで、第１ａ選択セル４１１ａは第１ａキャパシタＣ４１ａと第１バイアス手段ＳＷ４１ａを含み、第１ａキャパシタＣ４１ａの一端は正の差動入力端（ＩＮ＋）と繋がれて正の差動入力信号を第１ａ選択セル４１１ａに供給して、第１ａキャパシタＣ４１ａの他端は第１ａバイアス手段ＳＷ４１ａの入力端子と第１ａ選択セル４１１ａの出力端子に繋がれる。
また、第２ａ選択セル４１２ａは第２ａキャパシタＣ４２ａと第２ａバイアス手段ＳＷ４２ａを含み、第２ａキャパシタＣ４２ａの一端は正の差動入力端（ＩＮ＋）と繋がれて正の差動入力信号（ＩＮ＋）を第２ａ選択セル４１２ａに供給して、第２ａキャパシタＣ４２ａの他端は第２ａバイアス手段ＳＷ４２ａの入力端子と第２ａ選択セル４１２ａの出力端子に繋がれる。
また、第３ａ選択セル４１３ａは第３ａキャパシタＣ４３ａとオン−オフが可能なスイッチング手段ＳＷ４３ａを含み、第３ａキャパシタＣ４３ａの一端は正の差動入力端（ＩＮ＋）と繋がれて正の差動入力信号を第３ａ選択セル４１３ａに供給して、第３ａキャパシタＣ４３ａの他端はスイッチング手段ＳＷ４３ａの一端と繋がれて、スイッチング手段ＳＷ４３ａの他端は第３ａ選択セル４１３ａの出力端子に繋がれる。
ここで、差動動作を遂行するための選択部４１０ｂは第１ｂ選択セル４１１ｂ、第２ｂ選択セル４１２ｂ及び第３ｂ選択セル４１３ｂを含み、負の差動入力端の差動入力信号（ＩＮ−）と負の差動出力信号（ＯＵＴ−）により増幅部４２０ｂの増幅セル４２１ｂ，４２２ｂ，４２３ｂの内の何れか一つを選択するようにする
ここで、第１ｂ選択セル４１１ｂは第１ｂキャパシタＣ４１ｂと第１バイアス手段ＳＷ４１ｂを含み、第１ｂキャパシタＣ４１ｂの一端は負の差動入力端（ＩＮ−）と繋がれて負の差動入力信号を第１ｂ選択セル４１１ｂに供給して、第１ｂキャパシタＣ４１ｂの他端は第１ｂバイアス手段ＳＷ４１ｂの入力端子と第１ｂ選択セル４１１ｂの出力端子に繋がれる。
また、第２ｂ選択セル４１２ｂは第２ｂキャパシタＣ４２ｂと第２ｂバイアス手段ＳＷ４２ｂを含み、第２ｂキャパシタＣ４２ｂの一端は負の差動入力端（ＩＮ−）と繋がれて負の差動入力信号（ＩＮ−）を第２ｂ選択セル４１２ｂに供給して、第２ｂキャパシタＣ４２ｂの他端は第２ｂバイアス手段ＳＷ４２ｂの入力端子と第２ｂ選択セル４１２ｂの出力端子に繋がれる。
また、第３ｂ選択セル４１３ｂは第３ｂキャパシタＣ４３ｂとオン−オフが可能なスイッチング手段ＳＷ４３ｂを含み、第３ｂキャパシタＣ４３ｂの一端は負の差動入力端（ＩＮ−）と繋がれて負の差動入力信号を第３ｂ選択セル４１３ｂに供給して、第３ｂキャパシタＣ４３ｂの他端はスイッチング手段ＳＷ４３ｂの一端と繋がれて、スイッチング手段ＳＷ４３ｂの他端は第３ｂ選択セル４１３ｂの出力端子に繋がれる。
増幅部４２０ａは第１ａ増幅セル４２１ａ、第２ａ増幅セル４２２ａ及び第３ａ増幅セル４２３ａを含み、選択部４１０ａの選択によって第１ａ増幅セル４２１ａ、第２ａ増幅セル４２２ａ及び第３ａ増幅セル４２３ａの内何れか一つが活性化されて選択的に増幅動作が成り立つ。
ここで、第１ａ増幅セル４２１ａは第１ａトランジスタＭＮ４１ａと第１ａインダクタＬ４１ａを含み、第１ａトランジスタＭＮ４１ａのソース端子には第１ａインダクタＬ４１ａが繋がれて、ドレイン端子は出力端を形成して、ゲートには第１ａ選択セル４１１ａの出力端が繋がれて第１ａ増幅セル４２１ａを活性化させる。
また、第２ａ増幅セル４２２ａは第２ａトランジスタＭＮ４２ａと第１ａ抵抗Ｒ４２ａを含み、第２ａトランジスタＭＮ４２ａのソース端子には第１ａ抵抗Ｒ４２ａが繋がれて、ドレインは第２ａ増幅セル４２２ａの出力端を形成して、ゲートには第２ａ選択セル４１２ａの出力端が繋がれて第２ａ増幅セル４２２ａを活性化させる。
また、第３ａ増幅セル４２３ａは第２ａ抵抗Ｒ４３ａを含み、第２ａ抵抗Ｒ４３ａの一端は第３ａ選択セル４１３ａの出力端に繋がれて、他端は第３ａ増幅セル４２３ａの出力端を形成する。
ここで、差動動作を遂行するための増幅部４２０ｂは第１ｂ増幅セル４２１ｂ、第２ｂ増幅セル４２２ｂ及び第３ｂ増幅セル４２３ｂを含み、選択部４１０ｂの選択によって第１ｂ増幅セル４２１ｂ、第２ｂ増幅セル４２２ｂ及び第３ｂ増幅セル４２３ｂの内の何れか一つが活性化されて選択的に増幅動作が成り立つ。
ここで、第１ｂ増幅セル４２１ｂは第１ｂトランジスタＭＮ４１ｂと第１ｂインダクタＬ４１ｂを含み、第１ｂトランジスタＭＮ４１ｂのソース端子には第１ｂインダクタＬ４１ｂが繋がれて、ドレイン端子は出力端を形成して、ゲートには第１ｂ選択セル４１１ｂの出力端が繋がれて第１ｂ増幅セル４２１ｂを活性化させる。
また、第２ｂ増幅セル４２２ｂは第２ｂトランジスタＭＮ４２ｂと第１ｂ抵抗Ｒ４２ｂを含み、第２ｂトランジスタＭＮ４２ｂのソース端子には第１ｂ抵抗Ｒ４２ｂが繋がれて、ドレインは第２ｂ増幅セル４２２ｂの出力端を形成して、ゲートには第２ｂ選択セル４１２ｂの出力端が繋がれて第２ｂ増幅セル４２２ｂを活性化させる。
また、第３ｂ増幅セル４２３ｂは第２ｂ抵抗Ｒ４３ｂを含み、第２ｂ抵抗Ｒ４３ｂの一端は第３ｂ選択セル４１３ｂの出力端に繋がれて、他端は第３ｂ増幅セル４２３ｂの出力端を形成する。
出力部４３０ａは第３ａトランジスタＭＮｏｕｔａと出力インダクタＬｏｕｔａを含み、第１ａ増幅セル４２１ａと第２ａ増幅セル４２２ａによって増幅される出力信号（ＯＵＴ＋）と入力端（ＩＮ＋）の入力信号間干渉の影響を減らすようになる。
ここで、第３ａトランジスタＭＮｏｕｔａのソース端子は第１ａ増幅セル４２１ａ及び第２ａ増幅セル４２２ａの出力端に共通で繋がれて、ドレイン端子は低雑音増幅器の出力端に繋がれて、ゲート端子には活性化のためのバイアス電圧（Ｖｂｉａｓｏｕｔ＿ａ）が印加される。
また、差動動作を遂行するための出力部ｂ４３０ｂは第３ｂトランジスタＭＮｏｕｔｂと出力インダクタＬｏｕｔｂを含み、第１ｂ増幅セル４２１ｂと第２ｂ増幅セル４２２ｂによって増幅される出力信号（ＯＵＴ−）と入力端（ＩＮ−）の入力信号間干渉の影響を減らすようになる。
ここで、第３ｂトランジスタＭＮｏｕｔｂのソース端子は第１ｂ増幅セル４２１ｂ及び第２ｂ増幅セル４２２ｂの出力端に共通で繋がれて、ドレイン端子は低雑音増幅器の出力端に繋がれて、ゲート端子には活性化のためのバイアス電圧（Ｖｂｉａｓｏｕｔ＿ｂ）が印加される。
本発明の他の実施形態による差動型可変利得低雑音増幅器の動作は先の図３で説明された可変利得低雑音増幅器の動作説明に詳しく説明されている。
差動型可変利得低雑音増幅器はお互いに異なる入力を受けて差動出力（ＯＵＴ−とＯＵＴ＋）する差動回路を構成するようになる。
このように述べられた発明において、多くの態様で変形された同一の発明があることは明らかである。このような変形は、本発明の思想や範囲から逸脱するものとして解釈されるものではなく、当業者にとって明らかなそのような変更が加えられた全てのものは、特許請求の範囲に含まれる。
特許文献１に開示された低雑音増幅器を示す回路図。 本発明の一実施形態による可変利得低雑音増幅器回路のブロック図。 本発明の実施形態による可変利得差動低雑音増幅器回路のブロック図。 本発明の一実施形態による可変利得低雑音増幅器の回路図。 本発明の実施形態による可変利得差動低雑音増幅器の回路図である。
符号の説明
３１０ 選択部
３２０ 増幅部
３３０ 出力部

Claims (9)

  1. 入力信号を選択的に増幅部に伝達する第１選択セル、第２選択セル及び第３選択セルを含み、前記入力信号の大きさによって前記第１ないし第３選択セルの内の何れか一つを選択する選択部と、
    前記第１選択セルから印加された信号を第１利得モードで増幅して出力する第１増幅セル、前記第２選択セルから印加された信号を第２利得モードで増幅して出力する第２増幅セル、前記第３選択セルから印加された信号を第３利得モードで増幅して出力する第３増幅セルを含む増幅部と
    を含むことを特徴とする可変利得モードを持つ低雑音増幅器。
  2. 前記選択部は前記第１ないし第３増幅セルの内の何れか一つにバイアスを印加して増幅動作を活性化させることを特徴とする請求項１記載の可変利得モードを持つ低雑音増幅器。
  3. 前記第１選択セルは前記第１増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第１バイアス手段を含み、
    前記第２選択セルは前記第２増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第２バイアス手段を含み、
    前記第３選択セルはオン−オフが可能なスイッチング手段を含むことを特徴とする請求項１記載の可変利得モードを持つ低雑音増幅器。
  4. 前記第１増幅セルは第１、第２及び第３端子を含み、前記第３端子に印加される電圧に比例して前記第１端子から前記第２端子に流れる電流の量が制御される第１増幅素子と、 前記第２端子に繋がれる第１負荷端を含み、
    前記第２増幅セルは第４、第５及び第６端子を含み、前記第６端子に印加される電圧に比例して前記第４端子から前記第５端子に流れる電流の量が制御される第２増幅素子と、前記第５端子に繋がれる第２負荷端を含み、
    前記第３増幅セルは第３負荷端を含むことを特徴とする請求項３記載の可変利得モードを持つ低雑音増幅器。
  5. 前記第１及び第２増幅素子の周波数特性を向上させるように、前記第１及び第２増幅素子の出力端にトランジスタがさらに含まれることを特徴とする請求項４記載の可変利得モードを持つ低雑音増幅器。
  6. 前記トランジスタの主電流方向の一端は前記第１増幅セル及び第２増幅セルの出力端と繋がれて、前記トランジスタの主電流方向の他端は前記第３増幅セルの出力端と前記可変利得モードを持つ低雑音増幅器の出力端と連結されることを特徴とする請求項５記載の可変利得モードを持つ低雑音増幅器。
  7. 第１入力信号を選択的に増幅部に伝達する第１選択セル、第２選択セル及び第３選択セルを含み、前記第１入力信号の大きさによって前記第１ないし第３選択セルの内の何れか一つを選択する第１選択部と、
    第２入力信号を選択的に増幅部に伝達する第４選択セル、第５選択セル及び第６選択セルを含み、前記第２入力信号の大きさによって前記第４ないし第６選択セルの内の何れか一つを選択する第２選択部と、
    前記第１選択セルから印加された信号を第１利得モードで増幅して出力する第１増幅セル、前記第２選択セルから印加された信号を第２利得モードで増幅して出力する第２増幅セル、前記第３選択セルから印加された信号を第３利得モードで増幅して出力する第３増幅セルを含む第１増幅部と、
    前記第４選択セルから印加された信号を第４利得モードで増幅して出力する第４増幅セル、前記第５選択セルから印加された信号を第５利得モードで増幅して出力する第５増幅セル、前記第６選択セルから印加された信号を第６利得モードで増幅して出力する第６増幅セルを含む第２増幅部と
    を含むことを特徴とする可変利得モードを持つ差動増幅器。
  8. 前記第１選択部は前記第１ないし第３増幅セルの内の何れか一つにバイアスを印加して増幅動作を活性化させて、前記第２選択部は前記第４ないし第６増幅セルの内の何れか一つにバイアスを印加して増幅動作を活性化させることを特徴とする請求項７記載の可変利得モードを持つ差動増幅器。
  9. 前記第１選択セルは前記第１増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第１バイアス手段を含み、
    前記第２選択セルは前記第２増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第２バイアス手段を含み、
    前記第３選択セルはオン−オフが可能なスイッチング手段を含み、
    前記第４選択セルは前記第４増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第４バイアス手段を含み、
    前記第５選択セルは前記第５増幅セルを動作させるためのバイアスを印加するか動作させないように接地させる第５バイアス手段を含み、
    前記第６選択セルはオン−オフが可能なスイッチング手段を含むことを特徴とする請求項７記載の可変利得モードを持つ差動増幅器。
JP2006086431A 2005-03-29 2006-03-27 可変利得モードを持つ低雑音増幅器及び差動増幅器 Pending JP2006279963A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050025840A KR100758854B1 (ko) 2005-03-29 2005-03-29 가변 이득 모드를 갖는 저잡음 증폭기 및 차동증폭기.

Publications (1)

Publication Number Publication Date
JP2006279963A true JP2006279963A (ja) 2006-10-12

Family

ID=36676055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086431A Pending JP2006279963A (ja) 2005-03-29 2006-03-27 可変利得モードを持つ低雑音増幅器及び差動増幅器

Country Status (5)

Country Link
US (1) US7400192B2 (ja)
EP (1) EP1708361A3 (ja)
JP (1) JP2006279963A (ja)
KR (1) KR100758854B1 (ja)
CN (1) CN1841923B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012527191A (ja) * 2009-05-13 2012-11-01 クゥアルコム・インコーポレイテッド 切り替え可能な入力ペア演算増幅器
US10693231B2 (en) 2017-09-11 2020-06-23 Qualcomm Incorporated Transmit/receive switching circuit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325221B (en) * 2006-04-04 2010-05-21 Realtek Semiconductor Corp Low noise amplifier and low noise amplifying method of dynamically adjusting a bias voltage when switching gain modes to improve linearity
US7508266B1 (en) * 2006-08-29 2009-03-24 Pmc-Sierra, Inc. Method for enhancing linearity of a transistor amplifier using switched capacitive loads
JP4269188B2 (ja) * 2007-02-05 2009-05-27 ソニー株式会社 可変利得増幅回路、受信機および受信機用ｉｃ
TW201112650A (en) * 2009-09-18 2011-04-01 Mediatek Singapore Pte Ltd Amplifier and receiver for a wireless communication system
US8442159B2 (en) 2010-07-01 2013-05-14 Broadcom Corporation Multi-protocol communications receiver with shared analog front-end
CN101888210A (zh) * 2010-07-16 2010-11-17 上海集成电路研发中心有限公司 可变增益低噪声放大器
US20140029483A1 (en) * 2012-07-30 2014-01-30 Qualcomm Incorporated Method and apparatus for tdd virtual cell selection
US9184957B2 (en) * 2012-12-27 2015-11-10 Intel Corporation High speed receivers circuits and methods
US9112472B2 (en) * 2013-12-16 2015-08-18 Mstar Semiconductor, Inc. Variable gain low-noise amplifier
US9263998B2 (en) * 2013-12-16 2016-02-16 Mstar Semiconductor, Inc. Broadband single-ended input to differential output low-noise amplifier
US20150230185A1 (en) * 2014-02-12 2015-08-13 Qualcomm Incorporated Low Noise Amplifier Device with Auxiliary Gain Control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304943A (en) 1992-11-16 1994-04-19 Harris Corporation In-phase combiner and RF recovery system
JPH0879116A (ja) * 1994-09-09 1996-03-22 Toshiba Corp 利得切り替え回路及びこれを用いた無線装置
GB9805148D0 (en) * 1998-03-11 1998-05-06 Philips Electronics Nv Radio receiver
DE19843784A1 (de) * 1998-09-24 2000-04-20 Temic Semiconductor Gmbh Schaltungsanordnung zur Leistungsverstärkung
US6144254A (en) * 1999-06-04 2000-11-07 Infineon Technologies Corporation Low-noise amplifier with switched gain and method
JP2001094350A (ja) * 1999-08-31 2001-04-06 Samsung Electronics Co Ltd 携帯電話端末用電力増幅器
US6255906B1 (en) 1999-09-30 2001-07-03 Conexant Systems, Inc. Power amplifier operated as an envelope digital to analog converter with digital pre-distortion
GB2359206B (en) * 2000-02-08 2004-06-23 Wireless Systems Int Ltd Amplifier arrangement
JP2001274633A (ja) 2000-03-24 2001-10-05 Denso Corp 電力増幅装置
KR100385643B1 (ko) * 2001-01-22 2003-05-28 주식회사 웨이브아이씨스 지능형 스위칭 모드 전력증폭장치
US6424222B1 (en) * 2001-03-29 2002-07-23 Gct Semiconductor, Inc. Variable gain low noise amplifier for a wireless terminal
WO2003034588A1 (fr) * 2001-10-12 2003-04-24 Mitsubishi Denki Kabushiki Kaisha Amplificateur et recepteur
KR100457786B1 (ko) * 2002-02-01 2004-11-18 주식회사 웨이브아이씨스 휴대용 단말기의 전력 증폭 장치
KR20040074277A (ko) * 2003-02-17 2004-08-25 엘지전자 주식회사 전력 증폭 회로
US20040171361A1 (en) * 2003-02-27 2004-09-02 Karthik Vasanth Selective input level wireless receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012527191A (ja) * 2009-05-13 2012-11-01 クゥアルコム・インコーポレイテッド 切り替え可能な入力ペア演算増幅器
US10693231B2 (en) 2017-09-11 2020-06-23 Qualcomm Incorporated Transmit/receive switching circuit
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter

Also Published As

Publication number Publication date
CN1841923B (zh) 2010-09-08
EP1708361A3 (en) 2007-12-12
KR20060104029A (ko) 2006-10-09
US20060220736A1 (en) 2006-10-05
US7400192B2 (en) 2008-07-15
CN1841923A (zh) 2006-10-04
EP1708361A2 (en) 2006-10-04
KR100758854B1 (ko) 2007-09-19

Similar Documents

Publication Publication Date Title
KR100758854B1 (ko) 가변 이득 모드를 갖는 저잡음 증폭기 및 차동증폭기.
US11855586B2 (en) Power amplifier module
US7701289B2 (en) Variable gain amplifier including series-coupled cascode amplifiers
US8395452B1 (en) Signal amplification circuits for receiving/transmitting signals according to input signal
JP5296809B2 (ja) 可変利得増幅器およびそれを備えた高周波信号受信装置
KR100704568B1 (ko) 가변 이득 저잡음 증폭기
US7420423B2 (en) Active balun device
JP5879547B2 (ja) スルーモード付き低雑音増幅器
US7679452B2 (en) Amplifier arrangement and method
JP4095398B2 (ja) 増幅器及びこれを用いた無線通信装置
KR20200052696A (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
JP2009005092A (ja) 利得可変型低雑音増幅器
JP2009260972A (ja) 可変利得ｒｆ増幅器
CN113508526A (zh) 用于优化共源共栅放大器中三阶截取点的晶体管偏置调整
US20090027128A1 (en) Variable gain amplifier
WO2008044750A1 (fr) Amplificateur à faible bruit
US20070018727A1 (en) Variable gain amplifier and wireless communication apparatus including the same
TWI422146B (zh) 可變的動態範圍放大器
JPWO2006095416A1 (ja) 減衰器を備えた高周波増幅器
US7200370B2 (en) Power amplifier having enhanced swing cascode architecture
KR20150096193A (ko) 다중이득 모드를 지원하는 저잡음 증폭기
JP2008258789A (ja) 低雑音増幅器
KR101727610B1 (ko) 무선 주파수용 전력 증폭기
JP2009010875A (ja) 差動増幅回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630