JP5879547B2 - スルーモード付き低雑音増幅器 - Google Patents

Description

本発明は、電源電圧よりも耐圧の低いトランジスタのみを用いて構成された、スルーモード付き低雑音増幅器に関するものである。

無線通信機器（例えば、携帯電話）における受信機の初段には、低雑音増幅器が配置される。無線通信機器と基地局が遠い場合（微弱信号の場合）、低雑音増幅器には、低雑音性および高利得特性が要求される。また、無線通信機器と基地局が近い場合（大信号の場合）、低雑音増幅器には、低歪み特性および低利得特性が要求される。特に移動体通信においては、基地局と移動局との距離応じて受信信号の強度が大きく変化するため、受信機には広いダイナミックレンジが必要となる。その結果、受信フロントエンド部の低雑音増幅器には利得制御機能が必須である。

従来例１（例えば、特許文献１を参照）として、外部から入力された高周波信号を高利得で増幅する第一の増幅器（アンプモード）と、外部からの入力された高周波信号を低利得で通過させる第二の増幅器（スルーモード）とを備えた高周波可変利得増幅器が知られている。

従来例１における高周波可変利得増幅器を、図７を参照して説明する。

図７において、第一の増幅器（アンプモード）は、トランジスタ５１とトランジスタ５０のカスコード接続とインピーダンス素子６と負荷インピーダンス素子５からなるカスコード増幅器である。また、第二の増幅器（スルーモード）は、高周波スイッチ６２とインピーダンス素子９の直列接続からなるスルーパス増幅器である。
この高周波可変利得増幅器を第一の増幅器（アンプモード）として機能させる場合、高周波スイッチ６０をオン、高周波スイッチ６２をオフにする。受信信号は、入力端子Ｐ１０より入力され、トランジスタ５１のベースに入り、トランジスタ５０を通過し、インピーダンス素子７およびインピーダンス素子８を通過し出力端子Ｐ１２から出力される。この場合の増幅率は、インピーダンス素子６とインピーダンス素子５で決定される。

一方、この高周波可変利得増幅器を第二の増幅器（スルーモード）として機能させる場合には、高周波スイッチ６０をオフ、高周波スイッチ６２をオンにする。受信信号は、入力端子Ｐ１０より高周波スイッチ６２のソース側に入力され、その後、高周波スイッチ６２のドレイン側から出力され、インピーダンス素子９を通過する。このとき負荷インピーダンス素子５と出力インピーダンス素子７間の信号経路は高周波スイッチ６０により切断された状態となるため、インピーダンス素子９を通過した高周波信号はインピーダンス素子７の方向へ漏洩することなく、インピーダンス素子８を通過し出力端子Ｐ１２に出力される。

特開２００７−１５８９７５号公報

近年、無線通信機器の低消費電力化、小型化、低価格化が進んでおり、低雑音増幅器も微細化されたプロセスが使用されるケースが多い。微細化されたプロセスを用いると、トランジスタ単体の利得が高く、雑音が低いという長所がある反面、トランジスタの耐圧特性が低下するという短所がある。トランジスタにドレイン−ゲート間、ゲート−ソース間、ドレイン−ソース間の耐圧（以降、端子間耐圧という表現を用いる）以上の電圧がかかる事を防ぐため、微細化されたプロセスには、耐圧特性が高いトランジスタが別途用意される場合もあるが、耐圧が違うトランジスタを複数種類用意する場合は、製造工程のコスト並びにリードタイムが増加する。

従来例１（例えば、特許文献１を参照）に微細化されたプロセスで適用する場合について考えると、低雑音特性および高利得特性が必要とされるアンプモードで動作させる場合、トランジスタ５１は、利得が高くて雑音が低い、低耐圧のトランジスタを使用すると考えられる。また、高周波スイッチ６０をオンするためには、一般的に高周波スイッチ６０のゲートに０Ｖの電圧が印加されると考えられる。この場合、高周波スイッチ６０のゲート−ソース間にかかる電圧差が、電源電圧と等しくなるため、電源電圧よりも端子間耐圧が低いトランジスタは使用できない。よって、電源電圧と同等もしくはそれ以上の端子間耐圧をもつトランジスタが使用される。すなわち、トランジスタ５１と高周波スイッチ６０では、端子間耐圧が違う複数種類のトランジスタが必要となるため、製造工程のコスト並びにリードタイムが増加してしまうという問題がある。

この問題を解決する方法として、ＤＣ／ＤＣコンバータまたはレギュレータなどを用いて、電源電圧よりも端子間耐圧が低いトランジスタのみを使用する方法がある。
この方法を図８を用いて説明する。なお、図７にて説明した部材に対応する部材には同一符号を付して説明は省略する。
図８に示すように、電源と負荷インピーダンス素子５の間にＤＣ／ＤＣコンバータ７０を挿入する。ＤＣ／ＤＣコンバータ７０により電源電圧をトランジスタの端子間耐圧以下に変換することで、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。しかし、この方法の場合は、第一の増幅器（アンプモード）の負荷側にＤＣ／ＤＣコンバータ７０がぶら下がった形となるため、負荷側に、ＤＣ／ＤＣコンバータ７０に起因する容量成分などが追加され、その影響により高周波特性が劣化してしまう。その結果、ＤＣ／ＤＣコンバータ使用前と同等の特性を確保するために、電流を増加する等の対策が必要となり、消費電力が増加してしまう。また、ＤＣ／ＤＣコンバータを追加で必要とするため面積が増大し、小型化も実現できない。

本発明は、上記従来の問題点を解決するもので、トランジスタの端子間耐圧が、電源電圧以下のトランジスタのみを用いて回路を構成しつつ、トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器を提供することを目的とする。

上記課題を解決するために、本発明のある形態に係るスルーモード付き低雑音増幅器は、入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、ゲートが入力端子に接続されたソース接地トランジスタと、前記ソース接地トランジスタにカスコード接続されるとともに、ドレインが出力端子に接続されたゲート接地トランジスタと、前記ゲート接地トランジスタのゲートに接続されたバイアス回路と、前記ゲート接地トランジスタのドレインに接続された負荷インピーダンス素子と、前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、前記スイッチングトランジスタのゲートとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオフする場合にオンするスルーパス回路と、を備え、前記ソース接地トランジスタ、前記ゲート接地トランジスタ、および前記スイッチングトランジスタのそれぞれのドレイン−ゲート間耐圧である第１の耐圧、ゲート−ソース間耐圧である第２の耐圧、およびドレイン−ソース間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下である。

この構成によれば、端子間耐圧が電源電圧より低いトランジスタのみで、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器が構成できる。

前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするゲート−ソース間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記スイッチングトランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路であってもよい。この構成によれば、インダクタとコンデンサの並列接続により構成される共振回路を用いることで、特定の周波数で高い利得を得ることができる。

前記スイッチングトランジスタのドレインとソースとの間にスイッチ並列インピーダンス素子が接続されていてもよい。この構成によれば、スルーモード時の出力インピーダンスを調整することにより、良好な通過特性を得ることができる。

前記スイッチ並列インピーダンス素子は、抵抗であってもよい。この構成によれば、抵抗を用いることで、小面積で出力インピーダンスを調整することができる。

前記ソース接地トランジスタのソースとグランドとの間にソースインピーダンス素子が接続されていてもよい。この構成によれば、入力信号に対してソース電圧が変動することにより、歪特性を改善することができる。

前記ソースインピーダンス素子は、インダンクタであってもよい。この構成によれば、インダクタを用いることで、入力のリターンロスを小さくすることができる。

前記スルーパス回路は、ドレインまたはソースから入力された信号をソースまたはドレインから出力し、ゲートへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えてもよい。この構成によれば、スルーモード時に良好な通過特性を得ることができる。

前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されてもよい。この構成によれば、アンプモード時にスルーパス回路のアイソレーションを高めるとともに、トランジスタスイッチの各端子に端子間耐圧以上の電圧がかかる事を防ぐことができる。

前記ソース接地トランジスタと前記ゲート接地トランジスタとの間にカスコード接続された１以上のゲート接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのゲートに接続されたカスコードバイアス回路とを備えてもよい。この構成によれば、電源電圧がトランジスタの端子間耐圧のうち最も低い耐圧の２倍以上の場合においても端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

また、本発明の他の形態に係るスルーモード付き低雑音増幅器は、入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、ベースが入力端子に接続されたエミッタ接地トランジスタと、前記エミッタ接地トランジスタにカスコード接続されるとともに、コレクタが出力端子に接続されたベース接地トランジスタと、前記ベース接地トランジスタのベースに接続されたバイアス回路と、前記ベース接地トランジスタのコレクタに接続された負荷インピーダンス素子と、前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、前記スイッチングトランジスタのベースとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオフする場合にオンするスルーパス回路と、を備え、前記エミッタ接地トランジスタ、前記ベース接地トランジスタ、および前記スイッチングトランジスタのそれぞれのコレクタ−ベース間耐圧である第１の耐圧、ベース−エミッタ間耐圧である第２の耐圧、およびコレクタ−エミッタ間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下である。

この構成によれば、端子間耐圧が電源電圧より低いトランジスタのみで、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器が構成できる。

前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするベース−エミッタ間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記スイッチングトランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路であってもよい。この構成によれば、インダクタとコンデンサの並列接続により構成される共振回路を用いることで、特定の周波数で高い利得を得ることができる。

前記スイッチングトランジスタのコレクタとエミッタとの間にスイッチ並列インピーダンス素子が接続されてもよい。この構成によれば、スルーモード時の出力インピーダンスを調整することにより、良好な通過特性を得ることができる。

前記スイッチ並列インピーダンス素子は、抵抗であってもよい。この構成によれば、抵抗を用いることで、小面積で出力インピーダンスを調整することができる。

前記エミッタ接地トランジスタのエミッタとグランドとの間にエミッタインピーダンス素子が接続されてもよい。この構成によれば、入力信号に対してエミッタ電圧が変動することにより、歪特性を改善することができる。

前記エミッタインピーダンス素子は、インダンクタであってもよい。この構成によれば、インダクタを用いることで、入力のリターンロスを小さくすることができる。

前記スルーパス回路は、コレクタまたはエミッタから入力された信号をエミッタまたはコレクタから出力し、ベースへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えてもよい。この構成によれば、スルーモード時に良好な通過特性を得ることができる。

前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されてもよい。この構成によれば、アンプモード時にスルーパス回路のアイソレーションを高めるとともに、トランジスタスイッチの各端子に端子間耐圧以上の電圧がかかる事を防ぐことができる。

前記エミッタ接地トランジスタと前記ベース接地トランジスタとの間にカスコード接続された１以上のベース接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのベースに接続されたカスコードバイアス回路とを備えてもよい。この構成によれば、電源電圧がトランジスタの端子間耐圧のうち最も低い耐圧の２倍以上の場合においても端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

以上に説明したように、本発明によれば、端子間耐圧が電源電圧よりも低いトランジスタのみを用いて、トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器が構成できる。

図１は本発明の実施の形態１のスルーモード付き低雑音増幅器の構成の一例を示す回路図である。 図２は本発明の実施の形態１のスルーモード付き低雑音増幅器におけるバイアス回路の一例を示す回路図である。 図３は本発明の実施の形態１のスルーモード付き低雑音増幅器におけるレベルシフタの一例を示す回路図である。 図４Ａは本発明の実施の形態１のスルーモード付き低雑音増幅器におけるスルーパス回路の一例を示す回路図である。 図４Ｂは本発明の実施の形態１のスルーモード付き低雑音増幅器におけるスルーパス回路の一例を示す回路図である。 図５は本発明の実施の形態２のスルーモード付き低雑音増幅器の構成の一例を示す回路図である。 図６は本発明の実施の形態３のスルーモード付き低雑音増幅器の構成の一例を示す回路図である。 図７は従来のスルーモード付き低雑音増幅器の構成を示す回路図である。 図８はＤＣ／ＤＣコンバータを付加したスルーモード付き低雑音増幅器の構成を示す回路図である。

以下、本発明の実施の形態を、図面を参照しながら具体的に説明する。

（実施の形態１）
図１は本発明の実施の形態を説明するためのスルーモード付き低雑音増幅器の構成を示す図である。

［構成］
本発明の実施の形態のスルーモード付き低雑音増幅器においてはトランジスタが用いられる。この「トランジスタ」として、電界効果トランジスタとバイポーラトランジスタとのいずれを用いてもよい。本実施の形態１及び後述する実施の形態２及び３では、電界効果トランジスタのうち、ＭＯＳＦＥＴを用いる構成を例示する。もちろん、電界効果トランジスタとして、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ等を用いてもよい。また、以下の構成例において、Ｎチャンネル型ＭＯＳＦＥＴとＰチャンネル型ＭＯＳＦＥＴとを相互に置換して構成してもよい。また、本明細書及び請求の範囲において、トランジスタの各端子間を、便宜上、ある端子名と他の端子名とを「−」で結んで、「ゲート−ソース間」の如く表現する。

図１において、ソース接地トランジスタ１０２は、ゲートが入力端子１０１に接続され、ソースがグランドに接続されており、アンプモード時の初段増幅器として機能する。ゲート接地トランジスタ１０４は、ソース接地トランジスタ１０２にカスコード接続されるとともに、そのドレインは出力端子１０３に接続されており、アンプモード時の次段増幅器として機能する。バイアス回路１０５は、ゲート接地トランジスタ１０４のゲート電圧を決定する。負荷インピーダンス素子１０６は、ゲート接地トランジスタ１０４のドレインに接続されている。スイッチングトランジスタ１０７は、負荷インピーダンス素子１０６と電源ＶＤＤとの間に接続されている。レベルシフタ１０９はモード制御端子１０８とスイッチングトランジスタ１０７のゲートとの間に接続され、制御端子１０８から入力されるモード信号（アンプモード及びスルーモードのいずれかを示す信号）に応じて、スイッチングトランジスタ１０７のゲート電圧を切り替える。入力端子１０１と出力端子１０３の間に、スルーモード時に入力信号が通過するスルーパス回路１１０が接続されている。

ここで、「ソース接地トランジスタ」とは、いわゆるソース接地回路を構成するトランジスタを意味する。このトランジスタのソースは直接接地されてもよく、インピーダンス素子（抵抗素子を含む）を介して接地されてもよい。「ゲート接地トランジスタ」とは、いわゆるゲート接地回路を構成するトランジスタを意味する。このトランジスタのゲートは直接接地されてもよく、インピーダンス素子（抵抗素子を含む）を介して接地されてもよい。

図１に示すスルーモード付き低雑音増幅器を構成するトランジスタは全て、電源電圧（例えば３．３Ｖ）よりも端子間耐圧が低いトランジスタ（例えば、端子間耐圧が２．８Ｖのトランジスタ）である。

図２はバイアス回路１０５の回路構成の一例を示している。

図２に示すように、バイアス回路１０５は、電流源２０１からの電流を折り返すカレントミラー回路を構成する１次側トランジスタ２０２と２次側トランジスタ２０３と、ミラーした電流により出力端子２０４の電圧を決定する抵抗２０５と、電源ＶＤＤと抵抗２０５との間に接続され、ゲートが制御端子２０６に接続されたスイッチングトランジスタ２０７と、ミラー回路の１次側トランジスタ２０２のゲートおよび２次側トランジスタ２０３のゲートとグランドとの間に接続され、制御端子２０８がゲートに接続されたスイッチングトランジスタ２０９と、出力端子２０４とバイアス電源２１２との間に接続されたスイッチングトランジスタ２１０と、スイッチングトランジスタ２１０のゲートと制御端子２０８との間に接続されたインバータ２１１と、により構成されている。

図３はレベルシフタ１０９の回路構成の一例を示している。

図３に示すように、レベルシフタ１０９は、電流源３０１と、電流源３０１からの電流を折り返すカレントミラー回路を構成する１次側トランジスタ３０２と２次側トランジスタ３０３により構成されたカレントミラー回路と、２次側トランジスタ３０３のドレインと出力端子３０４との間に接続され、ゲートがバイアス電源３０６に接続されたゲート接地トランジスタ３０５と、ゲート接地トランジスタ３０５と電源ＶＤＤとの間に接続された抵抗３０７と、１次側トランジスタ３０２のゲートおよび２次側トランジスタ３０３のゲートとグランドとの間に接続され、ゲートが制御端子３０８に接続されたスイッチングトランジスタ３０９と、２次側トランジスタ３０３のドレインとバイアス電源３１２との間に接続されたスイッチングトランジスタ３１０と、スイッチングトランジスタ３１０のゲートと制御端子３０８との間に接続されたインバータ３１１と、により構成される。

図４Ａおよび図４Ｂはスルーパス回路１１０の回路構成の一例を示している。

図４Ａに示すように、スルーパス回路１１０は、ここでは、入力端子４０１にドレインまたはソースが接続され、ゲートが抵抗４０２を介して制御端子４０３に接続され、ソースまたはドレインがコンデンサ４１０を介して出力端子４１１と接続されたトランジスタスイッチ４０４により構成される。図４Ａに示したものは、スイッチの役割を果たすトランジスタが１段（トランジスタスイッチ４０４）である。

図４Ｂに、スイッチの役割を果たすトランジスタが４段である構成例を示す。図４Ｂにおいて、スルーパス回路１１０は、ここでは、入力端子４０１にドレインまたはソースが接続され、ゲートが抵抗４０２を介して制御端子４０３に接続されたトランジスタスイッチ４０４と、ドレインまたはソースがトランジスタスイッチ４０４のソースまたはドレインと接続され、ゲートが抵抗４０５を介して制御端子４０３に接続されたトランジスタスイッチ４０６と、ドレインまたはソースがトランジスタスイッチ４０６のソースまたはドレインと接続され、ゲートが抵抗４０７を介して制御端子４０３に接続されたトランジスタスイッチ４０８と、ドレインまたはソースがトランジスタスイッチ４０８のソースまたはドレインと接続され、ゲートが抵抗４０９を介して制御端子４０３と接続され、ソースまたはドレインがコンデンサ４１０を介して出力端子４１１と接続されたトランジスタスイッチ４１２と、により構成される。

図４Ａの構成例は、信号が通過するトランジスタスイッチが１つであるので、信号通過時の通過ロスは少ないが、信号遮断時のアイソレーション特性が悪くなる。また、大信号が入力された場合、信号振幅が全て入力端子４０１側のトランジスタ４０４の端子にかかるため、端子間耐圧以上の大信号は入力できない。図４Ｂの構成例は、トランジスタスイッチが４つ接続されているので、信号通過時の通過ロスは大きくなるが、信号遮断時のアイソレーション特性は良い。また、入力された信号振幅が各トランジスタスイッチに分散するので、端子間耐圧以上の大信号を入力することが可能である。本実施の形態では、端子間耐圧が低いトランジスタを用いるので、端子間耐圧以上の大信号の入力が可能である、図４Ｂに示す４段構成のものを使用するが、トランジスタスイッチの段数は何段でも良い。

［動作］
本実施の形態のスルーパス付き低雑音増幅器は、カスコード増幅回路（１０１〜１０９）により信号を増幅するアンプモードと、スルーパス回路１１０により信号をそのまま通過させるスルーモードの２つの動作モードを持つ。
まずはアンプモード時の動作について説明する。

図１に示すスルーパス付き低雑音増幅器において、アンプモード時には、スルーパス回路１１０の制御端子４０３にトランジスタスイッチ４０４，４０６，４０８，４１２がオフとなるような制御信号（例えば０Ｖ）がモード信号として入力され、スルーパス回路１１０がオフ状態となる。また、ソース接地トランジスタ１０２は、ゲートにＤＣバイアス（例えば０．６Ｖ）とＡＣ信号が入力される。ゲート接地トランジスタ１０４はバイアス回路１０５によりバイアス電圧が与えられ、ゲート接地トランジスタとして動作する。入力端子１０１に、ＡＣ信号として高周波信号が入力されると、入力された信号はソース接地トランジスタ１０２のゲートに入力され、ソース接地トランジスタ１０２とゲート接地トランジスタ１０４と負荷インピーダンス素子１０６からなるカスコード増幅回路により増幅され、出力端子１０３から出力される。本実施の形態では負荷インピーダンス素子１０６としてインダクタとコンデンサを並列に接続した共振回路を用いることにより、特定の周波数で高い利得を得ることができるようになっている。なお本実施の形態では負荷インピーダンス素子１０６をインダクタとコンデンサの並列回路としたが、インダクタとコンデンサの並列回路の代わりに、インダクタまたは抵抗を用いても良い。

図２に示すバイアス回路において、アンプモード時には制御端子２０６からスイッチングトランジスタ２０７がオンするような制御信号（例えば１．２Ｖ）が入力される。この信号は、スイッチングトランジスタ２０７の端子間耐圧を超えない値となっている。また制御端子２０８から、スイッチングトランジスタ２０９をオフし且つインバータ２１１を介してスイッチングトランジスタ２１０をオフするような制御信号（例えば０Ｖ）が入力される。これによりカレントミラー回路は電流源２０１からの信号をミラーし、ミラーされた電流が抵抗２０５に流れることで出力電圧（電源電圧−ミラーされた電流×抵抗２０５の抵抗値）が出力端子２０４から出力される。この出力電圧は、ゲート接地トランジスタ１０４のゲートに与えられるのでゲート接地トランジスタ１０４およびソース接地トランジスタ１０２の各端子間に端子間耐圧以上の電圧がかかる事を防ぐために所定の範囲内に入らなければならない。ここでいう所定の範囲内とは、電源電圧をＶＤＤ、トランジスタの端子間耐圧のうち最も低いものをＶａｍｒ、ゲート接地トランジスタ１０４のゲート−ソース間電圧をＶｇｓ２とすると、ゲート接地トランジスタ１０４のソース電圧Ｖｓ２が、（ＶＤＤ−Ｖａｍｒ）≦Ｖｓ２≦Ｖａｍｒとなるような範囲である。そのためゲート接地トランジスタ１０４のゲート電圧、つまりバイアス回路の出力電圧Ｖｃａｓがとるべき範囲は（ＶＤＤ−Ｖａｍｒ＋Ｖｇｓ２）≦Ｖｃａｓ≦（Ｖａｍｒ＋Ｖｇｓ２）となる。ただし、図２で示した回路構成例の場合はこの条件に加えて、カレントミラー回路の２次側トランジスタ２０３の各端子間に端子間耐圧以上の電圧がかかる事を防ぐことを考慮しなければいけないので、Ｖｃａｓの範囲は（ＶＤＤ−Ｖａｍｒ＋Ｖｇｓ２）≦Ｖｃａｓ≦Ｖａｍｒとなる。この条件を満たすようにバイアス回路の出力を決定することにより（例えば２．２Ｖ）、ソース接地トランジスタ１０２およびゲート接地トランジスタ１０４の各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。

図３に示すレベルシフタにおいて、アンプモード時には制御端子３０８から、スイッチングトランジスタ３０９がオフし且つインバータ３１１を介してスイッチングトランジスタ３１０がオフするような制御信号（例えば０Ｖ）がモード信号として入力される。これによりカレントミラー回路は電流源３０１からの信号をミラーする。スイッチングトランジスタ３０５のゲートには、オンになるような電圧（例えば１．６Ｖ）がバイアス電源３０６により印加されているため、ミラーされた電流が抵抗３０７に流れることで出力電圧（電源電圧−ミラーされた電流×抵抗３０７の抵抗値）が出力端子３０４から出力される。この出力電圧はスイッチングトランジスタ１０７のゲートに与えられるので、スイッチングトランジスタ１０７の各端子間に端子間耐圧以上の電圧がかかる事を防ぐために所定の範囲内に入らなければならない。ここでいう所定の範囲内とは、スイッチングトランジスタ１０７がオン状態になりつつ、各端子間の電圧が端子間耐圧以上にならないような範囲である。スイッチングトランジスタ１０７がオンする最小のゲート−ソース間の電圧差の絶対値をＶｇｓｏｎとすると、レベルシフタの出力電圧Ｖｇｌがとるべき範囲は、（ＶＤＤ−Ｖａｍｒ）≦Ｖｌｓ≦（ＶＤＤ−Ｖｇｓｏｎ）となる。この条件を満たすようにスイッチングトランジスタ１０７のゲートに電圧を与えることにより（例えば１．２Ｖ）、スイッチングトランジスタ１０７の各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。

次にスルーモード時の動作について説明する。

図１に示すスルーモード付き低雑音増幅器において、スルーモード時には、スルーパス回路１１０の制御端子４０３にトランジスタスイッチ４０４，４０６，４０８，４１２がオンとなるような制御信号（例えば２．５Ｖ）がモード信号として入力され、スルーパス回路１１０がオン状態となる。また、カスコード増幅回路のソース接地トランジスタ１０２のゲートはＤＣ電圧がグランドに落とされるためオフ状態となる。入力端子１０１に高周波信号が入力されると、入力された信号は、スルーパス回路１１０を通過し、そのまま出力端子１０３から出力される。

図２に示すバイアス回路において、スルーモード時には制御端子２０６からスイッチングトランジスタ２０７がオフするような制御信号（例えば３．３Ｖ）が入力される。また制御端子２０８から、スイッチングトランジスタ２０９がオンし且つインバータ２１１を介してスイッチングトランジスタ２１０がオンするような制御信号（２．５Ｖ）が入力される。これにより出力端子２０４には、バイアス電源２１２の電圧が与えられる。このとき、各端子間に端子間耐圧以上の電圧がかかる事を防ぐためのバイアス回路の出力電圧の範囲は、所定の範囲内でなければならない。ここでいう所定の範囲内とは、トランジスタの端子間耐圧のうち最も低いものをＶａｍｒとすると、ゲート接地トランジスタ１０４のゲート電圧、つまりバイアス回路の出力電圧ＶｃａｓがＶｃａｓ≦Ｖａｍｒとなるような範囲である。従って、バイアス電源２１２の電圧はその範囲内でなければならない（例えば２．２Ｖ）また、このときカレントミラー回路の１次側トランジスタおよび２次側トランジスタのゲート電圧がグランド電位となるためカレントミラー回路はオフ状態となりバイアス電源２１２からカレントミラー回路側に電流が出力されることはない。

図３に示すレベルシフタにおいて、スルーモード時には制御端子３０８から、スイッチングトランジスタ３０９をオンし且つインバータ３１１を介してスイッチングトランジスタ３１０をオンするような制御信号（例えば２．５Ｖ）がモード信号として入力される。これによりゲート接地トランジスタ３０５のソースには、ゲート−ソース間電圧が閾値以下となるようなバイアス電源３１２の電圧（例えば２．５Ｖ）が与えられオフ状態となる。そのため制御出力端子３０４からは電源電圧ＶＤＤが出力される（例えば３．３Ｖ）。また、このときカレントミラー回路の１次側トランジスタおよび２次側トランジスタのゲート電圧がグランド電位となるためカレントミラー回路はオフ状態となりバイアス電源３１２からカレントミラー回路側に電流が出力されることはない。

なお、図２のバイアス回路、及び、図３のレベルシフタで示した回路は一例であり、回路内で使用されるトランジスタは端子間耐圧が電源電圧以下のトランジスタのみで構成され、トランジスタの端子間耐圧を超える電圧がかからない範囲の制御信号を受けて、所望の電圧を出力できる回路であれば、他の回路でも良い。

以上で明らかなように、この実施の形態１によれば、モード制御端子１０８の電圧をレベルシフタにより変換し且つバイアス回路１０５によりゲート接地トランジスタ１０４のゲート電圧を調整することにより、端子間耐圧が電源電圧以下のトランジスタのみを用いて回路を構成しても、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。その結果、端子間耐圧が電源電圧以下のトランジスタしか使用しないため、製造工程のコスト並びにリードタイムが少なくてすむ。

（実施の形態２）
実施の形態１よりも、さらに良好な高周波特性を得ることができる回路を、図面を参照しながら具体的に説明する。なお、図１にて説明した部材に対応する部材には同一符号を付して説明は省略する。

図５は本実施の形態のスルーモード付き低雑音増幅器の構成を示す回路図である。実施の形態１で説明した図１の構成と比較すると、図５の構成では、ソース接地トランジスタ１０２のソースとグランドとの間にソースインピーダンス素子５０１が挿入されている。また、スイッチングトランジスタ１０７のドレインとソースとの間にスイッチ並列インピーダンス素子５０２が並列に接続されている。

ソース接地トランジスタ１０２のソースとグランドとの間にソースインピーダンス素子５０１を挿入することにより、ソース接地トランジスタ１０２のソース電圧が変動するので、歪特性が改善される。

また、スイッチングトランジスタ１０７のドレインとソースとの間にスイッチ並列インピーダンス素子５０２を並列接続することにより、スルーモード時の入出力リターンロスを調整することができ、ひいては、良好な通過特性を得ることができる。

本実施の形態では、ソースインピーダンス素子５０１としてインダクタを用いることで歪改善効果とともに、入力のリターンロスを改善することができる。

また、スイッチ並列インピーダンス素子５０２として抵抗を用いることで比較的小さな面積で出力インピーダンスを調整でき、スルーモード時の入出力のリターンロスを改善する。

なお本実施の形態では、ソースインピーダンス素子５０１としてインダクタを用いたが、インダクタの代わりに、抵抗を用いても良い。

また、スイッチ並列インピーダンス素子５０２として抵抗を用いたが、抵抗の代わりにインダクタまたはコンデンサを用いても良い。

（実施の形態３）
本実施の形態のスルーモード付き低雑音増幅器は、電源電圧がトランジスタの各端子間の端子間耐圧の２倍以上である場合に有効である。本実施の形態の回路構成を図６に示す。図１にて説明した部材に対応する部材には同一符号を付して説明は省略する。

図６において、ソース接地トランジスタ１０２とゲート接地トランジスタ１０４との間に、さらにカスコードトランジスタ６０１を接続し、ゲート電圧を、各端子間に端子間耐圧以上の電圧がかかる事を防ぐようにカスコードバイアス回路６０２により調整する。カスコードトランジスタ６０１は、ソース接地トランジスタ１０２にカスコード接続されたゲート接地トランジスタである。図６では一例としてカスコードが２段（ゲート接地トランジスタ１０４及びカスコードトランジスタ６０１）の構成を表しているが、トランジスタの端子間耐圧や電源電圧に応じて、必要に応じてカスコードの段数を増加させてもよい。

これにより、各ゲート接地トランジスタの各端子間電圧を端子間耐圧内に抑えることができるので、電源電圧がトランジスタの端子間耐圧のうち最も低い耐圧の２倍以上であっても、端子間耐圧が電源電圧以下のトランジスタのみを用いてスルーモード付き低雑音増幅器を構成することができる。

（実施の形態４）
本発明の実施の形態４は、上記実施の形態１〜実施の形態３において、ＭＯＳＦＥＴをバイポーラトランジスタで置換したものである。この置換の仕方は周知であるので、その説明を省略する。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施の形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。

本発明のスルーモード付き低雑音増幅回路は、端子間耐圧が電源電圧以下のトランジスタのみで構成することができるため、製造上のコストとリードタイムを削減することができる。そのため低価格化が必要とされる通信機器に使用されるスルーモード付き低雑音増幅器に実施して有効である。

１ バイアス回路
２ バイアス回路
３ インピーダンス素子
４ インピーダンス素子
５ インピーダンス素子
６ インピーダンス素子
７ インピーダンス素子
８ インピーダンス素子
９ インピーダンス素子
５０ トランジスタ
５１ トランジスタ
６０ 高周波スイッチ
６２ 高周波スイッチ
７０ ＤＣ／ＤＣコンバータ
Ｐ１０ 入力端子
Ｐ１１ エミッタ端子
Ｐ１２ 出力端子
Ｐ１３ 電圧制御端子
Ｐ１４ 電圧制御端子
１０１ 入力端子
１０２ ソース接地トランジスタ
１０３ 出力端子
１０４ ゲート接地トランジスタ
１０５ バイアス回路
１０６ 負荷インピーダンス素子
１０７ スイッチングトランジスタ
１０８ モード制御端子
１０９ レベルシフタ
１１０ スルーパス回路
２０１ 電流源
２０２ １次側トランジスタ
２０３ ２次側トランジスタ
２０４ 出力端子
２０５ 抵抗
２０６ 制御端子
２０７ スイッチングトランジスタ
２０８ 制御端子
２０９ スイッチングトランジスタ
２１０ スイッチングトランジスタ
２１１ インバータ
２１２ バイアス電源
３０１ 電流源
３０２ １次側トランジスタ
３０３ ２次側トランジスタ
３０４ 出力端子
３０５ ゲート接地トランジスタ
３０６ バイアス電源
３０７ 抵抗
３０８ 制御端子
３０９ スイッチングトランジスタ
３１０ スイッチングトランジスタ
３１１ インバータ
３１２ バイアス電源
４０１ 入力端子
４０２ 抵抗
４０３ 制御端子
４０４ トランジスタスイッチ
４０５ 抵抗
４０６ トランジスタスイッチ
４０７ 抵抗
４０８ トランジスタスイッチ
４０９ 抵抗
４１０ コンデンサ
４１１ 出力端子
４１２ トランジスタスイッチ
５０１ ソースインピーダンス素子
５０２ スイッチ並列インピーダンス素子
６０１ カスコードトランジスタ
６０２ カスコードバイアス回路

Claims (22)

1. 入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、
   ゲートが入力端子に接続されたソース接地トランジスタと、
   前記ソース接地トランジスタにカスコード接続されるとともに、ドレインが出力端子に接続されたゲート接地トランジスタと、
   前記ゲート接地トランジスタのゲートに接続されたバイアス回路と、
   前記ゲート接地トランジスタのドレインに接続された負荷インピーダンス素子と、
   前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、
   前記スイッチングトランジスタのゲートとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、
   前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオフする場合にオンするスルーパス回路と、を備え、
   前記ソース接地トランジスタ、前記ゲート接地トランジスタ、および前記スイッチングトランジスタのそれぞれのドレイン−ゲート間耐圧である第１の耐圧、ゲート−ソース間耐圧である第２の耐圧、およびドレイン−ソース間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下であり、
   前記スイッチングトランジスタのドレインとソースとの間にスイッチ並列インピーダンス素子が接続されている、スルーモード付き低雑音増幅器。
2. 前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするゲート−ソース間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されている、請求項１記載のスルーモード付き低雑音増幅器。
3. 前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１記載のスルーモード付き低雑音増幅器。
4. 前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１記載のスルーモード付き低雑音増幅器。
5. 前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路である、請求項１記載のスルーモード付き低雑音増幅器。
6. 前記スイッチ並列インピーダンス素子は、抵抗である、請求項１記載のスルーモード付き低雑音増幅器。
7. 前記ソース接地トランジスタのソースとグランドとの間にソースインピーダンス素子が接続されている、請求項１記載のスルーモード付き低雑音増幅器。
8. 前記ソースインピーダンス素子は、インダンクタである、請求項１記載のスルーモード付き低雑音増幅器。
9. 前記スルーパス回路は、ドレインまたはソースから入力された信号をソースまたはドレインから出力し、ゲートへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えている、請求項１記載のスルーモード付き低雑音増幅器。
10. 前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されている、請求項１記載のスルーモード付き低雑音増幅器。
11. 前記ソース接地トランジスタと前記ゲート接地トランジスタとの間にカスコード接続された１以上のゲート接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのゲートに接続されたカスコードバイアス回路とを備える、請求項１記載のスルーモード付き低雑音増幅器。
12. 入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、
    ベースが入力端子に接続されたエミッタ接地トランジスタと、
    前記エミッタ接地トランジスタにカスコード接続されるとともに、コレクタが出力端子に接続されたベース接地トランジスタと、
    前記ベース接地トランジスタのベースに接続されたバイアス回路と、
    前記ベース接地トランジスタのコレクタに接続された負荷インピーダンス素子と、
    前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、
    前記スイッチングトランジスタのベースとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、
    前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオフする場合にオンするスルーパス回路と、を備え、
    前記エミッタ接地トランジスタ、前記ベース接地トランジスタ、および前記スイッチングトランジスタのそれぞれのコレクタ−ベース間耐圧である第１の耐圧、ベース−エミッタ間耐圧である第２の耐圧、およびコレクタ−エミッタ間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下であり、
    前記スイッチングトランジスタのコレクタとエミッタとの間にスイッチ並列インピーダンス素子が接続されている、スルーモード付き低雑音増幅器。
13. 前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするベース−エミッタ間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されている、請求項１２記載のスルーモード付き低雑音増幅器。
14. 前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１２記載のスルーモード付き低雑音増幅器。
15. 前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１２記載のスルーモード付き低雑音増幅器。
16. 前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路である、請求項１２記載のスルーモード付き低雑音増幅器。
17. 前記スイッチ並列インピーダンス素子は、抵抗である、請求項１２記載のスルーモード付き低雑音増幅器。
18. 前記エミッタ接地トランジスタのエミッタとグランドとの間にエミッタインピーダンス素子が接続されている、請求項１２記載のスルーモード付き低雑音増幅器。
19. 前記エミッタインピーダンス素子は、インダンクタである、請求項１２記載のスルーモード付き低雑音増幅器。
20. 前記スルーパス回路は、コレクタまたはエミッタから入力された信号をエミッタまたはコレクタから出力し、ベースへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えている、請求項１２記載のスルーモード付き低雑音増幅器。
21. 前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されている、請求項１２記載のスルーモード付き低雑音増幅器。
22. 前記エミッタ接地トランジスタと前記ベース接地トランジスタとの間にカスコード接続された１以上のベース接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのベースに接続されたカスコードバイアス回路とを備える、請求項１２記載のスルーモード付き低雑音増幅器。

Images