JP2004128704A - 増幅器及びこれを用いた無線通信装置 - Google Patents
増幅器及びこれを用いた無線通信装置 Download PDFInfo
- Publication number
- JP2004128704A JP2004128704A JP2002287372A JP2002287372A JP2004128704A JP 2004128704 A JP2004128704 A JP 2004128704A JP 2002287372 A JP2002287372 A JP 2002287372A JP 2002287372 A JP2002287372 A JP 2002287372A JP 2004128704 A JP2004128704 A JP 2004128704A
- Authority
- JP
- Japan
- Prior art keywords
- input
- gain
- signal
- control
- stage transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】信号入力端子11からの入力信号を受ける入力段トランジスタQ11に対して複数のカスコードトランジスタQ12〜Q14を接続し、利得切替回路14により制御入力端子13からの利得制御信号に従ってトランジスタQ13,Q14をオン/オフ制御してトランジスタQ11のコレクタ電流の信号出力端子15側への分配比を切り替えることで利得切り替えを行い、さらにバイアス制御回路12によって入力段トランジスタQ11の動作点を決定すると共に、利得切替回路14からのバイアス制御信号に従って入力段トランジスタQ11のバイアス電流を制御する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、利得切り替え機能を有する増幅器及びこれを用いた無線通信装置に関する。
【0002】
【従来の技術】
近年、携帯電話機は高機能化が著しく、音声通話信号の送受信だけでなく、画像情報を含めた各種デジタルデータを送受信する携帯情報端末としての役割を果たすようになってきている。一般にシステムの高機能化は、それを構成する電子回路に対する要求を高める。
【0003】
例えば、携帯電話機のような無線通信装置において、受信側に通常備えられる低雑音増幅器(Low Noise Amplifier:LNA)を例にとると、周囲環境の変化に伴う受信信号強度の変化によらず、一定水準の信号品質を維持した上で、受信信号を増幅できることが要求される。この要求に応えるため、LNAに利得切替機能を持たせることが行われている。現在の無線通信装置のシステム環境では、受信信号強度の変動は大きく、利得切替機能を有するLNAに求められる利得の制御幅は約30dBもの大きさとなる。
【0004】
従来の利得切替機能を持つLNAでは、入力段トランジスタに対してカスコード接続した複数のトランジスタ(カスコードトランジスタ)を用いて入力段トランジスタに流れる電流の値を切り替えることで、利得を切り替える方式が用いられている(例えば、非特許文献1参照)。
【0005】
より詳細には、入力段トランジスタのコレクタに接続された複数のカスコードトランジスタのオン/オフを制御し、入力段トランジスタのコレクタ電流を分配するカスコードトランジスタの数を変えることによって利得切り替えを行う。その際、入力段トランジスタのコレクタ電流は、バイアス回路から与えられるベース電圧によって一定値に保持される。このように入力段トランジスタのバイアス条件を一定に保つことによって、LNAの利得切り替えに伴う入力インピーダンスの変動が抑えられる。
【0006】
【非特許文献1】
Danilo Manstretta, Rinaldo Castello, Francesco Gatta, Paolo Rossi and Francesco Svelto,“A 0.18μm CMOS Direct−Conversion Receiver Front−End for UMTS,” 2002 IEEE International Solid−State Circuits Conference Digest of Technical Papers, pp.240−241, 2002
【0007】
【発明が解決しようとする課題】
非特許文献1に記載された方法では、利得変化に対する入力インピーダンスの変動を避けるために、低利得時においても入力段トランジスタに一定のコレクタ電流を流して入力段トランジスタのバイアス条件を一定に保つ必要がある。従って、平均的な消費電流が大きくなってしまう。
【0008】
携帯電話機を始めとする携帯端末機器のような無線通信装置には、連続使用時間を確保するために、低消費電力化が強く要請される。従って、このような無線通信装置内の電子回路には、良好な回路特性を維持しつつ消費電流を低減する技術が要求されている。従来の技術では、特にLNAに関しては上述のように当該要求に十分応えられていない。
【0009】
本発明の目的は、利得変化に伴う入力インピーダンスの変動を回避しつつ、消費電流を効果的に低減できる、特に低雑音増幅器として好適な増幅器を提供することにある。
【0010】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る増幅器は信号入力端子からの入力信号を受ける入力段トランジスタと、該入力段トランジスタに対してカスコード接続された複数のカスコードトランジスタと、第1の制御信号に従って入力段トランジスタを流れる電流の信号出力端子側への分配比を少なくとも二段階に切り替えるように複数のカスコードトランジスタの少なくとも一つをオン/オフ制御する第1の制御回路と、入力段トランジスタの動作点を決定すると共に、第2の制御信号に従って該入力段トランジスタのバイアス電流を制御する第2の制御回路とを具備する。
【0011】
本発明によると、第1の制御回路による入力段トランジスタのコレクタ電流の振り分けによる利得の切り替えと、入力段トランジスタのバイアス電流制御の組み合わせにより、十分な利得制御幅を確保しつつ、利得変化に伴う入力インピーダンスの変動を回避し、かつ消費電流を効果的に低減することが可能となる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
(第1の実施形態)
図1に、本発明の第1の実施形態に係る低雑音増幅器(LNA)として好適な増幅器の構成を示す。
信号入力端子11からの入力信号は、インダクタL11とキャパシタC11の直列回路からなる入力整合回路を介して入力段トランジスタQ11のベースに入力される。入力整合回路は、増幅器の入力インピーダンスを増幅器の前段のインピーダンスに整合させるための回路である。入力段トランジスタQ11のエミッタは、歪特性改善のためのディジェネレーションインダクタL13の一端に接続され、インダクタL13の他端はグラウンドGNDに接続される。
【0013】
入力段トランジスタQ11のベースには、バイアス制御回路12(第2の制御回路)が接続される。バイアス制御回路12は、入力段トランジスタQ11の動作点を適切な値に決定すると共に、バイアス電流を制御する。
【0014】
入力段トランジスタQ11のコレクタは、複数(この例では3個)のカスコードトランジスタQ12,Q13,Q14のエミッタに共通に接続される。カスコードトランジスタQ12,Q13,Q14のうちQ12,Q13のコレクタは、出力整合回路を構成するキャパシタC12とインダクタL12の各々の一端に接続される。出力整合回路は、増幅器の出力インピーダンスを後段の入力インピーダンスと整合させるための回路である。キャパシタC12の他端は、信号出力端子15に接続される。インダクタL12の他端は、電源Vccに接続される。もう一つのカスコードトランジスタQ14のコレクタは、電源Vccに直接接続される。
【0015】
カスコードトランジスタQ12,Q13,Q14のベースには、利得切替回路14(第1の制御回路)が接続される。利得切替回路14は、外部から制御入力端子13に入力される利得制御信号(第1の制御信号)に従って、カスコードトランジスタQ13,14のオン/オフを制御する。これにより入力段トランジスタQ11のコレクタ電流の信号出力端子15側への分配比が切り替えられ、結果として増幅器の利得が2段階に切り替えられる。
【0016】
利得切替回路14からは、バイアス制御回路12にバイアス制御信号(第2の制御信号)が送られる。このバイアス制御信号に従い、バイアス制御回路12は本実施形態では利得切替回路14によるカスコードトランジスタQ13,Q14のオン/オフ制御に関連して、入力段トランジスタQ11のベース電圧を制御することで、トランジスタQ11のバイアス電流の制御を行う。
【0017】
このように本実施形態では、利得切替回路14によるカスコードトランジスタQ13,Q14のオン/オフ制御と、これに伴うバイアス制御回路12による入力段トランジスタQ11のバイアス電流の制御との組み合わせによって増幅器の利得切り替えが行われる。
【0018】
次に、本実施形態による増幅器の動作について説明する。
本実施形態における利得切り替えは、上述したように(a)入力段トランジスタQ11のコレクタ電流をカスコードトランジスタQ13,Q14のオン/オフ制御により振り分けることと、(b)バイアス制御回路12による入力段トランジスタQ11のバイアス電流を制御することの組み合わせからなる。
【0019】
まず、(a)入力段トランジスタQ11のコレクタ電流の振り分けによる利得の切り替え動作について説明する。
本実施形態では、3個のカスコードトランジスタQ12,Q13,Q14によるコレクタ電流の振り分けによって、基本的に増幅器の利得を2段階に切り替える。このために3個のカスコードトランジスタQ12,Q13,Q14のうち、Q13とQ14は利得制御回路14からの制御信号により一方がオン状態、他方がオフ状態となるように利得切替回路14によって制御される。トランジスタQ12は、オン状態に維持される。トランジスタQ13,Q14のエミッタ面積は好ましくは等しく設定され、かつトランジスタQ12のエミッタ面積に対して、所望の利得制御幅に応じて例えば30倍のように十分に大きく選ばれる。
【0020】
信号入力端子11からの入力信号は、入力段トランジスタQ11により増幅され、トランジスタQ11のコレクタ電流として現れる。トランジスタQ11のコレクタ電流は、カスコードトランジスタQ12,Q13,Q14を経てQ11のコレクタに流れ込む。このときカスコードトランジスタQ12,Q13,Q14のうち、Q12とQ13がオン状態で、Q14がオフ状態であれば、入力段トランジスタQ11のコレクタ電流は全て増幅器の信号出力端子15側を通るために、高い利得が得られる。
【0021】
一方、逆にカスコードトランジスタQ12,Q13,Q14のうち、Q12とQ14がオン状態で、Q13がオフ状態であるとすると、入力段トランジスタQ11のコレクタ電流は、信号出力端子15側を流れる成分とトランジスタQ14側を流れる成分とに分かれ、後者は電源Vccから直接流れ込む成分であり、出力信号に寄与しないために利得は低くなる。
【0022】
このとき前述のようにトランジスタQ13,Q14のエミッタ面積をトランジスタQ12のエミッタ面積に対して十分に大きく選ぶことにより、高利得時と低利得時の利得差、すなわち利得制御幅を大きくとることができる。また、トランジスタQ13,Q14のエミッタ面積を等しくすることにより、製造ばらつきによる回路特性の変動を抑えることができる。
【0023】
次に、(b)入力段トランジスタQ11のバイアス電流の制御による利得制御について説明する。
一般に、LNAにおいて入力段トランジスタのバイアス電流(コレクタ電流)を変えるのみで利得を切り替えることも、原理的には可能である。ただし、バイアス電流の制御のみで例えば30dBというような所望の大きな利得制御幅を作り出すためには、広い範囲にわたって入力段トランジスタのベース電圧を変えなければならない。入力段トランジスタのベース電圧が大きく変わると、増幅器の入力インピーダンスが大幅に変動してしまうために入力の反射特性が劣化し、最悪の場合は回路が発振してしまう。従って、携帯電話機におけるLNAのようなGHz帯の高周波信号を扱う回路では、入力段トランジスタのバイアス電流を制御する方法のみで利得を広範囲に切り替えることは困難である。
【0024】
本実施形態では、(a)の入力段トランジスタQ11のコレクタ電流の振り分けによる利得の切り替えと、(b)入力段トランジスタQ11のバイアス電流の制御を組み合わせることによって、このような課題を解決する。具体的には、例えばカスコードトランジスタQ12,Q13,Q14のうち、Q12とQ13をオン状態、Q14をオフ状態とする高利得時にはバイアス電流を大きくし、またQ12とQ14をオン状態、Q13がオフ状態とする低利得時にはバイアス電流を小さくすることによって、広い利得制御幅を確保する。その際、バイアス電流の制御幅は後述するように50%以内であることが望ましい。例えば、低利得時のバイアス電流を「1」とすれば、高利得時のバイアス電流を「1.5」以下とする。
【0025】
次に、図1中の各部の構成について詳細に説明する。
図2に、利得切替回路14の具体的な構成例を示す。この回路は、電源VssとグラウンドGND間に接続されたトランジスタM21,M22及びトランジスタM23,M24による2段のCMOSインバータ20,21によって構成される。制御入力端子13からの利得制御信号は、1段目のCMOSインバータ20に入力される。1段目のCMOSインバータ20の出力は、端子24を介して図1中のカスコードトランジスタQ14のベースに供給される。2段目のCMOSインバータ21の出力は、端子23を介して図1中のカスコードトランジスタQ13のベースに供給される。
【0026】
カスコードトランジスタQ13,Q14は、ベース電位が高レベルのときオン状態となる。図2の構成によると、CMOSインバータ20,21の出力は一方が高レベルのとき他方が低レベルとなり、常に互いに反転した関係となる。このため、カスコードトランジスタQ13,Q14は一方がオン状態になるとき、他方がオフ状態となる。一方、カスコードトランジスタQ12のベースには、端子22を介して電源Vssの電位が与えられるので、トランジスタQ12は常時オン状態を維持する。
【0027】
図3に、利得切替回路14の別の具体的な構成例を示す。CMOSインバータを使って反転信号を生成していることは図2の回路と同様であるが、出力する電圧の振幅を制限している点が図2の回路と異なる。図3においては、トランジスタM31,M32とトランジスタM35,M36がそれぞれ1段目及び2段目のCMOSインバータを構成している。
【0028】
1段目のCMOSインバータの出力側には、トランジスタM33,M34と抵抗R31からなる振幅制限回路が配置され、2段目のCMOSインバータの出力側にも、同様にトランジスタM37,M38と抵抗R32からなる振幅制限回路が配置されている。トランジスタM34,M38は電流源として機能し、ダイオード接続されたトランジスタM39と共にカレントミラーを形成している。端子22,23,24は、図1中のカスコードトランジスタQ12,Q13,Q14のベースに接続される。
【0029】
この図3の回路では、トランジスタM39と直列に接続された抵抗R33の値により電流源トランジスタM34,M38,M39を流れる電流値を調整することができる。この電流値と抵抗R31,R32の値を適切に選ぶことにより、端子23,24から出力される電圧、すなわち図1中のカスコードトランジスタQ13,Q14のベースに与えられる電位を必要以上に下がらないようにする。これにより、ベース電位がエミッタ電位に比べて下がりすぎるとバイポーラトランジスタの安定動作を劣化させてしまうという問題を避けることができ、カスコードトランジスタQ13,Q14の動作安定化を図ることが可能となる。
【0030】
図2及び図3においては、利得切替回路14からバイアス制御回路12に供給するバイアス制御信号を発生する部分は省略しているが、利得切替回路14は本実施形態では制御入力端子13からの利得制御信号に従って、例えば高利得時には入力段トランジスタQ11のバイアス電流を大きくし、低利得時にはバイアス電流を小さくするようなバイアス制御信号をバイアス制御回路12に供給するように構成される。
【0031】
図4に、バイアス制御回路12の具体的な構成例を示す。本実施形態では、バイアス制御回路12が利得制御回路14からのバイアス制御信号を受けて複数のバイアス条件を作り出す機能を有する。図1の増幅器では、ここでいうバイアス条件とは入力段トランジスタQ11のベース電圧の設定である。図4のバイアス制御回路12は、例えば Paul R. Gray and Robert G. Meyer, “Analysis and Design of Analog Integrated Circuits, Third Edition”, John Wiley & Sons, P.329, 1993に記載されているようなVT レファレンス回路として一般的に知られている回路を基本としている。
【0032】
図4において、バイポーラトランジスタQ41〜Q47と抵抗R41〜R47及びMOSトランジスタM40で構成される回路によって熱電圧(サーマルボルテージ)VTを基準とした電圧を発生する。この基準電圧は、トランジスタQ51,Q52のベースに与えられる。トランジスタQ51,Q52のエミッタと電源Vssとの間にスイッチとして機能するMOSトランジスタM51,52が接続されており、M51,M52のゲートに利得切替回路14からのバイアス制御信号が入力される。
【0033】
次に、バイアス制御回路12によるバイアス電流の制御方法について詳しく説明する。一般に、バイポーラトランジスタのベース−エミッタ電圧VBEとコレクタ電流ICとの関係は、次の式で示される。
【0034】
【数1】
【0035】
ここで、IS はプロセス条件によって決まる定数である。熱電圧VT 、は素電荷q、ボルツマン定数k及び絶対温度Tから、kT/qで決まる値であり、半導体デバイスの特性を決める重要な変数の一つである。常温(摂氏27℃)の場合、熱電圧VT の値は約26mVである。
【0036】
ここで、図4に示した構成のバイアス制御回路12では、利得切替回路14から端子41,42にそれぞれ与えられるバイアス制御信号により、MOSトランジスタM51,M52がオン/オフを行い、これによってトランジスタQ51とQ52の動作が決まる。この結果、図1においてバイアス制御回路12から入力段トランジスタQ11にベース電圧として与えられるバイアス制御信号の電圧が決定される。
【0037】
本実施形態では、このバイアス制御回路14による入力段トランジスタQ11のバイアス電流の制御範囲を以下のように設定する。例えば、LNAにおいて一般的に要求されている30dB以上という利得制御幅を実現する場合について考える。この場合、出力信号電流には約32倍の電流変化幅が必要となる。この電流変化幅を(a)の電流振り分けのみで実現する場合、カスコードトランジスタQ12とQ13,Q14に、この電流変化幅に見合ったエミッタ面積比のトランジスタを用いることになる。(a)の方法のみで利得切り替えを行う従来の技術では、入力インピーダンスの変動を抑制するために入力段トランジスタQ11のバイアス電流を一定にする必要から消費電流は一定であり、これによって消費電力が大きくなるという問題点があることは前述の通りである。
【0038】
一方、低消費電力化のために上記の出力信号電流の電流変化幅をバイアス電流の制御で実現しようとした場合、次のような問題がある。前述の式(2)から、30dB以上という利得制御幅を実現するために、入力段トランジスタQ11のベース電圧の変化でコレクタ電流に30倍以上の変化を与えるためには、常温で約90mVの電圧変動幅が必要となる。ここで簡単のためにエミッタ端の電位は一定と仮定している。
【0039】
携帯電話機のような民生機器は、ほぼ−40℃〜85℃の温度範囲での動作を保証している。この動作保証温度範囲は、常温に対して絶対温度で約30%の変動幅ということになり、熱電圧VT の変動としてみると、約11mVである。これに比べてベース電圧の変動が約90mVというのは、非常に大きな値であることが分かる。これだけの電圧変動があると、入力段トランジスタQ11が同じ条件で動作しているとみなせなくなり、入力インピーダンスの変動が無視できなくなる。
【0040】
携帯通信端末のような2GHz帯以上の信号を扱う高周波回路では、入力インピーダンスの整合条件が利得などの回路特性に大いに影響する。入力インピーダンスが変化して整合条件が悪化すると、反射により定在波が立つおそれがあり、回路の発振を引き起こすこともある。従って、バイアス制御回路12によるバイアス電流の制御幅は、入力インピーダンスの変動が許容範囲に収まるように厳しく制限される必要がある。入力段トランジスタQ11のベース電圧の変動幅を前述の動作保証温度範囲(絶対温度で約30%)相当の10mVと制限すると、コレクタ電流の変動幅は最大で50%になる。これは入力段トランジスタQ11のバイアス電流の変動幅が50%以内であれば、入力インピーダンスの変動が許容範囲に収まることを意味する。
【0041】
そこで、本実施形態では図4に示したバイアス制御回路12の抵抗R51,R52の抵抗値及びトランジスタQ51,Q52のエミッタ面積を入力段トランジスタQ11のコレクタ電流の変動幅が50%以内に収まるように制限する。すなわち、バイアス制御回路12による入力段トランジスタQ11のバイアス電流の制御範囲を50%以内に抑える。
【0042】
このように本実施形態では、入力段トランジスタQ11のバイアス電流の制御による利得制御を行い、カスコードトランジスタによる電流の振り分けによる利得切り替えと合わせて、例えば30dBというような所望の利得制御幅を実現する。従って、バイアス電流の制御幅に対して例えば50%以内という制限を与えることにより、入力インピーダンスの変動を許容できる範囲に収めつつ、消費電流の低減を可能とした利得切り替えを実現できる。
【0043】
このとき電流振り分けとバイアス電流の制御を必ずしも同時に、つまり両者を関連付けて行う必要はなく、必要に応じて互いに独立に行うことも有効である。すなわち、前記の説明では利得切替回路14が利得制御信号に従ってカスコードトランジスタQ12,Q13,Q14に対して電流振り分けの制御を行って利得切り替えを行う際、高利得時には入力段トランジスタQ11のバイアス電流を大きくし、低利得時にはバイアス電流を小さくするようなバイアス制御信号をバイアス制御回路12に供給している。
【0044】
これに対して、バイアス制御回路12へのバイアス制御信号の供給を利得切替回路14への利得制御信号とは関係なく行ってもよい。その場合、低利得時及び高利得時の各々の場合に入力段トランジスタQ11のバイアス電流を個別に制御することにより、利得をさらに細かく制御することもできる。
【0045】
(第2の実施形態)
図5に、本発明の第2の実施形態に係る増幅器を示す。第1の実施形態では、利得を高利得と低利得の2段階に切り替え可能な増幅器について説明したが、本実施形態では5個のカスコードトランジスタQ12,Q13,Q14,Q15,Q16を用いることにより、利得を3段階に切り替え可能としている。同様に、本発明はカスコードトランジスタの数をさらに増やして、さらに多段階の利得切り替えを可能としてもよい。
【0046】
このように多段階にわたる利得切り替えを行う構成においても、入力段トランジスタQ11のバイアス電流を第1の実施形態と同様に制御することができる。例えば、最高利得時にバイアス電流を最も大きくし、最低利得時にバイアス電流を最も小さくするか、あるいは、多段階の各利得においてバイアス電流を制御する。この場合においても、バイアス電流の制御幅は50%以内に抑えることが望ましい。
【0047】
(第3の実施形態)
図6は、本発明の第3の実施形態に係る増幅器であり、図1に示した第1の実施形態に係る増幅器を差動化した例である。本実施形態に係る増幅器は、差動信号を扱う以外は基本的に第1の実施形態と同様であり、第1の実施形態と同様にして利得切り替えが行われる。
【0048】
図6においては、二つの信号入力端子11A,11Bに差動入力信号がそれぞれ与えられる。差動入力信号に対応して、入力整合回路もインダクタL11AとキャパシタC11Aの直列回路及びインダクタL11BとキャパシタC11Bの直列回路が備えられる。
【0049】
入力段トランジスタQ11A,Q11Bは差動対を構成しており、各々のエミッタはディジェネレーションインダクタL13A,L13Bの一端にそれぞれ接続され、インダクタL13A,L13Bの他端は共通の抵抗Rを介してグラウンドGNDに接続される。バイアス制御回路12は、二つの入力段トランジスタQ11A,Q11Bのベースに接続される。
【0050】
差動対の入力段トランジスタQ11A,Q11Bに対応して、図1中のQ12,Q13,Q14に相当するカスコードトランジスタもQ12AとQ12B,Q13とQ13B,Q14AとQ14Bのように対で設けられており、これらのカスコードトランジスタ対はそれぞれ利得制御回路14からの差動信号によって相補的にオン/オフするように制御される。出力整合回路は、二つのインダクタL12A,L12Bと二つのキャパシタC12A,C12Bからなっており、この出力整合回路を介して信号出力端子15A,15Bから差動出力信号が取り出される。
【0051】
このように差動化した構成においても、カスコードトランジスタ対の数を増やすことにより、3段階さらにはそれ以上の多段階に利得切り替えを行うことが可能な増幅器を実現できることは明らかである。
【0052】
次に、図7を用いて本実施形態の効果について具体的に述べる。図7は、図6に示した増幅器におけるバイアス制御回路12を図4のように構成し、バイアス制御回路12により入力段トランジスタQ11A,Q11Bのバイアス電流を切り替えたときの入力反射特性を示している。
【0053】
図4に示した構成のバイアス制御回路12において、トランジスタQ51とQ52のエミッタ面積比及び抵抗R51とR52の値の比を種々変化させ、スイッチとして機能するトランジスタM51,M52をオン/オフさせることにより、バイアス電流を制御する。この場合、トランジスタM51は常にオン状態となっており、トランジスタQ51にはVTリファレンス回路により発生される基準電圧で定まる一定の電流が常に流れている。トランジスタM52をオン/オフさせることによって、トランジスタQ52に電流が流れるか否かを制御している。トランジスタQ51,Q52に流れる電流の合計によって、バイアス電流の値が決まる。
【0054】
図7の横軸は周波数、縦軸は入力反射特性を示すためのVSWR(電圧定在波比)を表している。各曲線の上に付された[A/B]は、トランジスタQ52の電流IQ52 とトランジスタQ51,Q52の合計の電流IQ51+IQ52 との電流比を示している。例えば、[0/12]はトランジスタQ51のみに常に一定の電流が流れていることを示しており、[4/8]は合計で12単位となる電流のうち、4単位分の電流を制御できるようにしたことを示している。入力VSWRの値は、入力インピーダンスの整合がとれていれば1.0となり、整合がずれてくると1よりも大きな値となる。LNAでは通常、回路の安定性確保のために、所望の周波数帯(例えば2.1〜2.2GHz)において入力VSWRの値が2.0以下に収まるように設計がなされる。
【0055】
図7によると、例えば上記の電流比IQ52/IQ51+IQ52 が[5/7]、すなわちバイアス電流の制御幅が71%のときは、入力VSWRの値は所望の周波数帯の高域側で2.0を越えている。これに対して、電流比がバイアス電流の制御幅50%に相当する[4/8]までであれば、入力VSWRの値は2.0以下に収まっている。従って、この結果からもバイアス電流の制御幅は50%以下であることが好ましいことが分かる。
【0056】
以上の実施形態で説明した増幅器においては、バイアス制御信号として2値化信号を用いたが、連続値の信号を用いてバイアス電流を連続的に制御することも可能である。これにより利得の切り替えを連続的にあるいは、滑らかに行うことができる。さらに、これまでの実施形態では入力段トランジスタ及びカスコードトランジスタにバイポーラトランジスタを用いた例について説明したが、MOSトランジスタのような電界効果トランジスタを用いた回路でも同様に実視できることはいうまでもない。カスコードトランジスタに電界効果トランジスタを用いた場合、前述したバイポーラトランジスタのエミッタ面積の関係をゲート幅(W)とゲート長(L)の比W/Lに置き換えて考えればよいことか明らかである。
【0057】
(第4の実施形態)
図8は、本発明の第4の実施形態として、上述した本発明の実施形態に基づく増幅器を受信系の低雑音増幅器に用いた携帯無線端末などの無線通信装置の概略的な構成を示している。
【0058】
図8において、アンテナ81は例えば基地局から送信される高周波信号を受信する。アンテナ81から出力される受信信号は、送受切替器82を介してLNA83に入力される。LNA83によって増幅された受信信号は、例えば周波数変換、復調及びフィルタ処理などを行う図示しない受信処理回路系を経て受信ベースバンド信号となり、ベースバンド処理部84に入力される。これにより受信信号のデータ再生が行われる。
【0059】
一方、送信すべきデータに応じてベースバンド処理部84によって生成される送信ベースバンド信号は、周波数変換、フィルタ処理及び変調などの処理を行う図示しない送信処理回路系を経て、電力増幅器85から送受切替器82を介してアンテナ81に供給され、基地局に向けて送信される。
【0060】
LNA83には、上述の第1〜第3の実施形態で説明したようなカスコードトランジスタによる入力段トランジスタの電流の振り分けと入力段トランジスタのバイアス電流制御との組み合わせによる利得切り替え機能を備えた増幅器が用いられる。LNA83への利得制御信号は、従来の無線通信端末と同様に、ベースバンド処理部84から出力される。利得制御信号は実際にはLNA83に対してのみならず、可変利得増幅器その他の回路ブロックへも適宜供給されるが、簡単のため図8ではベースバンド処理部84からLNA83への利得制御信号経路のみを示してある。
【0061】
ここで、本実施形態の無線通信装置では、ベースバンド処理部84により例えば図9に示すような手順に従って、LNA83の利得制御を行う。まず、LNA83の通常動作モードを低利得モードと定める。ベースバンド処理部84によって、受信ベースバンド信号から受信信号レベルVrを観測して測定し(ステップS1)、Vrが予め設定された第1の閾値Vth1以上か否かを調べる(ステップS2)。VrがVth1以上であれば、さらにVrが第2の閾値Vth2(ただし、Vth2>Vth1)以上かどうかを調べる(ステップS3)。
【0062】
ここで、Vr≧Vth2であれば低利得モードを維持する(ステップS5)。この低利得モードは、例えば第1の実施形態において図1中のカスコードトランジスタQ12,Q13,Q14のうちQ12とQ14をオン、Q13をオフにした状態に相当する。また、このときは入力段トランジスタQ11のバイアス電流を前述した50%のバイアス電流制御範囲の最小値に設定する。
【0063】
一方、ステップS2においてVrが第1の閾値Vth1に満たない受信信号が一定期間入力された場合、言い換えればVrがVth1以上の受信信号が一定期間入力されなかった場合(ステップS4でYES)、LNA83を低利得モードから高利得モードに変更する(ステップS6)。この高利得モードは、例えば第1の実施形態において図1中のカスコードトランジスタQ12,Q13,Q14のうちQ12とQ13をオン、Q14をオフにした状態に相当する。また、このときは入力段トランジスタQ11のバイアス電流を前述した50%のバイアス電流制御範囲の最大値に設定する。
【0064】
このような利得制御をLNA83に対して行うと、無線通信装置が消費電流の少ない低利得モードで動作する期間の割合が増す。従って、無線通信装置が特に電池を電源とする携帯無線端末の場合、電池寿命が延びることになり、一回の充電で端末を使用できる時間を長くとることができる。
【0065】
上記説明では、LNA83の利得切り替えを低利得と高利得の2段階に行と説明したが、さらに多段階に利得切り替えを行ってもよいことは言うまでもない。その場合、受信信号レベルの判定のための閾値を3つ以上用意しておけばよい。
【0066】
【発明の効果】
以上説明したように本発明によれば、入力インピーダンスの変動による回路特性の劣化を抑えつつ、消費電流の低減を可能とした広範囲の利得切り替え機能を持つ増幅器を実現できる。さらに、この増幅器を低雑音増幅器に用いて消費電流の低減を可能とした無線通信装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る増幅器の構成を示す回路図
【図2】同実施形態における利得切替回路の具体的な構成例を示す回路図
【図3】同実施形態における利得切替回路の他の具体的な構成例を示す回路図
【図4】同実施形態におけるバイアス制御回路の具体的な構成例を示す回路図
【図5】本発明の第2の実施形態に係る増幅器の構成を示す回路図
【図6】本発明の第3の実施形態に係る増幅器の構成を示す回路図
【図7】同実施形態におけるバイアス電流の最適制御範囲を説明するための入力VSWRの周波数特性を示す図
【図8】本発明の第4の実施形態に係る無線通信装置の概略的な構成を示すブロック図
【図9】同実施形態における低雑音増幅器に対する利得制御の手順を示すフローチャート
【符号の説明】
11,11A,11B…信号入力端子
12…バイアス制御回路
13…制御入力端子
14…利得切替回路
15,15A,15B…信号出力端子
81…アンテナ
82…送受切替器
83…低雑音増幅器
84…ベースバンド処理部
85…電力増幅器
Claims (7)
- 信号入力端子からの入力信号を受ける入力段トランジスタと;
前記入力段トランジスタに対してカスコード接続された複数のカスコードトランジスタと;
第1の制御信号に従って前記入力段トランジスタを流れる電流の信号出力端子側への分配比を少なくとも二段階に切り替えるように前記複数のカスコードトランジスタの少なくとも一つをオン/オフ制御する第1の制御回路と;
前記入力段トランジスタの動作点を決定すると共に、第2の制御信号に従って該入力段トランジスタのバイアス電流を制御する第2の制御回路と
を具備する増幅器。 - 前記複数のカスコードトランジスタは、エミッタ面積の異なる少なくとも二つのバイポーラトランジスタまたはゲート幅とゲート長の比が異なる少なくとも二つの電界効果トランジスタを含む請求項1記載の増幅器。
- 前記第2の制御回路は、前記第1の制御回路による前記オン/オフ制御と関連して前記第2の制御信号に従って前記入力段トランジスタのバイアス電流を制御する請求項1記載の増幅器。
- 前記第2の制御回路は、前記第1の制御回路の前記オン/オフ制御による少なくとも二段階の利得切り替えに対して、最大利得時に前記バイアス電流が相対的に大きくなり、最大利得時に前記バイアス電流が相対的に小さくなるように前記バイアス電流を制御する請求項3記載の増幅器。
- 前記第2の制御回路による前記バイアス電流の制御幅が50%以内である請求項1、3または4のいずれか1項記載の増幅器。
- 請求項1乃至5のいずれか1項記載の増幅器を受信信号の増幅のための低雑音増幅器として用いた受信部を具備する無線通信装置。
- 前記受信信号のレベルを測定し、該受信信号のレベルと予め設定された閾値との大小関係に応じて請求項1における前記第1の制御信号を発生する手段をさらに具備する請求項6記載の無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002287372A JP4095398B2 (ja) | 2002-09-30 | 2002-09-30 | 増幅器及びこれを用いた無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002287372A JP4095398B2 (ja) | 2002-09-30 | 2002-09-30 | 増幅器及びこれを用いた無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128704A true JP2004128704A (ja) | 2004-04-22 |
JP4095398B2 JP4095398B2 (ja) | 2008-06-04 |
Family
ID=32280199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002287372A Expired - Fee Related JP4095398B2 (ja) | 2002-09-30 | 2002-09-30 | 増幅器及びこれを用いた無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4095398B2 (ja) |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660978B1 (ko) | 2004-06-24 | 2006-12-22 | 샤프 가부시키가이샤 | 가변이득 증폭회로 |
KR100709326B1 (ko) | 2006-09-26 | 2007-04-20 | 삼성전자주식회사 | 가변이득증폭기 |
JP2007189569A (ja) * | 2006-01-16 | 2007-07-26 | Ricoh Co Ltd | 増幅器およびこれを用いた無線通信機器 |
JP2007235938A (ja) * | 2006-03-01 | 2007-09-13 | Princeton Technology Corp | シングルエンド入力/差動エンド出力低雑音増幅器 |
JP2007259409A (ja) * | 2006-02-27 | 2007-10-04 | Mitsubishi Electric Corp | 可変利得増幅器 |
JP2007258888A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Corp | 増幅回路 |
KR100783495B1 (ko) | 2004-08-12 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 프로그래머블 이득 제어 증폭기 |
JP2007336425A (ja) * | 2006-06-19 | 2007-12-27 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
US7358816B2 (en) | 2004-11-11 | 2008-04-15 | Samsung Electronics Co., Ltd. | Variable gain amplifier |
JP2009065511A (ja) * | 2007-09-07 | 2009-03-26 | Fujitsu Ltd | 増幅回路及び通信機 |
JP2011097638A (ja) * | 2006-02-27 | 2011-05-12 | Mitsubishi Electric Corp | 可変利得増幅器 |
JP2012527204A (ja) * | 2009-09-10 | 2012-11-01 | メディア テック シンガポール ピーティーイー.リミテッド | 増幅器回路、集積回路及び無線周波数通信ユニット |
WO2014076797A1 (ja) * | 2012-11-15 | 2014-05-22 | 三菱電機株式会社 | 可変出力増幅器 |
JP2015177321A (ja) * | 2014-03-14 | 2015-10-05 | ソニー株式会社 | 増幅器、及び、その駆動方法、並びに、電子回路システム |
JP5879547B2 (ja) * | 2011-06-01 | 2016-03-08 | パナソニックIpマネジメント株式会社 | スルーモード付き低雑音増幅器 |
JP6072387B1 (ja) * | 2016-03-23 | 2017-02-01 | 三菱電機株式会社 | 可変利得増幅器 |
US9654075B2 (en) | 2015-04-23 | 2017-05-16 | Murata Manufacturing Co., Ltd. | Power amplification module |
KR101746107B1 (ko) * | 2016-04-12 | 2017-06-14 | (주)에프씨아이 | 적응형 전력증폭기 및 이를 포함하는 rf 송신기 |
JP2020195033A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社東芝 | 高周波増幅回路及び半導体装置 |
US10985712B2 (en) | 2019-03-13 | 2021-04-20 | Murata Manufacturing Co., Ltd. | Power amplification module |
JP2022046730A (ja) * | 2016-08-31 | 2022-03-23 | スカイワークス ソリューションズ,インコーポレイテッド | 利得モードによる反射損失及び不整合が改善された増幅器 |
US11336239B2 (en) | 2019-05-27 | 2022-05-17 | Kabushiki Kaisha Toshiba | High-frequency amplifier circuit |
-
2002
- 2002-09-30 JP JP2002287372A patent/JP4095398B2/ja not_active Expired - Fee Related
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660978B1 (ko) | 2004-06-24 | 2006-12-22 | 샤프 가부시키가이샤 | 가변이득 증폭회로 |
KR100783495B1 (ko) | 2004-08-12 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 프로그래머블 이득 제어 증폭기 |
US7358816B2 (en) | 2004-11-11 | 2008-04-15 | Samsung Electronics Co., Ltd. | Variable gain amplifier |
JP2007189569A (ja) * | 2006-01-16 | 2007-07-26 | Ricoh Co Ltd | 増幅器およびこれを用いた無線通信機器 |
JP2011097638A (ja) * | 2006-02-27 | 2011-05-12 | Mitsubishi Electric Corp | 可変利得増幅器 |
JP2007259409A (ja) * | 2006-02-27 | 2007-10-04 | Mitsubishi Electric Corp | 可変利得増幅器 |
JP2007235938A (ja) * | 2006-03-01 | 2007-09-13 | Princeton Technology Corp | シングルエンド入力/差動エンド出力低雑音増幅器 |
JP2007258888A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Corp | 増幅回路 |
JP4719044B2 (ja) * | 2006-03-22 | 2011-07-06 | 株式会社東芝 | 増幅回路 |
JP2007336425A (ja) * | 2006-06-19 | 2007-12-27 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
JP4693706B2 (ja) * | 2006-06-19 | 2011-06-01 | 新日本無線株式会社 | スタンバイ機能付き増幅器 |
KR100709326B1 (ko) | 2006-09-26 | 2007-04-20 | 삼성전자주식회사 | 가변이득증폭기 |
JP2009065511A (ja) * | 2007-09-07 | 2009-03-26 | Fujitsu Ltd | 増幅回路及び通信機 |
US7940122B2 (en) | 2007-09-07 | 2011-05-10 | Fujitsu Limited | Amplifier circuit and communication device |
JP2012527204A (ja) * | 2009-09-10 | 2012-11-01 | メディア テック シンガポール ピーティーイー.リミテッド | 増幅器回路、集積回路及び無線周波数通信ユニット |
JP5879547B2 (ja) * | 2011-06-01 | 2016-03-08 | パナソニックIpマネジメント株式会社 | スルーモード付き低雑音増幅器 |
WO2014076797A1 (ja) * | 2012-11-15 | 2014-05-22 | 三菱電機株式会社 | 可変出力増幅器 |
JP2015177321A (ja) * | 2014-03-14 | 2015-10-05 | ソニー株式会社 | 増幅器、及び、その駆動方法、並びに、電子回路システム |
US10224892B2 (en) | 2015-04-23 | 2019-03-05 | Murata Manufacturing Co., Ltd. | Power amplification module |
US9654075B2 (en) | 2015-04-23 | 2017-05-16 | Murata Manufacturing Co., Ltd. | Power amplification module |
JP6072387B1 (ja) * | 2016-03-23 | 2017-02-01 | 三菱電機株式会社 | 可変利得増幅器 |
KR101746107B1 (ko) * | 2016-04-12 | 2017-06-14 | (주)에프씨아이 | 적응형 전력증폭기 및 이를 포함하는 rf 송신기 |
JP2022046730A (ja) * | 2016-08-31 | 2022-03-23 | スカイワークス ソリューションズ,インコーポレイテッド | 利得モードによる反射損失及び不整合が改善された増幅器 |
JP7386906B2 (ja) | 2016-08-31 | 2023-11-27 | スカイワークス ソリューションズ,インコーポレイテッド | 利得モードによる反射損失及び不整合が改善された増幅器 |
US10985712B2 (en) | 2019-03-13 | 2021-04-20 | Murata Manufacturing Co., Ltd. | Power amplification module |
US11569787B2 (en) | 2019-03-13 | 2023-01-31 | Murata Manufacturing Co., Ltd. | Power amplification module |
JP2020195033A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社東芝 | 高周波増幅回路及び半導体装置 |
US11336239B2 (en) | 2019-05-27 | 2022-05-17 | Kabushiki Kaisha Toshiba | High-frequency amplifier circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4095398B2 (ja) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
US6882228B2 (en) | Radio frequency integrated circuit having an antenna diversity structure | |
KR101011829B1 (ko) | 스위칭 이득 증폭기 | |
US7974599B2 (en) | Low noise amplifier with constant input impedance | |
US7109801B2 (en) | Low gate oxide stress power amplifier | |
JP5296809B2 (ja) | 可変利得増幅器およびそれを備えた高周波信号受信装置 | |
US8120428B2 (en) | Apparatus and method for low noise amplification | |
US20060057990A1 (en) | Gain boosting RF gain stage with cross-coupled capacitors | |
US20090251222A1 (en) | Linear High Powered Integrated Circuit Amplifier | |
US20110227649A1 (en) | Apparatus and method for variable gain transconductance | |
US20060022748A1 (en) | Variable gain amplifier circuit and radio machine | |
US8880013B2 (en) | Gain control in a shared RF front-end path for different standards that use the same frequency band | |
US7501892B2 (en) | Amplifier circuit and communication device | |
JP2006013810A (ja) | 可変利得増幅回路 | |
US20090027128A1 (en) | Variable gain amplifier | |
WO2008044750A1 (fr) | Amplificateur à faible bruit | |
JP2007235525A (ja) | 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機 | |
JP2000134046A (ja) | 電流増幅器 | |
JPWO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
US7088969B2 (en) | Highly linear power amplifier and radio applications thereof | |
JP2006019885A (ja) | 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
JP4310003B2 (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
US7200370B2 (en) | Power amplifier having enhanced swing cascode architecture | |
JPWO2013175681A1 (ja) | ダイレクトコンバージョン方式の受信機 | |
JP2008258789A (ja) | 低雑音増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |