JP2004128704A

JP2004128704A - Amplifier and radio communication device using the same

Info

Publication number: JP2004128704A
Application number: JP2002287372A
Authority: JP
Inventors: Tomohisa Kimura; 木村　智寿
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-09-30
Filing date: 2002-09-30
Publication date: 2004-04-22
Anticipated expiration: 2022-09-30
Also published as: JP4095398B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an amplifier which can effectively reduce power consumption while avoiding fluctuations of an input impedance following the gain changes. <P>SOLUTION: A plurality of cascode transistors Q12-Q14 are connected to an input stage transistor Q11 to receive an input signal from a signal input terminal 11. Gain switching is executed by switching a distribution ratio to the signal output terminal 15 side of the collector current of the transistor Q11 by on/off-controlling the transistors Q13, Q14 following a gain control signal from a control input terminal 13 by a gain switching circuit 14. Further, the operating point of the input stage transistor Q11 is determined by a bias control circuit 12, and at the same time, a bias current of the input stage transistor Q11 is controlled following a bias control signal from the gain switching circuit 14. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、利得切り替え機能を有する増幅器及びこれを用いた無線通信装置に関する。
【０００２】
【従来の技術】
近年、携帯電話機は高機能化が著しく、音声通話信号の送受信だけでなく、画像情報を含めた各種デジタルデータを送受信する携帯情報端末としての役割を果たすようになってきている。一般にシステムの高機能化は、それを構成する電子回路に対する要求を高める。
【０００３】
例えば、携帯電話機のような無線通信装置において、受信側に通常備えられる低雑音増幅器（Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）を例にとると、周囲環境の変化に伴う受信信号強度の変化によらず、一定水準の信号品質を維持した上で、受信信号を増幅できることが要求される。この要求に応えるため、ＬＮＡに利得切替機能を持たせることが行われている。現在の無線通信装置のシステム環境では、受信信号強度の変動は大きく、利得切替機能を有するＬＮＡに求められる利得の制御幅は約３０ｄＢもの大きさとなる。
【０００４】
従来の利得切替機能を持つＬＮＡでは、入力段トランジスタに対してカスコード接続した複数のトランジスタ（カスコードトランジスタ）を用いて入力段トランジスタに流れる電流の値を切り替えることで、利得を切り替える方式が用いられている（例えば、非特許文献１参照）。
【０００５】
より詳細には、入力段トランジスタのコレクタに接続された複数のカスコードトランジスタのオン／オフを制御し、入力段トランジスタのコレクタ電流を分配するカスコードトランジスタの数を変えることによって利得切り替えを行う。その際、入力段トランジスタのコレクタ電流は、バイアス回路から与えられるベース電圧によって一定値に保持される。このように入力段トランジスタのバイアス条件を一定に保つことによって、ＬＮＡの利得切り替えに伴う入力インピーダンスの変動が抑えられる。
【０００６】
【非特許文献１】
Ｄａｎｉｌｏ　Ｍａｎｓｔｒｅｔｔａ，　Ｒｉｎａｌｄｏ　Ｃａｓｔｅｌｌｏ，　Ｆｒａｎｃｅｓｃｏ　Ｇａｔｔａ，　Ｐａｏｌｏ　Ｒｏｓｓｉ　ａｎｄ　Ｆｒａｎｃｅｓｃｏ　Ｓｖｅｌｔｏ，“Ａ　０．１８μｍ　ＣＭＯＳ　Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ　Ｒｅｃｅｉｖｅｒ　Ｆｒｏｎｔ−Ｅｎｄ　ｆｏｒ　ＵＭＴＳ，”　２００２　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｏｌｉｄ−Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ，　ｐｐ．２４０−２４１，　２００２
【０００７】
【発明が解決しようとする課題】
非特許文献１に記載された方法では、利得変化に対する入力インピーダンスの変動を避けるために、低利得時においても入力段トランジスタに一定のコレクタ電流を流して入力段トランジスタのバイアス条件を一定に保つ必要がある。従って、平均的な消費電流が大きくなってしまう。
【０００８】
携帯電話機を始めとする携帯端末機器のような無線通信装置には、連続使用時間を確保するために、低消費電力化が強く要請される。従って、このような無線通信装置内の電子回路には、良好な回路特性を維持しつつ消費電流を低減する技術が要求されている。従来の技術では、特にＬＮＡに関しては上述のように当該要求に十分応えられていない。
【０００９】
本発明の目的は、利得変化に伴う入力インピーダンスの変動を回避しつつ、消費電流を効果的に低減できる、特に低雑音増幅器として好適な増幅器を提供することにある。
【００１０】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る増幅器は信号入力端子からの入力信号を受ける入力段トランジスタと、該入力段トランジスタに対してカスコード接続された複数のカスコードトランジスタと、第１の制御信号に従って入力段トランジスタを流れる電流の信号出力端子側への分配比を少なくとも二段階に切り替えるように複数のカスコードトランジスタの少なくとも一つをオン／オフ制御する第１の制御回路と、入力段トランジスタの動作点を決定すると共に、第２の制御信号に従って該入力段トランジスタのバイアス電流を制御する第２の制御回路とを具備する。
【００１１】
本発明によると、第１の制御回路による入力段トランジスタのコレクタ電流の振り分けによる利得の切り替えと、入力段トランジスタのバイアス電流制御の組み合わせにより、十分な利得制御幅を確保しつつ、利得変化に伴う入力インピーダンスの変動を回避し、かつ消費電流を効果的に低減することが可能となる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
（第１の実施形態）
図１に、本発明の第１の実施形態に係る低雑音増幅器（ＬＮＡ）として好適な増幅器の構成を示す。
信号入力端子１１からの入力信号は、インダクタＬ１１とキャパシタＣ１１の直列回路からなる入力整合回路を介して入力段トランジスタＱ１１のベースに入力される。入力整合回路は、増幅器の入力インピーダンスを増幅器の前段のインピーダンスに整合させるための回路である。入力段トランジスタＱ１１のエミッタは、歪特性改善のためのディジェネレーションインダクタＬ１３の一端に接続され、インダクタＬ１３の他端はグラウンドＧＮＤに接続される。
【００１３】
入力段トランジスタＱ１１のベースには、バイアス制御回路１２（第２の制御回路）が接続される。バイアス制御回路１２は、入力段トランジスタＱ１１の動作点を適切な値に決定すると共に、バイアス電流を制御する。
【００１４】
入力段トランジスタＱ１１のコレクタは、複数（この例では３個）のカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のエミッタに共通に接続される。カスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のうちＱ１２，Ｑ１３のコレクタは、出力整合回路を構成するキャパシタＣ１２とインダクタＬ１２の各々の一端に接続される。出力整合回路は、増幅器の出力インピーダンスを後段の入力インピーダンスと整合させるための回路である。キャパシタＣ１２の他端は、信号出力端子１５に接続される。インダクタＬ１２の他端は、電源Ｖｃｃに接続される。もう一つのカスコードトランジスタＱ１４のコレクタは、電源Ｖｃｃに直接接続される。
【００１５】
カスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のベースには、利得切替回路１４（第１の制御回路）が接続される。利得切替回路１４は、外部から制御入力端子１３に入力される利得制御信号（第１の制御信号）に従って、カスコードトランジスタＱ１３，１４のオン／オフを制御する。これにより入力段トランジスタＱ１１のコレクタ電流の信号出力端子１５側への分配比が切り替えられ、結果として増幅器の利得が２段階に切り替えられる。
【００１６】
利得切替回路１４からは、バイアス制御回路１２にバイアス制御信号（第２の制御信号）が送られる。このバイアス制御信号に従い、バイアス制御回路１２は本実施形態では利得切替回路１４によるカスコードトランジスタＱ１３，Ｑ１４のオン／オフ制御に関連して、入力段トランジスタＱ１１のベース電圧を制御することで、トランジスタＱ１１のバイアス電流の制御を行う。
【００１７】
このように本実施形態では、利得切替回路１４によるカスコードトランジスタＱ１３，Ｑ１４のオン／オフ制御と、これに伴うバイアス制御回路１２による入力段トランジスタＱ１１のバイアス電流の制御との組み合わせによって増幅器の利得切り替えが行われる。
【００１８】
次に、本実施形態による増幅器の動作について説明する。
本実施形態における利得切り替えは、上述したように（ａ）入力段トランジスタＱ１１のコレクタ電流をカスコードトランジスタＱ１３，Ｑ１４のオン／オフ制御により振り分けることと、（ｂ）バイアス制御回路１２による入力段トランジスタＱ１１のバイアス電流を制御することの組み合わせからなる。
【００１９】
まず、（ａ）入力段トランジスタＱ１１のコレクタ電流の振り分けによる利得の切り替え動作について説明する。
本実施形態では、３個のカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４によるコレクタ電流の振り分けによって、基本的に増幅器の利得を２段階に切り替える。このために３個のカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のうち、Ｑ１３とＱ１４は利得制御回路１４からの制御信号により一方がオン状態、他方がオフ状態となるように利得切替回路１４によって制御される。トランジスタＱ１２は、オン状態に維持される。トランジスタＱ１３，Ｑ１４のエミッタ面積は好ましくは等しく設定され、かつトランジスタＱ１２のエミッタ面積に対して、所望の利得制御幅に応じて例えば３０倍のように十分に大きく選ばれる。
【００２０】
信号入力端子１１からの入力信号は、入力段トランジスタＱ１１により増幅され、トランジスタＱ１１のコレクタ電流として現れる。トランジスタＱ１１のコレクタ電流は、カスコードトランジスタＱ１２，Ｑ１３，Ｑ１４を経てＱ１１のコレクタに流れ込む。このときカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のうち、Ｑ１２とＱ１３がオン状態で、Ｑ１４がオフ状態であれば、入力段トランジスタＱ１１のコレクタ電流は全て増幅器の信号出力端子１５側を通るために、高い利得が得られる。
【００２１】
一方、逆にカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のうち、Ｑ１２とＱ１４がオン状態で、Ｑ１３がオフ状態であるとすると、入力段トランジスタＱ１１のコレクタ電流は、信号出力端子１５側を流れる成分とトランジスタＱ１４側を流れる成分とに分かれ、後者は電源Ｖｃｃから直接流れ込む成分であり、出力信号に寄与しないために利得は低くなる。
【００２２】
このとき前述のようにトランジスタＱ１３，Ｑ１４のエミッタ面積をトランジスタＱ１２のエミッタ面積に対して十分に大きく選ぶことにより、高利得時と低利得時の利得差、すなわち利得制御幅を大きくとることができる。また、トランジスタＱ１３，Ｑ１４のエミッタ面積を等しくすることにより、製造ばらつきによる回路特性の変動を抑えることができる。
【００２３】
次に、（ｂ）入力段トランジスタＱ１１のバイアス電流の制御による利得制御について説明する。
一般に、ＬＮＡにおいて入力段トランジスタのバイアス電流（コレクタ電流）を変えるのみで利得を切り替えることも、原理的には可能である。ただし、バイアス電流の制御のみで例えば３０ｄＢというような所望の大きな利得制御幅を作り出すためには、広い範囲にわたって入力段トランジスタのベース電圧を変えなければならない。入力段トランジスタのベース電圧が大きく変わると、増幅器の入力インピーダンスが大幅に変動してしまうために入力の反射特性が劣化し、最悪の場合は回路が発振してしまう。従って、携帯電話機におけるＬＮＡのようなＧＨｚ帯の高周波信号を扱う回路では、入力段トランジスタのバイアス電流を制御する方法のみで利得を広範囲に切り替えることは困難である。
【００２４】
本実施形態では、（ａ）の入力段トランジスタＱ１１のコレクタ電流の振り分けによる利得の切り替えと、（ｂ）入力段トランジスタＱ１１のバイアス電流の制御を組み合わせることによって、このような課題を解決する。具体的には、例えばカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のうち、Ｑ１２とＱ１３をオン状態、Ｑ１４をオフ状態とする高利得時にはバイアス電流を大きくし、またＱ１２とＱ１４をオン状態、Ｑ１３がオフ状態とする低利得時にはバイアス電流を小さくすることによって、広い利得制御幅を確保する。その際、バイアス電流の制御幅は後述するように５０％以内であることが望ましい。例えば、低利得時のバイアス電流を「１」とすれば、高利得時のバイアス電流を「１．５」以下とする。
【００２５】
次に、図１中の各部の構成について詳細に説明する。
図２に、利得切替回路１４の具体的な構成例を示す。この回路は、電源ＶｓｓとグラウンドＧＮＤ間に接続されたトランジスタＭ２１，Ｍ２２及びトランジスタＭ２３，Ｍ２４による２段のＣＭＯＳインバータ２０，２１によって構成される。制御入力端子１３からの利得制御信号は、１段目のＣＭＯＳインバータ２０に入力される。１段目のＣＭＯＳインバータ２０の出力は、端子２４を介して図１中のカスコードトランジスタＱ１４のベースに供給される。２段目のＣＭＯＳインバータ２１の出力は、端子２３を介して図１中のカスコードトランジスタＱ１３のベースに供給される。
【００２６】
カスコードトランジスタＱ１３，Ｑ１４は、ベース電位が高レベルのときオン状態となる。図２の構成によると、ＣＭＯＳインバータ２０，２１の出力は一方が高レベルのとき他方が低レベルとなり、常に互いに反転した関係となる。このため、カスコードトランジスタＱ１３，Ｑ１４は一方がオン状態になるとき、他方がオフ状態となる。一方、カスコードトランジスタＱ１２のベースには、端子２２を介して電源Ｖｓｓの電位が与えられるので、トランジスタＱ１２は常時オン状態を維持する。
【００２７】
図３に、利得切替回路１４の別の具体的な構成例を示す。ＣＭＯＳインバータを使って反転信号を生成していることは図２の回路と同様であるが、出力する電圧の振幅を制限している点が図２の回路と異なる。図３においては、トランジスタＭ３１，Ｍ３２とトランジスタＭ３５，Ｍ３６がそれぞれ１段目及び２段目のＣＭＯＳインバータを構成している。
【００２８】
１段目のＣＭＯＳインバータの出力側には、トランジスタＭ３３，Ｍ３４と抵抗Ｒ３１からなる振幅制限回路が配置され、２段目のＣＭＯＳインバータの出力側にも、同様にトランジスタＭ３７，Ｍ３８と抵抗Ｒ３２からなる振幅制限回路が配置されている。トランジスタＭ３４，Ｍ３８は電流源として機能し、ダイオード接続されたトランジスタＭ３９と共にカレントミラーを形成している。端子２２，２３，２４は、図１中のカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のベースに接続される。
【００２９】
この図３の回路では、トランジスタＭ３９と直列に接続された抵抗Ｒ３３の値により電流源トランジスタＭ３４，Ｍ３８，Ｍ３９を流れる電流値を調整することができる。この電流値と抵抗Ｒ３１，Ｒ３２の値を適切に選ぶことにより、端子２３，２４から出力される電圧、すなわち図１中のカスコードトランジスタＱ１３，Ｑ１４のベースに与えられる電位を必要以上に下がらないようにする。これにより、ベース電位がエミッタ電位に比べて下がりすぎるとバイポーラトランジスタの安定動作を劣化させてしまうという問題を避けることができ、カスコードトランジスタＱ１３，Ｑ１４の動作安定化を図ることが可能となる。
【００３０】
図２及び図３においては、利得切替回路１４からバイアス制御回路１２に供給するバイアス制御信号を発生する部分は省略しているが、利得切替回路１４は本実施形態では制御入力端子１３からの利得制御信号に従って、例えば高利得時には入力段トランジスタＱ１１のバイアス電流を大きくし、低利得時にはバイアス電流を小さくするようなバイアス制御信号をバイアス制御回路１２に供給するように構成される。
【００３１】
図４に、バイアス制御回路１２の具体的な構成例を示す。本実施形態では、バイアス制御回路１２が利得制御回路１４からのバイアス制御信号を受けて複数のバイアス条件を作り出す機能を有する。図１の増幅器では、ここでいうバイアス条件とは入力段トランジスタＱ１１のベース電圧の設定である。図４のバイアス制御回路１２は、例えば　Ｐａｕｌ　Ｒ．　Ｇｒａｙ　ａｎｄ　Ｒｏｂｅｒｔ　Ｇ．　Ｍｅｙｅｒ，　“Ａｎａｌｙｓｉｓ　ａｎｄ　Ｄｅｓｉｇｎ　ｏｆ　Ａｎａｌｏｇ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ，　Ｔｈｉｒｄ　Ｅｄｉｔｉｏｎ”，　Ｊｏｈｎ　Ｗｉｌｅｙ　＆　Ｓｏｎｓ，　Ｐ．３２９，　１９９３に記載されているようなＶ_Ｔ　レファレンス回路として一般的に知られている回路を基本としている。
【００３２】
図４において、バイポーラトランジスタＱ４１〜Ｑ４７と抵抗Ｒ４１〜Ｒ４７及びＭＯＳトランジスタＭ４０で構成される回路によって熱電圧（サーマルボルテージ）Ｖ_Ｔを基準とした電圧を発生する。この基準電圧は、トランジスタＱ５１，Ｑ５２のベースに与えられる。トランジスタＱ５１，Ｑ５２のエミッタと電源Ｖｓｓとの間にスイッチとして機能するＭＯＳトランジスタＭ５１，５２が接続されており、Ｍ５１，Ｍ５２のゲートに利得切替回路１４からのバイアス制御信号が入力される。
【００３３】
次に、バイアス制御回路１２によるバイアス電流の制御方法について詳しく説明する。一般に、バイポーラトランジスタのベース−エミッタ電圧Ｖ_ＢＥとコレクタ電流Ｉ_Ｃとの関係は、次の式で示される。
【００３４】
【数１】

【００３５】
ここで、Ｉ_Ｓはプロセス条件によって決まる定数である。熱電圧Ｖ_Ｔ _、は素電荷ｑ、ボルツマン定数ｋ及び絶対温度Ｔから、ｋＴ／ｑで決まる値であり、半導体デバイスの特性を決める重要な変数の一つである。常温（摂氏２７℃）の場合、熱電圧Ｖ_Ｔの値は約２６ｍＶである。
【００３６】
ここで、図４に示した構成のバイアス制御回路１２では、利得切替回路１４から端子４１，４２にそれぞれ与えられるバイアス制御信号により、ＭＯＳトランジスタＭ５１，Ｍ５２がオン／オフを行い、これによってトランジスタＱ５１とＱ５２の動作が決まる。この結果、図１においてバイアス制御回路１２から入力段トランジスタＱ１１にベース電圧として与えられるバイアス制御信号の電圧が決定される。
【００３７】
本実施形態では、このバイアス制御回路１４による入力段トランジスタＱ１１のバイアス電流の制御範囲を以下のように設定する。例えば、ＬＮＡにおいて一般的に要求されている３０ｄＢ以上という利得制御幅を実現する場合について考える。この場合、出力信号電流には約３２倍の電流変化幅が必要となる。この電流変化幅を（ａ）の電流振り分けのみで実現する場合、カスコードトランジスタＱ１２とＱ１３，Ｑ１４に、この電流変化幅に見合ったエミッタ面積比のトランジスタを用いることになる。（ａ）の方法のみで利得切り替えを行う従来の技術では、入力インピーダンスの変動を抑制するために入力段トランジスタＱ１１のバイアス電流を一定にする必要から消費電流は一定であり、これによって消費電力が大きくなるという問題点があることは前述の通りである。
【００３８】
一方、低消費電力化のために上記の出力信号電流の電流変化幅をバイアス電流の制御で実現しようとした場合、次のような問題がある。前述の式（２）から、３０ｄＢ以上という利得制御幅を実現するために、入力段トランジスタＱ１１のベース電圧の変化でコレクタ電流に３０倍以上の変化を与えるためには、常温で約９０ｍＶの電圧変動幅が必要となる。ここで簡単のためにエミッタ端の電位は一定と仮定している。
【００３９】
携帯電話機のような民生機器は、ほぼ−４０℃〜８５℃の温度範囲での動作を保証している。この動作保証温度範囲は、常温に対して絶対温度で約３０％の変動幅ということになり、熱電圧Ｖ_Ｔ　の変動としてみると、約１１ｍＶである。これに比べてベース電圧の変動が約９０ｍＶというのは、非常に大きな値であることが分かる。これだけの電圧変動があると、入力段トランジスタＱ１１が同じ条件で動作しているとみなせなくなり、入力インピーダンスの変動が無視できなくなる。
【００４０】
携帯通信端末のような２ＧＨｚ帯以上の信号を扱う高周波回路では、入力インピーダンスの整合条件が利得などの回路特性に大いに影響する。入力インピーダンスが変化して整合条件が悪化すると、反射により定在波が立つおそれがあり、回路の発振を引き起こすこともある。従って、バイアス制御回路１２によるバイアス電流の制御幅は、入力インピーダンスの変動が許容範囲に収まるように厳しく制限される必要がある。入力段トランジスタＱ１１のベース電圧の変動幅を前述の動作保証温度範囲（絶対温度で約３０％）相当の１０ｍＶと制限すると、コレクタ電流の変動幅は最大で５０％になる。これは入力段トランジスタＱ１１のバイアス電流の変動幅が５０％以内であれば、入力インピーダンスの変動が許容範囲に収まることを意味する。
【００４１】
そこで、本実施形態では図４に示したバイアス制御回路１２の抵抗Ｒ５１，Ｒ５２の抵抗値及びトランジスタＱ５１，Ｑ５２のエミッタ面積を入力段トランジスタＱ１１のコレクタ電流の変動幅が５０％以内に収まるように制限する。すなわち、バイアス制御回路１２による入力段トランジスタＱ１１のバイアス電流の制御範囲を５０％以内に抑える。
【００４２】
このように本実施形態では、入力段トランジスタＱ１１のバイアス電流の制御による利得制御を行い、カスコードトランジスタによる電流の振り分けによる利得切り替えと合わせて、例えば３０ｄＢというような所望の利得制御幅を実現する。従って、バイアス電流の制御幅に対して例えば５０％以内という制限を与えることにより、入力インピーダンスの変動を許容できる範囲に収めつつ、消費電流の低減を可能とした利得切り替えを実現できる。
【００４３】
このとき電流振り分けとバイアス電流の制御を必ずしも同時に、つまり両者を関連付けて行う必要はなく、必要に応じて互いに独立に行うことも有効である。すなわち、前記の説明では利得切替回路１４が利得制御信号に従ってカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４に対して電流振り分けの制御を行って利得切り替えを行う際、高利得時には入力段トランジスタＱ１１のバイアス電流を大きくし、低利得時にはバイアス電流を小さくするようなバイアス制御信号をバイアス制御回路１２に供給している。
【００４４】
これに対して、バイアス制御回路１２へのバイアス制御信号の供給を利得切替回路１４への利得制御信号とは関係なく行ってもよい。その場合、低利得時及び高利得時の各々の場合に入力段トランジスタＱ１１のバイアス電流を個別に制御することにより、利得をさらに細かく制御することもできる。
【００４５】
（第２の実施形態）
図５に、本発明の第２の実施形態に係る増幅器を示す。第１の実施形態では、利得を高利得と低利得の２段階に切り替え可能な増幅器について説明したが、本実施形態では５個のカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６を用いることにより、利得を３段階に切り替え可能としている。同様に、本発明はカスコードトランジスタの数をさらに増やして、さらに多段階の利得切り替えを可能としてもよい。
【００４６】
このように多段階にわたる利得切り替えを行う構成においても、入力段トランジスタＱ１１のバイアス電流を第１の実施形態と同様に制御することができる。例えば、最高利得時にバイアス電流を最も大きくし、最低利得時にバイアス電流を最も小さくするか、あるいは、多段階の各利得においてバイアス電流を制御する。この場合においても、バイアス電流の制御幅は５０％以内に抑えることが望ましい。
【００４７】
（第３の実施形態）
図６は、本発明の第３の実施形態に係る増幅器であり、図１に示した第１の実施形態に係る増幅器を差動化した例である。本実施形態に係る増幅器は、差動信号を扱う以外は基本的に第１の実施形態と同様であり、第１の実施形態と同様にして利得切り替えが行われる。
【００４８】
図６においては、二つの信号入力端子１１Ａ，１１Ｂに差動入力信号がそれぞれ与えられる。差動入力信号に対応して、入力整合回路もインダクタＬ１１ＡとキャパシタＣ１１Ａの直列回路及びインダクタＬ１１ＢとキャパシタＣ１１Ｂの直列回路が備えられる。
【００４９】
入力段トランジスタＱ１１Ａ，Ｑ１１Ｂは差動対を構成しており、各々のエミッタはディジェネレーションインダクタＬ１３Ａ，Ｌ１３Ｂの一端にそれぞれ接続され、インダクタＬ１３Ａ，Ｌ１３Ｂの他端は共通の抵抗Ｒを介してグラウンドＧＮＤに接続される。バイアス制御回路１２は、二つの入力段トランジスタＱ１１Ａ，Ｑ１１Ｂのベースに接続される。
【００５０】
差動対の入力段トランジスタＱ１１Ａ，Ｑ１１Ｂに対応して、図１中のＱ１２，Ｑ１３，Ｑ１４に相当するカスコードトランジスタもＱ１２ＡとＱ１２Ｂ，Ｑ１３とＱ１３Ｂ，Ｑ１４ＡとＱ１４Ｂのように対で設けられており、これらのカスコードトランジスタ対はそれぞれ利得制御回路１４からの差動信号によって相補的にオン／オフするように制御される。出力整合回路は、二つのインダクタＬ１２Ａ，Ｌ１２Ｂと二つのキャパシタＣ１２Ａ，Ｃ１２Ｂからなっており、この出力整合回路を介して信号出力端子１５Ａ，１５Ｂから差動出力信号が取り出される。
【００５１】
このように差動化した構成においても、カスコードトランジスタ対の数を増やすことにより、３段階さらにはそれ以上の多段階に利得切り替えを行うことが可能な増幅器を実現できることは明らかである。
【００５２】
次に、図７を用いて本実施形態の効果について具体的に述べる。図７は、図６に示した増幅器におけるバイアス制御回路１２を図４のように構成し、バイアス制御回路１２により入力段トランジスタＱ１１Ａ，Ｑ１１Ｂのバイアス電流を切り替えたときの入力反射特性を示している。
【００５３】
図４に示した構成のバイアス制御回路１２において、トランジスタＱ５１とＱ５２のエミッタ面積比及び抵抗Ｒ５１とＲ５２の値の比を種々変化させ、スイッチとして機能するトランジスタＭ５１，Ｍ５２をオン／オフさせることにより、バイアス電流を制御する。この場合、トランジスタＭ５１は常にオン状態となっており、トランジスタＱ５１にはＶ_Ｔリファレンス回路により発生される基準電圧で定まる一定の電流が常に流れている。トランジスタＭ５２をオン／オフさせることによって、トランジスタＱ５２に電流が流れるか否かを制御している。トランジスタＱ５１，Ｑ５２に流れる電流の合計によって、バイアス電流の値が決まる。
【００５４】
図７の横軸は周波数、縦軸は入力反射特性を示すためのＶＳＷＲ（電圧定在波比）を表している。各曲線の上に付された［Ａ／Ｂ］は、トランジスタＱ５２の電流Ｉ_Ｑ５２　とトランジスタＱ５１，Ｑ５２の合計の電流Ｉ_Ｑ５１＋Ｉ_Ｑ５２　との電流比を示している。例えば、［０／１２］はトランジスタＱ５１のみに常に一定の電流が流れていることを示しており、［４／８］は合計で１２単位となる電流のうち、４単位分の電流を制御できるようにしたことを示している。入力ＶＳＷＲの値は、入力インピーダンスの整合がとれていれば１．０となり、整合がずれてくると１よりも大きな値となる。ＬＮＡでは通常、回路の安定性確保のために、所望の周波数帯（例えば２．１〜２．２ＧＨｚ）において入力ＶＳＷＲの値が２．０以下に収まるように設計がなされる。
【００５５】
図７によると、例えば上記の電流比Ｉ_Ｑ５２／Ｉ_Ｑ５１＋Ｉ_Ｑ５２　が［５／７］、すなわちバイアス電流の制御幅が７１％のときは、入力ＶＳＷＲの値は所望の周波数帯の高域側で２．０を越えている。これに対して、電流比がバイアス電流の制御幅５０％に相当する［４／８］までであれば、入力ＶＳＷＲの値は２．０以下に収まっている。従って、この結果からもバイアス電流の制御幅は５０％以下であることが好ましいことが分かる。
【００５６】
以上の実施形態で説明した増幅器においては、バイアス制御信号として２値化信号を用いたが、連続値の信号を用いてバイアス電流を連続的に制御することも可能である。これにより利得の切り替えを連続的にあるいは、滑らかに行うことができる。さらに、これまでの実施形態では入力段トランジスタ及びカスコードトランジスタにバイポーラトランジスタを用いた例について説明したが、ＭＯＳトランジスタのような電界効果トランジスタを用いた回路でも同様に実視できることはいうまでもない。カスコードトランジスタに電界効果トランジスタを用いた場合、前述したバイポーラトランジスタのエミッタ面積の関係をゲート幅（Ｗ）とゲート長（Ｌ）の比Ｗ／Ｌに置き換えて考えればよいことか明らかである。
【００５７】
（第４の実施形態）
図８は、本発明の第４の実施形態として、上述した本発明の実施形態に基づく増幅器を受信系の低雑音増幅器に用いた携帯無線端末などの無線通信装置の概略的な構成を示している。
【００５８】
図８において、アンテナ８１は例えば基地局から送信される高周波信号を受信する。アンテナ８１から出力される受信信号は、送受切替器８２を介してＬＮＡ８３に入力される。ＬＮＡ８３によって増幅された受信信号は、例えば周波数変換、復調及びフィルタ処理などを行う図示しない受信処理回路系を経て受信ベースバンド信号となり、ベースバンド処理部８４に入力される。これにより受信信号のデータ再生が行われる。
【００５９】
一方、送信すべきデータに応じてベースバンド処理部８４によって生成される送信ベースバンド信号は、周波数変換、フィルタ処理及び変調などの処理を行う図示しない送信処理回路系を経て、電力増幅器８５から送受切替器８２を介してアンテナ８１に供給され、基地局に向けて送信される。
【００６０】
ＬＮＡ８３には、上述の第１〜第３の実施形態で説明したようなカスコードトランジスタによる入力段トランジスタの電流の振り分けと入力段トランジスタのバイアス電流制御との組み合わせによる利得切り替え機能を備えた増幅器が用いられる。ＬＮＡ８３への利得制御信号は、従来の無線通信端末と同様に、ベースバンド処理部８４から出力される。利得制御信号は実際にはＬＮＡ８３に対してのみならず、可変利得増幅器その他の回路ブロックへも適宜供給されるが、簡単のため図８ではベースバンド処理部８４からＬＮＡ８３への利得制御信号経路のみを示してある。
【００６１】
ここで、本実施形態の無線通信装置では、ベースバンド処理部８４により例えば図９に示すような手順に従って、ＬＮＡ８３の利得制御を行う。まず、ＬＮＡ８３の通常動作モードを低利得モードと定める。ベースバンド処理部８４によって、受信ベースバンド信号から受信信号レベルＶｒを観測して測定し（ステップＳ１）、Ｖｒが予め設定された第１の閾値Ｖｔｈ１以上か否かを調べる（ステップＳ２）。ＶｒがＶｔｈ１以上であれば、さらにＶｒが第２の閾値Ｖｔｈ２（ただし、Ｖｔｈ２＞Ｖｔｈ１）以上かどうかを調べる（ステップＳ３）。
【００６２】
ここで、Ｖｒ≧Ｖｔｈ２であれば低利得モードを維持する（ステップＳ５）。この低利得モードは、例えば第１の実施形態において図１中のカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のうちＱ１２とＱ１４をオン、Ｑ１３をオフにした状態に相当する。また、このときは入力段トランジスタＱ１１のバイアス電流を前述した５０％のバイアス電流制御範囲の最小値に設定する。
【００６３】
一方、ステップＳ２においてＶｒが第１の閾値Ｖｔｈ１に満たない受信信号が一定期間入力された場合、言い換えればＶｒがＶｔｈ１以上の受信信号が一定期間入力されなかった場合（ステップＳ４でＹＥＳ）、ＬＮＡ８３を低利得モードから高利得モードに変更する（ステップＳ６）。この高利得モードは、例えば第１の実施形態において図１中のカスコードトランジスタＱ１２，Ｑ１３，Ｑ１４のうちＱ１２とＱ１３をオン、Ｑ１４をオフにした状態に相当する。また、このときは入力段トランジスタＱ１１のバイアス電流を前述した５０％のバイアス電流制御範囲の最大値に設定する。
【００６４】
このような利得制御をＬＮＡ８３に対して行うと、無線通信装置が消費電流の少ない低利得モードで動作する期間の割合が増す。従って、無線通信装置が特に電池を電源とする携帯無線端末の場合、電池寿命が延びることになり、一回の充電で端末を使用できる時間を長くとることができる。
【００６５】
上記説明では、ＬＮＡ８３の利得切り替えを低利得と高利得の２段階に行と説明したが、さらに多段階に利得切り替えを行ってもよいことは言うまでもない。その場合、受信信号レベルの判定のための閾値を３つ以上用意しておけばよい。
【００６６】
【発明の効果】
以上説明したように本発明によれば、入力インピーダンスの変動による回路特性の劣化を抑えつつ、消費電流の低減を可能とした広範囲の利得切り替え機能を持つ増幅器を実現できる。さらに、この増幅器を低雑音増幅器に用いて消費電流の低減を可能とした無線通信装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る増幅器の構成を示す回路図
【図２】同実施形態における利得切替回路の具体的な構成例を示す回路図
【図３】同実施形態における利得切替回路の他の具体的な構成例を示す回路図
【図４】同実施形態におけるバイアス制御回路の具体的な構成例を示す回路図
【図５】本発明の第２の実施形態に係る増幅器の構成を示す回路図
【図６】本発明の第３の実施形態に係る増幅器の構成を示す回路図
【図７】同実施形態におけるバイアス電流の最適制御範囲を説明するための入力ＶＳＷＲの周波数特性を示す図
【図８】本発明の第４の実施形態に係る無線通信装置の概略的な構成を示すブロック図
【図９】同実施形態における低雑音増幅器に対する利得制御の手順を示すフローチャート
【符号の説明】
１１，１１Ａ，１１Ｂ…信号入力端子
１２…バイアス制御回路
１３…制御入力端子
１４…利得切替回路
１５，１５Ａ，１５Ｂ…信号出力端子
８１…アンテナ
８２…送受切替器
８３…低雑音増幅器
８４…ベースバンド処理部
８５…電力増幅器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an amplifier having a gain switching function and a wireless communication device using the same.
[0002]
[Prior art]
2. Description of the Related Art In recent years, mobile phones have been significantly enhanced in function, and play a role as mobile information terminals for transmitting and receiving various digital data including image information as well as transmitting and receiving voice call signals. In general, higher functionality of a system increases demands on electronic circuits constituting the system.
[0003]
For example, in a wireless communication device such as a mobile phone, if a low noise amplifier (Low Noise Amplifier: LNA) normally provided on the receiving side is taken as an example, a constant value is obtained regardless of a change in received signal strength due to a change in the surrounding environment. It is required that a received signal be able to be amplified while maintaining a standard signal quality. To meet this demand, LNAs have been provided with a gain switching function. In the current system environment of the wireless communication device, the received signal strength fluctuates greatly, and the control width of the gain required for the LNA having the gain switching function is as large as about 30 dB.
[0004]
In a conventional LNA having a gain switching function, a method of switching a gain by using a plurality of transistors (cascode transistors) cascode-connected to an input-stage transistor to switch the value of a current flowing through the input-stage transistor is used. (For example, see Non-Patent Document 1).
[0005]
More specifically, gain switching is performed by controlling on / off of a plurality of cascode transistors connected to the collector of the input stage transistor and changing the number of cascode transistors that distributes the collector current of the input stage transistor. At this time, the collector current of the input stage transistor is kept at a constant value by the base voltage provided from the bias circuit. By keeping the bias condition of the input-stage transistor constant as described above, the fluctuation of the input impedance due to the switching of the gain of the LNA can be suppressed.
[0006]
[Non-patent document 1]
Danilo Manstretta, Rinaldo Castello, Francesco Gatta, Paolo Rossi and Francesco Svelto, "A 0.18μm CMOS Direct-Conversion Receiver Front-End for UMTS," 2002 IEEE International Solid-State Circuits Conference Digest of Technical Papers, pp. 240-241, 2002
[0007]
[Problems to be solved by the invention]
In the method described in Non-Patent Document 1, in order to avoid a change in input impedance due to a change in gain, it is necessary to keep a bias condition of the input stage transistor constant by flowing a constant collector current to the input stage transistor even at a low gain. There is. Therefore, the average current consumption increases.
[0008]
2. Description of the Related Art In a wireless communication device such as a mobile terminal device such as a mobile phone, low power consumption is strongly demanded in order to secure continuous use time. Therefore, a technology for reducing current consumption while maintaining good circuit characteristics is required for an electronic circuit in such a wireless communication device. In the prior art, the LNA has not been able to sufficiently meet the demand, as described above, in particular.
[0009]
An object of the present invention is to provide an amplifier that can effectively reduce current consumption while avoiding a change in input impedance due to a change in gain, and is particularly suitable as a low-noise amplifier.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, an amplifier according to the present invention includes an input-stage transistor for receiving an input signal from a signal input terminal, a plurality of cascode transistors cascode-connected to the input-stage transistor, and a first control signal. A first control circuit that controls on / off of at least one of the plurality of cascode transistors such that the distribution ratio of the current flowing through the input stage transistor to the signal output terminal side is switched in at least two stages according to the following. A second control circuit that determines a point and controls a bias current of the input-stage transistor according to a second control signal.
[0011]
According to the present invention, by combining the gain switching by the distribution of the collector current of the input stage transistor by the first control circuit and the bias current control of the input stage transistor, a sufficient gain control width can be ensured while the gain change is maintained. It is possible to avoid a change in input impedance and effectively reduce current consumption.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(1st Embodiment)
FIG. 1 shows a configuration of an amplifier suitable as a low noise amplifier (LNA) according to the first embodiment of the present invention.
An input signal from the signal input terminal 11 is input to the base of the input transistor Q11 via an input matching circuit including a series circuit of an inductor L11 and a capacitor C11. The input matching circuit is a circuit for matching the input impedance of the amplifier with the impedance at the previous stage of the amplifier. The emitter of the input-stage transistor Q11 is connected to one end of a degeneration inductor L13 for improving distortion characteristics, and the other end of the inductor L13 is connected to ground GND.
[0013]
A bias control circuit 12 (second control circuit) is connected to a base of the input stage transistor Q11. The bias control circuit 12 determines an operating point of the input-stage transistor Q11 to an appropriate value and controls a bias current.
[0014]
The collector of the input stage transistor Q11 is commonly connected to the emitters of a plurality (three in this example) of cascode transistors Q12, Q13, and Q14. The collectors of Q12 and Q13 of the cascode transistors Q12, Q13 and Q14 are connected to one end of each of a capacitor C12 and an inductor L12 constituting an output matching circuit. The output matching circuit is a circuit for matching the output impedance of the amplifier with the input impedance of the subsequent stage. The other end of the capacitor C12 is connected to the signal output terminal 15. The other end of inductor L12 is connected to power supply Vcc. The collector of another cascode transistor Q14 is directly connected to power supply Vcc.
[0015]
The gain switching circuit 14 (first control circuit) is connected to the bases of the cascode transistors Q12, Q13, Q14. Gain switching circuit 14 controls on / off of cascode transistors Q13 and Q14 according to a gain control signal (first control signal) externally input to control input terminal 13. As a result, the distribution ratio of the collector current of the input-stage transistor Q11 to the signal output terminal 15 is switched, and as a result, the gain of the amplifier is switched in two stages.
[0016]
A bias control signal (second control signal) is sent from the gain switching circuit 14 to the bias control circuit 12. In this embodiment, the bias control circuit 12 controls the base voltage of the input-stage transistor Q11 in accordance with the bias control signal, in connection with the on / off control of the cascode transistors Q13 and Q14 by the gain switching circuit 14 in the present embodiment, to thereby control the transistor Q11. Of the bias current is controlled.
[0017]
As described above, in the present embodiment, the gain switching of the amplifier is performed by a combination of the on / off control of the cascode transistors Q13 and Q14 by the gain switching circuit 14 and the control of the bias current of the input stage transistor Q11 by the bias control circuit 12 accordingly. Is performed.
[0018]
Next, the operation of the amplifier according to the present embodiment will be described.
As described above, the gain switching in the present embodiment includes (a) distributing the collector current of the input-stage transistor Q11 by on / off control of the cascode transistors Q13 and Q14, and (b) input-stage transistor Q11 by the bias control circuit 12. , And the combination of controlling the bias current.
[0019]
First, (a) the gain switching operation by distributing the collector current of the input-stage transistor Q11 will be described.
In the present embodiment, the gain of the amplifier is basically switched in two stages by the distribution of the collector current by the three cascode transistors Q12, Q13, and Q14. To this end, of the three cascode transistors Q12, Q13, Q14, Q13 and Q14 are controlled by the gain switching circuit 14 so that one of them is turned on and the other is turned off by a control signal from the gain control circuit 14. . Transistor Q12 is kept on. The emitter areas of the transistors Q13 and Q14 are preferably set to be equal, and are selected to be sufficiently large, for example, 30 times the emitter area of the transistor Q12 according to a desired gain control width.
[0020]
An input signal from the signal input terminal 11 is amplified by an input transistor Q11 and appears as a collector current of the transistor Q11. The collector current of transistor Q11 flows into the collector of Q11 via cascode transistors Q12, Q13 and Q14. At this time, if Q12 and Q13 of the cascode transistors Q12, Q13, and Q14 are on and Q14 is off, the collector current of the input-stage transistor Q11 all passes through the signal output terminal 15 of the amplifier, and is high. Gain is obtained.
[0021]
On the other hand, if the cascode transistors Q12, Q13, and Q14 are turned on and Q13 is turned off and Q13 is turned off, the collector current of the input-stage transistor Q11 depends on the component flowing through the signal output terminal 15 and the transistor. The component is divided into a component flowing on the Q14 side, and the latter is a component flowing directly from the power supply Vcc, and does not contribute to the output signal, so that the gain is reduced.
[0022]
At this time, as described above, by selecting the emitter areas of the transistors Q13 and Q14 to be sufficiently large with respect to the emitter area of the transistor Q12, the gain difference between the high gain and the low gain, that is, the gain control width can be increased. . Further, by making the emitter areas of the transistors Q13 and Q14 equal, fluctuations in circuit characteristics due to manufacturing variations can be suppressed.
[0023]
Next, (b) gain control by controlling the bias current of the input-stage transistor Q11 will be described.
Generally, it is possible in principle to switch the gain only by changing the bias current (collector current) of the input transistor in the LNA. However, in order to create a desired large gain control width of, for example, 30 dB only by controlling the bias current, the base voltage of the input-stage transistor must be changed over a wide range. If the base voltage of the input-stage transistor greatly changes, the input impedance of the amplifier will fluctuate greatly, so that the input reflection characteristics will deteriorate. In the worst case, the circuit will oscillate. Therefore, it is difficult to switch the gain over a wide range only by controlling the bias current of the input-stage transistor in a circuit that handles a high-frequency signal in the GHz band such as an LNA in a mobile phone.
[0024]
In the present embodiment, such a problem is solved by combining (a) switching of the gain by distributing the collector current of the input-stage transistor Q11 and (b) controlling the bias current of the input-stage transistor Q11. Specifically, for example, of the cascode transistors Q12, Q13, and Q14, the bias current is increased at a high gain when Q12 and Q13 are turned on and Q14 is turned off, and Q12 and Q14 are turned on and Q13 is turned off. When the gain is low, a wide gain control width is secured by reducing the bias current. At this time, the control width of the bias current is desirably within 50% as described later. For example, if the bias current at low gain is “1”, the bias current at high gain is “1.5” or less.
[0025]
Next, the configuration of each unit in FIG. 1 will be described in detail.
FIG. 2 shows a specific configuration example of the gain switching circuit 14. This circuit is composed of two-

stage CMOS inverters

20 and 21 including transistors M21 and M22 and transistors M23 and M24 connected between the power supply Vss and the ground GND. The gain control signal from the control input terminal 13 is input to the first-stage CMOS inverter 20. The output of the first-stage CMOS inverter 20 is supplied to the base of the cascode transistor Q14 in FIG. The output of the second-stage CMOS inverter 21 is supplied to the base of the cascode transistor Q13 in FIG.
[0026]
The cascode transistors Q13 and Q14 are turned on when the base potential is at a high level. According to the configuration of FIG. 2, when one of the outputs of the

CMOS inverters

20 and 21 is at a high level, the other is at a low level, and the outputs are always inverted from each other. Therefore, when one of the cascode transistors Q13 and Q14 is turned on, the other is turned off. On the other hand, since the potential of the power supply Vss is applied to the base of the cascode transistor Q12 via the terminal 22, the transistor Q12 is always kept on.
[0027]
FIG. 3 shows another specific configuration example of the gain switching circuit 14. Although the inversion signal is generated using the CMOS inverter, it is similar to the circuit of FIG. 2, but is different from the circuit of FIG. 2 in that the amplitude of the output voltage is limited. In FIG. 3, the transistors M31 and M32 and the transistors M35 and M36 constitute first and second stage CMOS inverters, respectively.
[0028]
On the output side of the first-stage CMOS inverter, an amplitude limiting circuit composed of transistors M33 and M34 and a resistor R31 is arranged. Similarly, on the output side of the second-stage CMOS inverter, the transistors M37 and M38 and the resistor R32 are connected. Are provided. The transistors M34 and M38 function as a current source, and form a current mirror together with the diode-connected transistor M39.

Terminals

22, 23 and 24 are connected to the bases of cascode transistors Q12, Q13 and Q14 in FIG.
[0029]
In the circuit of FIG. 3, the value of the current flowing through the current source transistors M34, M38 and M39 can be adjusted by the value of the resistor R33 connected in series with the transistor M39. By appropriately selecting this current value and the values of the resistors R31 and R32, the voltage output from the

terminals

23 and 24, that is, the potential applied to the bases of the cascode transistors Q13 and Q14 in FIG. To Thus, the problem that the stable operation of the bipolar transistor is deteriorated when the base potential is too low compared to the emitter potential can be avoided, and the operation of the cascode transistors Q13 and Q14 can be stabilized.
[0030]
In FIGS. 2 and 3, a part for generating a bias control signal to be supplied from the gain switching circuit 14 to the bias control circuit 12 is omitted. However, in the present embodiment, the gain switching circuit 14 According to the control signal, for example, the bias control circuit 12 is configured to supply a bias control signal to the bias control circuit 12 such that the bias current of the input-stage transistor Q11 is increased when the gain is high and the bias current is decreased when the gain is low.
[0031]
FIG. 4 shows a specific configuration example of the bias control circuit 12. In the present embodiment, the bias control circuit 12 has a function of receiving a bias control signal from the gain control circuit 14 and creating a plurality of bias conditions. In the amplifier of FIG. 1, the bias condition referred to here is the setting of the base voltage of the input transistor Q11. The bias control circuit 12 shown in FIG. Gray and Robert G. Meyer, Ａ “Analysis and Design of Analog Integrated Circuits, Third Edition”, John Wiley & Sons, P. 329, $ 1993_Tている Based on a circuit generally known as a reference circuit.
[0032]
In FIG. 4, a thermal voltage (thermal voltage) V is set by a circuit including bipolar transistors Q41 to Q47, resistors R41 to R47 and a MOS transistor M40._TA voltage is generated based on. This reference voltage is applied to the bases of transistors Q51 and Q52. MOS transistors M51 and M52 functioning as switches are connected between the emitters of the transistors Q51 and Q52 and the power supply Vss. A bias control signal from the gain switching circuit 14 is input to the gates of M51 and M52.
[0033]
Next, a method of controlling the bias current by the bias control circuit 12 will be described in detail. Generally, the base-emitter voltage V of a bipolar transistor_BEAnd collector current I_CIs expressed by the following equation.
[0034]
(Equation 1)

[0035]
Where I_SIs a constant determined by the process conditions. Thermal voltage V_T _,Is a value determined by kT / q from the elementary charge q, the Boltzmann constant k and the absolute temperature T, and is one of important variables that determine the characteristics of the semiconductor device. At normal temperature (27 ° C), the thermal voltage V_TIs about 26 mV.
[0036]
Here, in the bias control circuit 12 having the configuration shown in FIG. 4, the MOS transistors M51 and M52 are turned on / off by the bias control signals supplied from the gain switching circuit 14 to the

terminals

41 and 42, respectively. And the operation of Q52. As a result, the voltage of the bias control signal applied as a base voltage from the bias control circuit 12 to the input transistor Q11 in FIG. 1 is determined.
[0037]
In the present embodiment, the control range of the bias current of the input transistor Q11 by the bias control circuit 14 is set as follows. For example, consider a case where a gain control width of 30 dB or more generally required in an LNA is realized. In this case, the output signal current needs a current change width of about 32 times. When this current variation width is realized only by the current distribution of (a), transistors having emitter area ratios corresponding to the current variation width are used for the cascode transistors Q12, Q13, and Q14. In the prior art in which the gain is switched only by the method (a), the current consumption is constant because the bias current of the input-stage transistor Q11 needs to be constant in order to suppress the fluctuation of the input impedance. As described above, there is a problem that the size increases.
[0038]
On the other hand, if the current variation width of the output signal current is to be realized by controlling the bias current in order to reduce power consumption, the following problem occurs. From the above equation (2), in order to realize a gain control width of 30 dB or more, in order to change the collector current 30 times or more by a change in the base voltage of the input-stage transistor Q11, a voltage of about 90 mV at room temperature is required. A range of fluctuation is required. Here, for simplicity, it is assumed that the potential at the emitter end is constant.
[0039]
Consumer devices such as mobile phones guarantee operation in a temperature range of approximately −40 ° C. to 85 ° C. This operation assurance temperature range has a fluctuation range of about 30% in absolute temperature with respect to normal temperature._TThe variation of is about 11 mV. In contrast, it can be seen that the variation of the base voltage of about 90 mV is a very large value. With such a voltage change, the input-stage transistor Q11 cannot be regarded as operating under the same condition, and the change in the input impedance cannot be ignored.
[0040]
In a high-frequency circuit such as a mobile communication terminal that handles signals in the 2 GHz band or higher, the matching condition of the input impedance greatly affects circuit characteristics such as gain. If the input impedance changes and the matching condition deteriorates, a standing wave may be generated due to reflection, which may cause oscillation of the circuit. Therefore, the control width of the bias current by the bias control circuit 12 needs to be strictly limited so that the fluctuation of the input impedance falls within an allowable range. If the variation width of the base voltage of the input-stage transistor Q11 is limited to 10 mV corresponding to the above-described operation guarantee temperature range (about 30% in absolute temperature), the variation width of the collector current becomes 50% at the maximum. This means that if the fluctuation range of the bias current of the input-stage transistor Q11 is within 50%, the fluctuation of the input impedance falls within an allowable range.
[0041]
Therefore, in the present embodiment, the resistance values of the resistors R51 and R52 of the bias control circuit 12 and the emitter areas of the transistors Q51 and Q52 shown in FIG. 4 are adjusted so that the variation range of the collector current of the input-stage transistor Q11 falls within 50%. Restrict. That is, the control range of the bias current of the input-stage transistor Q11 by the bias control circuit 12 is suppressed to 50% or less.
[0042]
As described above, in the present embodiment, the gain control is performed by controlling the bias current of the input-stage transistor Q11, and a desired gain control width of, for example, 30 dB is realized together with the gain switching by dividing the current by the cascode transistor. Therefore, by limiting the control width of the bias current to, for example, 50% or less, it is possible to realize gain switching that can reduce the current consumption while keeping the variation of the input impedance within an allowable range.
[0043]
At this time, it is not always necessary to perform the current distribution and the control of the bias current at the same time, that is, it is not necessary to perform the control in association with each other. That is, in the above description, when the gain switching circuit 14 controls the current distribution to the cascode transistors Q12, Q13, and Q14 in accordance with the gain control signal to perform gain switching, when the gain is high, the bias current of the input stage transistor Q11 is increased. When the gain is low, a bias control signal for reducing the bias current is supplied to the bias control circuit 12.
[0044]
On the other hand, the supply of the bias control signal to the bias control circuit 12 may be performed independently of the gain control signal to the gain switching circuit 14. In that case, the gain can be further finely controlled by individually controlling the bias current of the input-stage transistor Q11 at each of the low gain and the high gain.
[0045]
(Second embodiment)
FIG. 5 shows an amplifier according to a second embodiment of the present invention. In the first embodiment, the amplifier whose gain can be switched between two stages of high gain and low gain has been described. However, in the present embodiment, by using five cascode transistors Q12, Q13, Q14, Q15, and Q16, The gain can be switched in three stages. Similarly, the present invention may further increase the number of cascode transistors to enable more stages of gain switching.
[0046]
In such a configuration in which the gain is switched in multiple stages, the bias current of the input-stage transistor Q11 can be controlled in the same manner as in the first embodiment. For example, the bias current is maximized when the gain is the highest, and the bias current is minimized when the gain is the lowest, or the bias current is controlled in each of the multi-stage gains. Also in this case, it is desirable that the control width of the bias current be suppressed within 50%.
[0047]
(Third embodiment)
FIG. 6 shows an amplifier according to the third embodiment of the present invention, which is an example in which the amplifier according to the first embodiment shown in FIG. 1 is made differential. The amplifier according to the present embodiment is basically the same as the first embodiment except that it handles differential signals, and performs gain switching in the same manner as the first embodiment.
[0048]
In FIG. 6, a differential input signal is applied to two

signal input terminals

11A and 11B, respectively. In response to the differential input signal, the input matching circuit also includes a series circuit of an inductor L11A and a capacitor C11A and a series circuit of an inductor L11B and a capacitor C11B.
[0049]
The input stage transistors Q11A and Q11B form a differential pair, each emitter is connected to one end of a degeneration inductor L13A or L13B, respectively, and the other end of the inductor L13A or L13B is connected to a ground GND via a common resistor R. Connected to. The bias control circuit 12 is connected to the bases of the two input stage transistors Q11A and Q11B.
[0050]
Corresponding to the input transistors Q11A and Q11B of the differential pair, cascode transistors corresponding to Q12, Q13 and Q14 in FIG. 1 are provided in pairs like Q12A and Q12B, Q13 and Q13B, and Q14A and Q14B. These cascode transistor pairs are controlled to be turned on / off complementarily by a differential signal from the gain control circuit 14. The output matching circuit includes two inductors L12A and L12B and two capacitors C12A and C12B, and a differential output signal is extracted from the

signal output terminals

15A and 15B via the output matching circuit.
[0051]
It is apparent that an amplifier capable of performing gain switching in three or more stages can be realized by increasing the number of cascode transistor pairs even in such a differential configuration.
[0052]
Next, the effect of the present embodiment will be specifically described with reference to FIG. FIG. 7 shows an input reflection characteristic when the bias control circuit 12 in the amplifier shown in FIG. 6 is configured as shown in FIG. 4 and the bias current of the input-stage transistors Q11A and Q11B is switched by the bias control circuit 12. .
[0053]
In the bias control circuit 12 having the configuration shown in FIG. 4, the emitter area ratio of the transistors Q51 and Q52 and the ratio of the values of the resistors R51 and R52 are variously changed, and the transistors M51 and M52 functioning as switches are turned on / off. And control the bias current. In this case, the transistor M51 is always on, and the transistor Q51 has V_TA constant current determined by the reference voltage generated by the reference circuit always flows. Turning on / off the transistor M52 controls whether a current flows through the transistor Q52. The value of the bias current is determined by the sum of the currents flowing through the transistors Q51 and Q52.
[0054]
The horizontal axis in FIG. 7 represents frequency, and the vertical axis represents VSWR (voltage standing wave ratio) for indicating input reflection characteristics. [A / B] given above each curve represents the current I of the transistor Q52._Q52And the total current I of the transistors Q51 and Q52_Q51+ I_Q52The current ratio with is shown. For example, [0/12] indicates that a constant current always flows only through the transistor Q51, and [4/8] can control a current of 4 units out of a total of 12 units. It shows that it did. The value of the input VSWR becomes 1.0 when the input impedance is matched, and becomes a value larger than 1 when the matching is shifted. The LNA is usually designed so that the value of the input VSWR falls within 2.0 or less in a desired frequency band (for example, 2.1 to 2.2 GHz) in order to ensure circuit stability.
[0055]
According to FIG. 7, for example, the above-described current ratio I_Q52/ I_Q51+ I_Q52When is [5/7], that is, when the control width of the bias current is 71%, the value of the input VSWR exceeds 2.0 on the high frequency side of the desired frequency band. On the other hand, when the current ratio is up to [4/8] corresponding to the control width of the bias current of 50%, the value of the input VSWR falls within 2.0 or less. Therefore, it can be seen from this result that the control width of the bias current is preferably 50% or less.
[0056]
In the amplifier described in the above embodiment, the binary signal is used as the bias control signal. However, it is also possible to continuously control the bias current using a signal having a continuous value. As a result, the gain can be switched continuously or smoothly. Further, in the embodiments described above, an example was described in which bipolar transistors were used for the input-stage transistor and the cascode transistor. However, it goes without saying that a circuit using a field-effect transistor such as a MOS transistor can be similarly observed. When a field effect transistor is used as the cascode transistor, it is apparent that the relationship between the emitter area of the bipolar transistor described above can be replaced with the ratio W / L of the gate width (W) to the gate length (L).
[0057]
(Fourth embodiment)
FIG. 8 shows, as a fourth embodiment of the present invention, a schematic configuration of a wireless communication device such as a portable wireless terminal using an amplifier based on the above-described embodiment of the present invention as a low-noise amplifier of a receiving system. I have.
[0058]
In FIG. 8, an antenna 81 receives a high-frequency signal transmitted from a base station, for example. The reception signal output from the antenna 81 is input to the LNA 83 via the transmission / reception switch 82. The reception signal amplified by the LNA 83 becomes a reception baseband signal via a reception processing circuit (not shown) that performs, for example, frequency conversion, demodulation, and filter processing, and is input to the baseband processing unit 84. Thereby, data reproduction of the received signal is performed.
[0059]
On the other hand, the transmission baseband signal generated by the baseband processing unit 84 according to the data to be transmitted is transmitted and received from the power amplifier 85 through a transmission processing circuit system (not shown) for performing processing such as frequency conversion, filtering, and modulation. The signal is supplied to the antenna 81 via the switch 82 and transmitted to the base station.
[0060]
As the LNA 83, an amplifier having a gain switching function based on a combination of the distribution of the current of the input-stage transistor by the cascode transistor and the control of the bias current of the input-stage transistor as described in the first to third embodiments is used. Can be The gain control signal to LNA 83 is output from baseband processing section 84 in the same manner as a conventional wireless communication terminal. The gain control signal is actually supplied not only to the LNA 83 but also to the variable gain amplifier and other circuit blocks as appropriate, but for simplicity, only the gain control signal path from the baseband processing unit 84 to the LNA 83 is shown in FIG. Is shown.
[0061]
Here, in the wireless communication apparatus of the present embodiment, the gain control of the LNA 83 is performed by the baseband processing unit 84 according to, for example, a procedure as shown in FIG. First, the normal operation mode of the LNA 83 is determined as the low gain mode. The baseband processing unit 84 observes and measures the received signal level Vr from the received baseband signal (step S1), and checks whether or not Vr is equal to or greater than a preset first threshold Vth1 (step S2). If Vr is equal to or greater than Vth1, it is further checked whether Vr is equal to or greater than a second threshold value Vth2 (where Vth2> Vth1) (step S3).
[0062]
Here, if Vr ≧ Vth2, the low gain mode is maintained (step S5). This low gain mode corresponds to, for example, a state in which the cascode transistors Q12, Q13, and Q14 in FIG. 1 have Q12 and Q14 turned on and Q13 turned off in the first embodiment. At this time, the bias current of the input stage transistor Q11 is set to the minimum value of the above-described 50% bias current control range.
[0063]
On the other hand, if a received signal whose Vr is less than the first threshold value Vth1 has been input for a certain period of time in step S2, in other words, if a received signal whose Vr is not less than Vth1 has not been input for a certain period of time (YES in step S4), LNA 83 Is changed from the low gain mode to the high gain mode (step S6). This high gain mode corresponds to, for example, a state where the cascode transistors Q12, Q13, and Q14 in FIG. 1 have the Q12 and Q13 turned on and the Q14 turned off in the first embodiment. At this time, the bias current of the input-stage transistor Q11 is set to the maximum value of the above-described 50% bias current control range.
[0064]
When such gain control is performed on the LNA 83, the ratio of the period during which the wireless communication apparatus operates in the low gain mode with low current consumption increases. Therefore, when the wireless communication device is a portable wireless terminal using a battery as a power source, the battery life is extended, and the time during which the terminal can be used with one charge can be extended.
[0065]
In the above description, the gain switching of the LNA 83 has been described as being performed in two stages of low gain and high gain, but it is needless to say that gain switching may be performed in more stages. In this case, three or more thresholds for determining the received signal level may be prepared.
[0066]
【The invention's effect】
As described above, according to the present invention, it is possible to realize an amplifier having a wide-range gain switching function capable of reducing current consumption while suppressing deterioration of circuit characteristics due to a change in input impedance. Further, it is possible to provide a wireless communication device that can reduce current consumption by using this amplifier as a low noise amplifier.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an amplifier according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a specific configuration example of a gain switching circuit according to the embodiment;
FIG. 3 is a circuit diagram showing another specific configuration example of the gain switching circuit according to the embodiment;
FIG. 4 is a circuit diagram showing a specific configuration example of a bias control circuit according to the embodiment;
FIG. 5 is a circuit diagram showing a configuration of an amplifier according to a second embodiment of the present invention.
FIG. 6 is a circuit diagram showing a configuration of an amplifier according to a third embodiment of the present invention.
FIG. 7 is a view showing frequency characteristics of an input VSWR for explaining an optimum control range of a bias current in the embodiment.
FIG. 8 is a block diagram showing a schematic configuration of a wireless communication device according to a fourth embodiment of the present invention.
FIG. 9 is a flowchart showing a procedure of gain control for the low-noise amplifier in the embodiment.
[Explanation of symbols]
11, 11A, 11B ... signal input terminal
12 ... Bias control circuit
13 ... Control input terminal
14. Gain switching circuit
15, 15A, 15B ... signal output terminal
81 ... Antenna
82 ... Transceiver switch
83 ... Low noise amplifier
84: Baseband processing unit
85 ... Power amplifier

Claims

An input stage transistor for receiving an input signal from a signal input terminal;
A plurality of cascode transistors cascode-connected to the input stage transistor;
A first control circuit that controls on / off of at least one of the plurality of cascode transistors such that a distribution ratio of a current flowing through the input-stage transistor to a signal output terminal side is switched in at least two stages according to a first control signal. When;
A second control circuit that determines an operating point of the input stage transistor and controls a bias current of the input stage transistor according to a second control signal.

2. The amplifier according to claim 1, wherein the plurality of cascode transistors include at least two bipolar transistors having different emitter areas or at least two field effect transistors having different gate width to gate length ratios.

The amplifier according to claim 1, wherein the second control circuit controls a bias current of the input stage transistor according to the second control signal in association with the on / off control by the first control circuit.

The second control circuit is configured such that the bias current becomes relatively large at the maximum gain and the bias current at the maximum gain with respect to at least two stages of gain switching by the on / off control of the first control circuit. 4. The amplifier according to claim 3, wherein the bias current is controlled such that is relatively small.

5. The amplifier according to claim 1, wherein a control width of the bias current by the second control circuit is within 50%.

A wireless communication apparatus comprising a receiving unit using the amplifier according to claim 1 as a low-noise amplifier for amplifying a received signal.

7. The apparatus according to claim 6, further comprising: a means for measuring a level of the received signal and generating the first control signal according to claim 1 according to a magnitude relationship between the level of the received signal and a preset threshold. Wireless communication device.