JP2008103889A - 低雑音増幅器 - Google Patents

Abstract

【課題】比較的大きな電源電圧を使用するＬＮＡであっても、所望の雑音指数（ＮＦ）を得ることができるようにする。
【解決手段】信号の入力端ＩＮと出力端ＯＵＴとの間にトランジスタＮ１，Ｎ２をカスコード接続することにより、初段増幅器として用いるソース接地トランジスタＮ１には電源電圧ＶＤＤ以上の耐圧が不要となるようにして、ソース接地トランジスタＮ１をゲート接地トランジスタＮ２よりも耐圧の低い微細化されたプロセスルールで構成し、低い雑音指数で所望の増幅度を得ることが可能なＬＮＡを実現する。
【選択図】 図１

Description

本発明は低雑音増幅器に関し、特に、帰還回路を有するソース接地型の低雑音増幅器に用いて好適なものである。

一般に、ラジオ受信機やテレビ受像機などの無線受信機では、アンテナで受信した微弱な高周波信号を増幅する増幅器が用いられる。ただし、増幅の際に増幅器から出力されるノイズが大きくなると、受信機の感度が悪化してしまう。そこで、受信機の増幅器には、ノイズの発生が少ないＬＮＡ（Low Noise Amplifier：低雑音増幅器）が用いられることが多い。

ＬＮＡは大別して、帰還回路を構成しないタイプと、帰還回路を構成するタイプとがある。帰還回路を構成しないＬＮＡの場合、入力抵抗はハイインピーダンスになるため、そのようなＬＮＡにアンテナ回路を接続するときは、入力トランス等を用いてインピーダンス整合を行う必要が出てくる。一方、帰還型の構成にすることにより、所望の入力インピーダンスを得ることができるので、入力トランス等を介さずにアンテナ回路とＬＮＡとを直接接続することが可能となる。

図２は、従来の帰還型ＬＮＡの構成例を示す図である。図２に示す従来のＬＮＡは、信号の入力端ＩＮと出力端ＯＵＴとの間に接続されたソース接地トランジスタ（入力トランジスタ）Ｎ１と、入力端ＩＮと出力端ＯＵＴとの間に接続された帰還用の抵抗ＲＮおよびキャパシタＣＮとを備えて構成されている。

ソース接地トランジスタＮ１のゲートはキャパシタＣ１を介して信号入力端ＩＮに接続され、ドレインは信号出力端ＯＵＴに接続されている。また、ソース接地トランジスタＮ１のドレインは、負荷抵抗ＲＬを介して電源ＶＤＤにも接続されている。ソース接地トランジスタＮ１のソースはグランドに接続されている。

トランジスタＮ３は、ソース接地トランジスタＮ１と共に電流ミラー回路を構成している。すなわち、トランジスタＮ３のゲートが、自身のドレインにダイオード接続されるとともに、ソース接地トランジスタＮ１のゲートに抵抗Ｒ２を介して接続されている。トランジスタＮ３のドレインは抵抗Ｒ１を介して電源ＶＤＤに接続され、ソースはグランドに接続されている。このように電流ミラー回路を構成することにより、ソース接地トランジスタＮ１とトランジスタＮ３とのサイズ比で、ソース接地トランジスタＮ１を流れるドレイン電流が決まる。

なお、帰還型のＬＮＡにおいて、入力トランジスタに対してもう１つのトランジスタをカスコード接続したものも存在する（例えば、特許文献１，２参照）。特許文献１，２に記載のＬＮＡは、信号の入力端と出力端との間にカスコード接続されたトランジスタと、信号の入力端と出力端との間に接続された帰還抵抗とにより構成されている。トランジスタをカスコード接続すると、広帯域で安定した利得を得ることができるようになる。
特開平９−２７０６４５号公報の図１ 特開２００５−１７５８１９号公報の図６

しかしながら、図２に示したＬＮＡの場合、ソース接地トランジスタＮ１のドレインが負荷抵抗ＲＬを介して電源ＶＤＤに接続されている。また、特許文献１，２では明記されていないが、カスコード接続されたトランジスタのドレインも電源ＶＤＤに接続される。このため、当該トランジスタとして、電源ＶＤＤ以上の耐圧を有するデバイスを用いる必要がある。

例えば電源ＶＤＤの電圧として３[Ｖ]を用いる場合は、３[Ｖ]以上の耐圧を持たせることが可能なプロセス、すなわち、所定の線幅以上のプロセスルールでトランジスタを構成する必要がある。ところが、プロセスルールの線幅が大きくなると、ＬＮＡから発生するノイズは大きくなる傾向にある。このため、従来のＬＮＡでは、電源ＶＤＤ以上の耐圧を有するデバイスを用いなければならないことの制約から、所望の雑音指数（ＮＦ）が得られないという問題があった。

本発明は、このような問題を解決するために成されたものであり、例えば３[Ｖ]といった比較的大きな電源電圧を使用するＬＮＡであっても、所望の雑音指数（ＮＦ）を得ることができるようにすることを目的とする。

上記した課題を解決するために、本発明では、信号の入力端と出力端との間にトランジスタをカスコード接続して、ソース接地トランジスタ（入力トランジスタ）をゲート接地トランジスタよりも微細化されたプロセスルールにより構成している。

上記のように構成した本発明によれば、ソース接地トランジスタと電源との間に接続されたゲート接地トランジスタが、電源電圧からソース接地トランジスタをシールドする作用を持つことから、初段増幅器として用いるソース接地トランジスタには電源電圧以上の耐圧が不要となる。このため、比較的大きな電源電圧を使用する場合であっても、ソース接地トランジスタをゲート接地トランジスタよりも耐圧の低い微細化されたプロセスルールで構成することができる。これにより、低い雑音指数で所望の増幅度を得る良好な低雑音増幅器を実現することができる。

以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態によるＬＮＡの構成例を示す図である。なお、この図１において、図２に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。

図１において、Ｎ１はソース接地型の入力トランジスタであり、そのゲートがキャパシタＣ１を介して信号の入力端ＩＮに接続され、ソースがグランドに接続されている。このソース接地トランジスタＮ１は、初段増幅器として機能する。Ｎ２はゲート接地トランジスタであり、ソース接地トランジスタＮ１にカスコード接続されるとともに、そのドレインが信号の出力端ＯＵＴに接続されている。このゲート接地トランジスタＮ２は、次段増幅器として機能する。

Ｎ３はソース接地トランジスタＮ１と共に電流ミラー回路を構成するトランジスタである。すなわち、トランジスタＮ３のゲートが、自身のドレインにダイオード接続されるとともに、ソース接地トランジスタＮ１のゲートに抵抗Ｒ２を介して接続されている。トランジスタＮ３のドレインは抵抗Ｒ１を介して電源ＶＤＤに接続され、ソースはグランドに接続されている。このように電流ミラー回路を構成することにより、ソース接地トランジスタＮ１とトランジスタＮ３とのサイズ比で、ソース接地トランジスタＮ１を流れるドレイン電流が決まる。

Ｎ４，Ｎ５はバイアス回路を構成するトランジスタであり、ゲート接地トランジスタＮ２のバイアスを決定する。このバイアス回路は、その一端が抵抗Ｒ３を介して電源ＶＤＤに接続され、他端がグランドに接続されている。ＲＬは負荷抵抗であり、ゲート接地トランジスタＮ２の出力（ドレイン）と電源ＶＤＤとの間に接続されている。また、信号の出力端ＯＵＴ（ゲート接地トランジスタＮ２のドレイン）と信号の入力端ＩＮ（ソース接地トランジスタＮ１のゲート）と間には、帰還回路が設けられている。この帰還回路は、抵抗ＲＮおよびキャパシタＣＮの直列接続により構成されている。

一般に、カスコード増幅器は、入力と出力との交流的な結合を防止する目的で使用される。すなわち、ゲート接地トランジスタＮ２が無いと、出力信号はソース接地トランジスタＮ１のゲート−ドレイン間容量で入力に帰還し、高周波領域まで安定した動作ができなくなる。したがって、入力と出力とのアイソレーションをとることを目的として、トランジスタのカスコード接続が用いられるのである。

これに対して、本実施形態のＬＮＡでは、入力トランス等を介さずにアンテナとＬＮＡとを直接接続できるようにするために、帰還型の構成を採用している。すなわち、負帰還抵抗ＲＮを介して出力信号を入力に帰還する構成のため、入力と出力とのアイソレーションはそもそも必要でなく、その意味からすればトランジスタをカスコード接続する必要はない。

しかし、ＬＮＡは低い雑音指数で所望の増幅度を得ることが必要である。そのためには、増幅用の入力トランジスタはできるだけ微細化したプロセスのデバイスを用いることが好ましい。そこで本実施形態では、本来不要なカスコード増幅器（ゲート接地トランジスタＮ２）を次段に設ける。そして、初段増幅器であるソース接地トランジスタＮ１には微細化プロセスのデバイスを用い、次段増幅器であるゲート接地トランジスタＮ２は電源電圧ＶＤＤに応じた耐圧を有するデバイスを用いる構成にしている。

すなわち、本実施形態では、負荷抵抗ＲＬを介して電源ＶＤＤに接続されるゲート接地トランジスタＮ２に関しては、電源ＶＤＤ以上の耐圧を有するデバイスを用いる。例えば電源ＶＤＤの電圧が３[Ｖ]の場合は、３[Ｖ]以上の耐圧を持たせることが可能なプロセスルールでゲート接地トランジスタＮ２を構成する。一方、ソース接地トランジスタＮ１は、ゲート接地トランジスタＮ２よりも微細化されたプロセスルールにより構成する（３[Ｖ]以下の耐圧を持たせるプロセスルールで良い）。

そして、ゲート接地トランジスタＮ２に対して固定のバイアス電圧を与えることにより、ソース接地トランジスタＮ１のドレイン電圧が所定値以上にはならないようにする。トランジスタＮ４，Ｎ５はそのためのバイアス回路である。ソース接地トランジスタＮ１のドレイン電圧は、ゲート接地トランジスタＮ２のゲートバイアス電位からゲート−ソース間電圧Ｖgsを引いたものである。ゲート接地トランジスタＮ２のゲートバイアス電位は２Ｖgsであり、ゲート接地トランジスタＮ２のゲート−ソース間電位をＶgs’とすれば、
２Ｖgs−Ｖgs’≒Ｖgs
となる。

以上のように構成した本実施形態のＬＮＡによれば、トランジスタＮ１，Ｎ２をカスコード接続し、電源ＶＤＤに近い方に接続されたゲート接地トランジスタＮ２において電源電圧以上の耐圧を持たせることで、初段増幅器として用いるソース接地トランジスタＮ１には電源電圧以上の耐圧が不要となる。これにより、ソース接地トランジスタＮ１をゲート接地トランジスタＮ２よりも微細化されたプロセスルールで構成することができ、雑音指数を低減することができる。

なお、上記図１に示した回路は、本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明は、帰還回路を有するソース接地型低雑音増幅器に有用である。

本実施形態によるＬＮＡの構成例を示す図である。 従来のＬＮＡの構成を示す図である。

符号の説明

Ｎ１ ソース接地トランジスタ
Ｎ２ ゲート接地トランジスタ
Ｎ３ 電流ミラー回路を構成するトランジスタ
Ｎ４ バイアス回路を構成するトランジスタ
Ｎ５ バイアス回路を構成するトランジスタ
ＲＬ 負荷抵抗
ＲＮ 帰還抵抗
ＣＮ キャパシタ
ＩＮ 信号の入力端
ＯＵＴ 信号の出力端

Claims (2)

1. 信号の入力端にゲートが接続されたソース接地トランジスタと、
   上記ソース接地トランジスタにカスコード接続されるとともに、ドレインが信号の出力端に接続されたゲート接地トランジスタと、
   上記ゲート接地トランジスタの出力と電源との間に接続された負荷抵抗と、
   上記信号の入力端と上記信号の出力端との間に接続された帰還回路とを備え、
   上記ソース接地トランジスタは上記ゲート接地トランジスタよりも微細化されたプロセスルールにより構成されていることを特徴とする低雑音増幅器。
2. 上記ゲート接地トランジスタに対して固定のバイアス電圧を与えるバイアス回路を備えたことを特徴とする請求項１に記載の低雑音増幅器。