JP2005175819A - 増幅器並びに通信装置 - Google Patents

Abstract

【課題】 広い周波数範囲において平坦な増幅特性を備え、寄生容量による劣化を防止し、且つ群遅延時間が短い広帯域増幅器を提供する。
【解決手段】 広帯域増幅器は、電流出力増幅素子の負荷としてＬ−Ｃ並列共振回路及びＬ−Ｃ−Ｒ直列共振回路からなるバンドパス・フィルタが並列に装荷されている。バンドパス・フィルタは、ｓ−ｐｌａｎｅ上で複数の極点及び該極点間に零点を持ち、通過帯における平坦特性は向上する。増幅素子の出力端子が増幅器としての出力端子となり、群遅延の問題がない。増幅器の出力端子とＧＮＤの間の容量素子が寄生容量を定数の一部として吸収し、周波数特性の劣化を防ぐ。
【選択図】 図１

Description

本発明は、無線通信の送受信に用いられる増幅器並びに通信装置に係り、特に、例えばＵＷＢ（ウルトラワイドバンド）通信に適用され、受信信号の高周波成分の電圧増幅を行なう増幅器並びに通信装置に関する。

さらに詳しくは、本発明は、ＵＷＢ通信で使用される広い周波数範囲において一括して増幅を行なう増幅器並びに通信装置に係り、特に、広い周波数範囲において平坦な増幅特性を備え、寄生容量による劣化を防止し、且つ群遅延時間が短い広帯域増幅器並びに通信装置に関する。

有線方式によるＬＡＮ配線からユーザを解放するシステムとして、無線ＬＡＮが注目されている。無線ＬＡＮによれば、オフィスなどの作業空間において、有線ケーブルの大半を省略することができるので、パーソナル・コンピュータ（ＰＣ）などの通信端末を比較的容易に移動させることができる。近年では、無線ＬＡＮシステムの高速化、低価格化に伴い、その需要が著しく増加してきている。特に最近では、人の身の回りに存在する複数の電子機器間で小規模な無線ネットワークを構築して情報通信を行なうために、パーソナル・エリア・ネットワーク（ＰＡＮ）の導入が検討されている。

例えば、近年、「ウルトラワイドバンド（ＵＷＢ）通信」と呼ばれる、極めて広い周波数帯域を使用して無線通信を行なう方式が、近距離超高速伝送を実現する無線通信システムとして注目され、その実用化が期待されている。現在、ＩＥＥＥ８０２．１５．３などにおいて、ウルトラワイドバンド通信のアクセス制御方式として、プリアンブルを含んだパケット構造のデータ伝送方式が考案されている。

ＵＷＢ通信では、例えばＤＳ−ＳＳやＯＦＤＭなどの変調方式が考えられている。前者のＤＳ−ＳＳ方式によれば、情報信号にＰＮ（Ｐｓｅｕｄｏ Ｎｏｉｓｅ：疑似雑音）符号と呼ばれるランダム符号系列を乗算することにより占有帯域を直接拡散（ＤＳ：Ｄｉｒｅｃｔ Ｓｐｒｅａｄ）して送信し、受信側において、受信した拡散情報信号にＰＮ符号を乗算することにより逆拡散して情報信号を再生する。例えば３ＧＨｚから１０ＧＨｚという超高帯域な周波数帯域に拡散して送受信を行なうことにより高速データ伝送を実現することができる。

また、後者のＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重）方式によれば、各キャリアがシンボル区間内で相互に直交するように各キャリアの周波数が設定され、情報伝送時には、複数のデータを各キャリアに割り当ててキャリア毎に振幅及び位相の変調を行ない、その複数キャリアについて逆ＦＦＴを行なうことで周波数軸での各キャリアの直交性を保持したまま時間軸の信号に変換して送信する。また、受信時にはＦＦＴを行なって時間軸の信号を周波数軸の信号に変換して各キャリアについてそれぞれの変調方式に対応した復調を行ない元のシリアル信号で送られた情報を再生する。送信データを周波数の異なる複数のキャリアに分配して伝送するので、各キャリアの帯域が狭帯域となり、周波数選択性フェージングの影響を受け難くなる。

ところで、無線通信機においては、無線信号の受信時において受信信号の電圧増幅を行なうことが一般的である。例えば、上述したウルトラワイドバンド通信においては、低雑音アンプ（ＬＮＡ）によって高周波成分の電圧増幅を行なう。この際、ＵＷＢで使用される３ＧＨｚ〜５ＧＨｚという２ＧＨｚにわたる広い周波数範囲において一括して電圧増幅を行なうことが望まれている。

広帯域増幅器は、一般に、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）やバイポーラ・トランジスタなどで構成される増幅素子と、バンドパス・フィルタの組み合わせによって構成することができる（例えば、非特許文献１を参照のこと）。

図８には、増幅素子と１次のバンドパス・フィルタ（ＢＰＦ）の組み合わせで構成される広帯域増幅器の構成を示している（例えば、非特許文献２を参照のこと）。

図示の通り、この広帯域増幅器は、ＭＯＳ−ＦＥＴ又はバイポーラ・トランジスタで構成される増幅素子１０２のドレイン及びソースに、並列コイルＬｐ１０３、並列キャパシタＣｐ１０４、及び抵抗ＲＬ１０５からなるＬ−Ｃ−Ｒ並列共振回路からなる１次バンドパス・フィルタを負荷として並列に装荷して構成されている。

図中の参照番号１０１はこの広帯域増幅器の入力端子を表し、参照番号１０８は広帯域増幅器の出力端子を表し、増幅素子１０２は電圧制御電流源（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ）として動作する。すなわち、入力端子１０１における電圧Ｖ１は、増幅素子１０２のゲートに印加され、増幅素子は、このゲート電圧Ｖ１をｇｍ倍した電流を図中矢印の向きに出力する。このときの出力端子１０８の電圧をＶ２とする。

図８に示した広帯域増幅器の伝達関数Ｈ（ｓ）を下式に表す。

また、図９には、図８に示した広帯域増幅器の極零配置をｓ−ｐｌａｎｅ上で示している。同図において、零点を○で、極点を×で示している。そして、ｓ−ｐｌａｎｅ上では、伝達関数Ｈ（ｓ）の分母が０となる点に極点が配置され、分子が０となる点に零点が配置される。図示の例では、ｓ−ｐｌａｎｅの中央に零点が配置されるとともに、バンドパス・フィルタの次数に相当する個数の極点がｓ−ｐｌａｎｅの片側に現れる。

また、図１０及び図１１には、図８に示した広帯域増幅器の伝達特性例と群遅延特性をそれぞれ示している。但し、中心周波数を４ＧＨｚにして、ｇｍ×ＲＬ＝１として正規化している。ｓ−ｐｌａｎｅ上において零点で−∞、極点では＋∞の伝達特性をそれぞれ持つとしたときのｉｍａｇｉｎａｒｙ軸上での断面がバンドパス・フィルタの伝達特性に相当する。ここで、図１０に示したように、通過帯（例えば、３ＧＨｚ〜５ＧＨｚ）を平坦にするようにＬ−Ｃ−Ｒ並列共振回路のパラメータ（すなわち図９にし召したｓ−ｐｌａｎｅ伝達特性）を設定したバンドパス・フィルタをバタワース（Ｂｕｔｔｅｒｗｏｒｔｈ）フィルタと呼び、このような伝達特性をバタワース特性と言う。

しかしながら、図８に示したような増幅素子の負荷として、Ｌ−Ｃ−Ｒ並列共振回路からなる１次バンドパスを装荷して構成される広帯域増幅器の場合、図１０及び図１１からも判るように、以下の問題点がある。

（１）周波数特性は単峰特性になり、広帯域で使用可能なほどの十分な平坦性は持たない。これは、１次バンドパス・フィルタは片側で次数分すなわち１個の極点しか持たないということにも依拠する。

（２）図８のように比較的簡素な構成ではあるが、それでも群遅延時間がある。

ここで、平坦性を保つ帯域幅を広げるには、コイル１０３のインダクタンスＬｐを大きくするか、又は抵抗１０５の抵抗値ＲＬを小さくしなければならい。しかしながら、インダクタンスＬｐを大きくすると、自己共振周波数が低いので、高周波での動作に適さなくなってしまう。また、抵抗値ＲＬを小さくすると、利得が低下してしまう。

また、図１２には、増幅素子と２次のバンドパス・フィルタ（ＢＰＦ）の組み合わせで構成される広帯域増幅器の構成を示している。

図示の通り、この広帯域増幅器は、ＭＯＳ−ＦＥＴ又はバイポーラ・トランジスタで構成される増幅素子１０２のドレイン及びソースに、２次バンドパス・フィルタを負荷として並列に装荷して構成されている。この２次バンドパス・フィルタは、並列コイルＬｐ１０３及び並列キャパシタＣｐ１０４からなるＬ−Ｃ並列共振回路と、直列コイルＬｓ１０７及び直列キャパシタＣｓ１０６からなるＬ−Ｃ直列共振回路と、抵抗ＲＬ１０５とで構成される。

図中の参照番号１０１はこの広帯域増幅器の入力端子を表し、参照番号１０８は広帯域増幅器の出力端子を表し、増幅素子１０２は電圧制御電流源として動作する。すなわち、入力端子１０１における電圧Ｖ１は、増幅素子１０２のゲートに印加され、増幅素子は、このゲート電圧Ｖ１をｇｍ倍した電流を図中矢印の向きに出力する。このときの出力端子１０８の電圧をＶ２とする。

図１２に示した広帯域増幅器の伝達関数Ｈ（ｓ）を下式に表す。

図１３には、図１２に示した広帯域増幅器の極零配置をｓ−ｐｌａｎｅ上で示している。同図において、零点を○で、極点を×で示している。ｓ−ｐｌａｎｅ上では、伝達関数Ｈ（ｓ）の分母が０となる点に極点が配置され、分子が０となる点に零点が配置される。図示の例では、ｓ−ｐｌａｎｅの中央に零点が配置されるとともに、バンドパス・フィルタの次数に相当する２個の極点がｓ−ｐｌａｎｅの片側に現れる。ここでは、通過帯（たとえは３ＧＨｚ〜５ＧＨｚ）を平坦にするためにバタワース特性としている。

また、図１４及び図１５には、図１２に示した広帯域増幅器の伝達特性例と群遅延特性をそれぞれ示している。但し、中心周波数を４ＧＨｚにして、ｇｍ×ＲＬ＝１として正規化している。

図１２に示したような増幅素子の負荷として２次バンドパスを装荷して構成される広帯域増幅器の場合、図１０と図１４との比較からも判るように通過帯における平坦特性は向上するものの、以下の問題点がある。

（１）図１１と比較して群遅延時間が長く、電圧帰還増幅回路に適さない。これは、増幅素子１０２の出力端子と増幅器としての出力端子１０８との間に直列コイルＬｓ１０７並びに直列キャパシタＣｓ１０６が直列的に挿入されており、このＬ−Ｃ回路による共振が遅延の要因となることに依拠する。（図８に示した増幅器の場合、増幅素子１０２の出力端子がそのまま増幅器としての出力端子１０８となっており、このような群遅延の問題はない。）

（２）増幅器の出力端子１０８に後段の回路（ダウンコンバータやＡＧＣ、Ａ／Ｄ変換器など）が接続された場合、これが増幅器にとって寄生容量となるが、出力端子とＧＮＤの間に容量素子が存在しないので、出力端子に付いた寄生容量を定数の一部として吸収することができず、周波数特性が劣化してしまう。

図１２に示した例では、直列キャパシタＣｓ１０６と寄生容量が直列接続された構成となるため、寄生容量の影響を除去することは困難である。これに対し、図８に示した例では、寄生容量に直列接続されるキャパシタはなく、並列キャパシタＣｐが寄生容量と並列接続された構成となっているので、並列キャパシタＣｐ１０４の容量を減じることにより、寄生容量の問題を容易に取り除くことができる。

柳沢健、神谷紀嘉共著「フィルタの理論と設計」（秋葉出版，１９８６） Ｇｕｉｌｌｅｒｍｏ Ｇｏｎｚａｌｅｚ著"Ｍｉｃｒｏｗａｖｅ Ｔｒａｎｓｉｓｔｏｒ Ａｍｐｌｉｆｉｅｒｓ Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ"（ｐｐ．１７０−１７２，Ｐｒｅｎｔｉｃｅ Ｈａｌｌ，１９８４）

本発明の目的は、ＵＷＢ通信で使用することが可能な、広い周波数範囲において一括して増幅を行なうことができる、優れた増幅器並びに通信装置を提供することにある。

本発明のさらなる目的は、広い周波数範囲において平坦な増幅特性を備え、寄生容量による劣化を防止し、且つ群遅延時間が短い、優れた増幅器並びに通信装置を提供することにある。

本発明は、上記課題を参酌してなされたものであり、増幅素子と、
前記増幅素子の負荷として装荷された、ｓ−ｐｌａｎｅ上で複数の極点及び該極点間に零点が配置されたバンドパス・フィルタと、
を備えることを特徴とする増幅器である。

ｓ−ｐｌａｎｅ上において零点で−∞、極点では＋∞の伝達特性をそれぞれ持つとしたときのｉｍａｇｉｎａｒｙ軸上での断面が伝達特性に相当する。このことから、本発明に係る広帯域増幅器によれば、原点以外の場所に配置された零点とその近辺の極点との相互作用により、通過帯における平坦特性は向上する。具体的には、本実施形態に係る広帯域特性は、２次バンドパス・フィルタを増幅素子の負荷として装荷した場合の平坦特性に匹敵する。

ここで、電流出力増幅素子の負荷としてのバンドパス・フィルタは、増幅素子に対し並列に装荷されたＬ−Ｃ並列共振回路及びＬ−Ｃ−Ｒ直列共振回路とで構成される。

この場合のバンドパス・フィルタは、前記増幅器の出力端子に対し直列的に装荷されたキャパシタを持たないことから、増幅素子の負荷として１次バンドパス・フィルタを適用した場合と同様に、群遅延時間の問題はない。

また、この場合、前記増幅素子の出力端子と前記増幅器の出力端子の間にインダクタンス及びキャパシタが直列的に装荷されていない回路構造となる。したがって、増幅器の出力端子とＧＮＤの間に容量素子が存在するので、増幅器の出力端子に後段の回路（ダウンコンバータやＡＧＣ、Ａ／Ｄ変換器など）が接続された場合であっても、出力端子に付いた寄生容量を定数の一部として吸収することにより、周波数特性の劣化を防ぐことができる。

また、本発明に係る増幅器をゲート接地回路及びカスコード回路と組み合わせることで、入力整合を広帯域化した広帯域増幅器を実現することができる。

あるいは、本発明に係る増幅器をソース接地回路及びカスコード回路及び電圧帰還回路と組み合わせることで、入力整合を広帯域化した広帯域増幅器を実現することができる。

本発明によれば、広帯域に一定な伝達特性が得られるので広帯域増幅器を構成することができる。

また、本発明によれば、群遅延時間が短いので、電圧帰還増幅器を用いた広帯域増幅器を構成できる。

また、本発明によれば、出力端子とＧＮＤの間に並列キャパシタがあるので、出力端子に寄生容量が付いても定数の一部として吸収することが可能で、周波数特性の劣化を防止することが可能である。

また、本発明によれば、ゲート接地回路及びカスコード回路と組み合わせることで、入力インピーダンス整合を広帯域化した、高利得の広帯域増幅器を構成できる。

また、本発明によれば、ソース接地回路及びカスコード回路及び電圧帰還回路と組み合わせることで、入力インピーダンス整合を広帯域化した、高利得の広帯域増幅器を構成することができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

図１には、本発明の位置実施形態に係る広帯域増幅器の構成を示している。この広帯域増幅器は、概略的には、ＭＯＳ−ＦＥＴやバイポーラ・トランジスタなどで構成される増幅素子と、バンドパス・フィルタの組み合わせによって構成される。

より具体的には、広帯域増幅器は、電流出力型の増幅素子１０２のドレイン及びソースに、並列コイルＬｐ１０３及び並列キャパシタＣｐ１０４からなるＬ−Ｃ並列共振回路と、直列コイルＬｓ１０７と直列キャパシタＣｓ１０６と抵抗ＲＬ１０５からなるＬ−Ｃ−Ｒ直列共振回路が、負荷として並列的に装荷して構成される。

図中の参照番号１０１はこの広帯域増幅器の入力端子を表し、参照番号１０８は広帯域増幅器の出力端子を表し、増幅素子１０２は電圧制御電流源として動作する。すなわち、入力端子１０１における電圧Ｖ１は、増幅素子１０２のゲートに印加され、増幅素子は、このゲート電圧Ｖ１をｇｍ倍した電流を図中矢印の向きに出力する。このときの出力端子１０８の電圧をＶ２とする。

図１に示した広帯域増幅器の伝達関数Ｈ（ｓ）を下式に表す。

図２には、図１に示した広帯域増幅器の極零配置をｓ−ｐｌａｎｅ上で示している。同図において、零点を○で、極点を×で示している。ここでは、通過帯（たとえは３ＧＨｚ〜５ＧＨｚ）を平坦にするためにバタワース特性としている。また、図３及び図４には、図１に示した広帯域増幅器の伝達特性例と群遅延特性をそれぞれ示している。但し、中心周波数を４ＧＨｚにして、ｇｍ×ＲＬ＝１として正規化している。

ｓ−ｐｌａｎｅ上では、伝達関数Ｈ（ｓ）の分母が０となる点に極点が配置され、分子が０となる点に零点が配置される。図２に示すｓ−ｐｌａｎｅ上では、ｓ−ｐｌａｎｅの中央に零点が配置されるとともに、バンドパス・フィルタの次数に相当する２個の極点がｓ−ｐｌａｎｅの片側に現れる。さらに、本実施形態では、直列コイルＬｓと直列キャパシタＣｓと抵抗ＲＬからなるＬ−Ｃ−Ｒ直列共振回路の配設により、原点以外の場所にも、２個の極点の間に零点を設けている。

ｓ−ｐｌａｎｅ上において零点で−∞、極点では＋∞の伝達特性をそれぞれ持つとしたときのｉｍａｇｉｎａｒｙ軸上での断面が伝達特性に相当する。このことから、原点以外の場所に配置された零点とその近辺の極点との相互作用により、通過帯における平坦特性は向上する。具体的には、本実施形態に係る広帯域特性は、２次バンドパス・フィルタを増幅素子の負荷として装荷した場合（図１２を参照のこと）の伝達特性（図１４を参照のこと）に匹敵する。

また、本実施形態に係る広帯域増幅器の場合、増幅素子１０２の出力端子がそのまま増幅器としての出力端子１０８となっていることから、増幅素子の負荷として１次バンドパス・フィルタを適用した場合（図８を参照のこと）と同様に、群遅延時間の問題はない。このことは、図４と図１１の比較からも理解できよう。

また、本実施形態に係る広帯域増幅器の場合、図１を参照して判るように、並列キャパシタ１０４及び直列キャパシタ１０６は、いずれも出力端子に対し並列的に装荷されている。すなわち、増幅器の出力端子とＧＮＤの間に容量素子が存在するので、増幅器の出力端子１０８に後段の回路（ダウンコンバータやＡＧＣ、Ａ／Ｄ変換器など）が接続された場合であっても、出力端子に付いた寄生容量を定数の一部として吸収することにより、周波数特性の劣化を防ぐことができる。

図５には、図１に示した広帯域増幅器において、電流出力増幅素子として、ゲート接地（Ｃｏｍｍｏｎ−Ｇａｔｅ）のカスコード増幅器（Ｃａｓｃｏｄｅ Ａｍｐｌｉｆｉｅｒ）を適用した場合の構成例を示している。

入力端子１０１はＭＯＳ−ＦＥＴ２０１のソースに接続され、入力信号が印加される。キャパシタ２０４は、ＭＯＳ−ＦＥＴ２０１のゲートとＧＮＤの間に接続され、ＭＯＳＦＥＴ２０１のゲートを交流的に接地する。抵抗２０２は、ＭＯＳ−ＦＥＴ２０１のゲートとバイアス端子２０３の間に接続され、ＭＯＳ−ＦＥＴ２０１に所定のゲート電圧を供給する。ＭＯＳ−ＦＥＴ３０１のソースはＭＯＳ−ＦＥＴ２０１のドレインに接続され、カスコード回路を構成する。

キャパシタ３０２は、ＭＯＳ−ＦＥＴ３０１のゲートとＧＮＤの間に接続され、ＭＯＳ−ＦＥＴ３０１のゲートを交流的に接地する。ＭＯＳ−ＦＥＴ３０１のゲートは、バイアス端子３０３に接続され、所定のゲート電圧が印加される。

参照番号１０３と１０４はそれぞれＬ−Ｃ並列共振回路を構成する並列インダクタＬｐと並列キャパシタＣｐである。また、参照番号１０７と１０６と１０５はＬ−Ｃ−Ｒ直列共振回路を構成する直列インダクタＬｓ、直列キャパシタＣｓ、及び抵抗ＲＬである。これらＬ−Ｃ並列共振回路、及びＬ−Ｃ−Ｒ直列共振回路は、増幅素子の負荷として並列的に装荷されている。参照番号１０８は出力端子である。

ＭＯＳ−ＦＥＴ２０１はゲート接地であるので（ソースが入力となる）、そもそも入力インピーダンスが低く、インピーダンス整合を広帯域化することができるので、アンテナとのマッチングがよい。また、カスコード接続されたＭＯＳ−ＦＥＴ３０１のゲート幅ＷはＭＯＳ−ＦＥＴ２０１のゲート幅Ｗとは独立に設定できるので、ＭＯＳ−ＦＥＴ２０１のゲート幅Ｗを大きくして高利得化するのに適している。さらに、本発明の出力回路によって、広帯域に一定の電圧利得を得ることができる。

また、図６には、図１に示した広帯域増幅器において、電流出力増幅素子として、ソース接地（Ｃｏｍｍｏｎ−Ｓｏｕｒｃｅ）のカスコード電圧帰還増幅器（Ｃａｓｃｏｄｅ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｖｏｌｔａｇｅ ｆｅｅｄｂａｃｋ）を適用した場合の構成例を示している。

入力端子１０１はＭＯＳ−ＦＥＴ２０１のゲートに接続され、入力信号が印加される。ＭＯＳ−ＦＥＴ２０１のソースはＧＮＤに接地されている。また、ＭＯＳ−ＦＥＴ３０１のソースはＭＯＳ−ＦＥＴ２０１のドレインに接続され、カスコード回路を構成している。

キャパシタ３０２は、ＭＯＳ−ＦＥＴ３０１のゲートとＧＮＤの間に接続され、ＭＯＳ−ＦＥＴ３０１のゲートを交流的に接地する。ＭＯＳ−ＦＥＴ３０１のゲートはバイアス端子３０３に接続され、所定のゲート電圧が印加される。

キャパシタ４０１は、ＭＯＳ−ＦＥＴ３０１のドレインと抵抗４０２の間に接続され、電圧帰還の経路の直流を遮断する。抵抗４０２は、キャパシタ４０１とＭＯＳ−ＦＥＴ２０１のゲートの間に接続され、電圧帰還の帰還路を構成する。抵抗２０２は、抵抗４０２とバイアス端子２０３の間に接続され、ＭＯＳ−ＦＥＴ２０１に所定のゲート電圧を供給する。

参照番号１０３と１０４は、それぞれＬ−Ｃ並列共振回路を構成する並列インダクタＬｐと並列キャパシタＣｐである。また、参照番号１０７と１０６と１０５は、Ｌ−Ｃ−Ｒ直列共振回路を構成する直列インダクタＬｓ、直列キャパシタＣｓ、及び抵抗ＲＬである。これらＬ−Ｃ並列共振回路、及びＬ−Ｃ−Ｒ直列共振回路は、増幅素子の負荷として並列的に装荷されている。参照番号１０８は出力端子である。

この場合、ゲートが入力となるので、インピーダンスが高くなるが、キャパシタ４０１と抵抗４０２の接続で形成される電圧帰還により、入力インピーダンスが低く、インピーダンス整合を広帯域化できるので、アンテナとのマッチングを図ることができる。また、ＭＯＳ−ＦＥＴ３０１がカスコード接続されているので、ＭＯＳ−ＦＥＴ２０１のドレインとゲート間のミラー容量が減少して高利得化に適している。さらに、本発明の出力回路によって広帯域に一定の電圧利得を得ることができる。

最後に、本実施形態に係る広帯域増幅器をＬＮＡに適用した無線通信装置の構成について、図７を参照しながら説明する。

無線通信装置１０は、例えば極めて広い周波数帯域を使用して無線通信を行なうＵＷＢ通信を行なう。図示の無線通信装置１０は、送受信共用のアンテナ１１及びバンドパス・フィルタ１２を備え、送受信切替器１３を介して、受信系統と送信系統に分岐される。

受信系統は、受信信号を電圧増幅する低雑音アンプ（ＬＮＡ）１４と、電圧増幅された受信信号を周波数変換によりダウンコンバートするダウンコンバータ１５と、自動利得制御器（ＡＧＣ）１６と、アナログ−デジタル変換器１７と、受信データのデジタル信号処理を行なう信号処理回路１８で構成される。

ここで、低雑音アンプ１４として、図１に示した広帯域増幅器を使用することで、広い周波数範囲において一括して電圧増幅を行なうことができる。この場合、群遅延時間が短いので、電圧帰還増幅器を用いた広帯域増幅器を構成できる。また、ダウンコンバータ１５以降の後段の回路が寄生容量として作用しても、出力端子とＧＮＤの間に並列キャパシタがあるので、出力端子に寄生容量が付いても定数の一部として吸収することが可能で、周波数特性の劣化を防止することが可能である（前述）。

一方、送信系統では、送信データを信号処理するデジタル信号処理回路２１と、送信データをアナログ信号に変換するデジタル−アナログ変換器２２と、アナログ送信信号を周波数変換してアップコンバートするアップコンバータ２３と、アップコンバートされた送信信号の電力を増幅するパワーアンプ（ＰＡ）２４で構成される。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、広帯域増幅器を主に無線通信機の受信時における電圧増幅に適用した場合を中心に本発明の構成並びに作用効果について説明してきたが、本発明の要旨はこれに限定されるものではない。本発明に係る広帯域増幅器を、無線通信の送信時に適用した場合、あるいは無線通信以外の電圧増幅に適用した場合であっても、同様に本発明が実現可能であることは言うまでもない。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。

図１は、本発明の一実施形態に係る広帯域増幅器の構成（従来例）を示した図である。 図２は、図１に示した広帯域増幅器の極零配置をｓ−ｐｌａｎｅ上で示した図である。 図３は、図１に示した広帯域増幅器の伝達特性例を示した図である。 図４は、図１に示した広帯域増幅器の群遅延特性例を示した図である。 図５は、図１に示した広帯域増幅器において、電流出力増幅素子として、ゲート接地（Ｃｏｍｍｏｎ−Ｇａｔｅ）のカスコード増幅器（Ｃａｓｃｏｄｅ Ａｍｐｌｉｆｉｅｒ）を適用した場合の構成例を示した図である。 図６は、図１に示した広帯域増幅器において、電流出力増幅素子として、ソース接地（Ｃｏｍｍｏｎ−Ｓｏｕｒｃｅ）のカスコード電圧帰還増幅器（Ｃａｓｃｏｄｅ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｖｏｌｔａｇｅ ｆｅｅｄｂａｃｋ）を適用した場合の構成例を示した図である。 図７は、図１に示した広帯域増幅器をＬＮＡに適用した無線通信装置の構成を示した図である。 図８は、増幅素子と１次のバンドパス・フィルタ（ＢＰＦ）の組み合わせで構成される広帯域増幅器の構成（従来例）を示した図である。 図９は、図８に示した広帯域増幅器の極零配置をｓ−ｐｌａｎｅ上で示した図である。 図１０は、図８に示した広帯域増幅器の伝達特性例を示した図である。 図１１は、図８に示した広帯域増幅器の群遅延特性例を示した図である。 図１２は、増幅素子と２次のバンドパス・フィルタ（ＢＰＦ）の組み合わせで構成される広帯域増幅器の構成（従来例）を示した図である。 図１３は、図１２に示した広帯域増幅器の極零配置をｓ−ｐｌａｎｅ上で示した図である。 図１４は、図１２に示した広帯域増幅器の伝達特性例を示した図である。 図１５は、図１２に示した広帯域増幅器の群遅延特性例を示した図である。

符号の説明

１０…無線通信装置
１１…アンテナ
１２…バンドパス・フィルタ（ＢＰＦ）
１３…送受信切替器
１４…低雑音アンプ（ＬＮＡ）
１５…ダウンコンバータ
１６…自動利得制御器（ＡＧＣ）
１７…アナログ−デジタル変換器（ＡＤＣ）
１８，２１…信号処理回路（ＤＳＰ）
２２…デジタル−アナログ変換器（ＤＡＣ）
２３…アップコンバータ
２４…電力増幅器（ＰＡ）
１０１…入力端子
１０２…増幅素子
１０３…並列コイルＬｐ
１０４…並列キャパシタＣｐ
１０５…抵抗ＲＬ
１０６…直列キャパシタＣｓ
１０７…直列コイルＬｓ
１０８…出力端子
２０１，３０１…ＭＯＳ−ＦＥＴ
２０２，４０２…抵抗
２０３，３０３…バイアス端子
２０４，３０２，４０１…キャパシタ

Claims (8)

1. 増幅素子と、
   前記増幅素子の負荷として並列に装荷されたＬ−Ｃ並列共振回路及びＬ−Ｃ−Ｒ直列共振回路と、
   を備えることを特徴とする増幅器。
2. 増幅素子と、
   前記増幅素子の負荷として装荷された、ｓ−ｐｌａｎｅ上で複数の極点及び該極点間に零点が配置されたバンドパス・フィルタと、
   を備えることを特徴とする増幅器。
3. 前記バンドパス・フィルタは、前記増幅器の出力端子に対し直列的に装荷されたキャパシタを持たない、
   ことを特徴とする請求項２に記載の増幅器。
4. 前記増幅素子の出力端子と前記増幅器の出力端子の間にインダクタンス及びキャパシタが直列的に装荷されていない、
   ことを特徴とする請求項２に記載の増幅器。
5. ゲート接地回路及びカスコード回路と組み合わせる、
   ことを特徴とする請求項１又は２のいずれかに記載の増幅器。
6. ソース接地回路及びカスコード回路及び電圧帰還回路と組み合わせる、
   ことを特徴とする請求項１又は２のいずれかに記載の増幅器。
7. アンテナと、バンドパス・フィルタと、受信信号を電圧増幅する低雑音アンプと、電圧増幅された受信信号を周波数変換によりダウンコンバートするダウンコンバータと、自動利得制御器と、アナログ−デジタル変換器と、受信データのデジタル信号処理を行なう信号処理回路を備え、
   前記低雑音アンプは請求項１又は２のいずれかに記載の増幅器により構成される、
   ことを特徴とする無線通信装置。
8. アンテナと、バンドパス・フィルタと、受信信号を電圧増幅する低雑音アンプと、電圧増幅された受信信号を周波数変換によりダウンコンバートするダウンコンバータと、自動利得制御器と、アナログ−デジタル変換器と、送信データをアナログ信号に変換するデジタル−アナログ変換器と、アナログ送信信号を周波数変換してアップコンバートするアップコンバータと、アップコンバートされた送信信号の電力を増幅するパワーアンプと、送受信データのデジタル信号処理を行なう信号処理回路を備え、
   前記低雑音アンプは請求項１又は２のいずれかに記載の増幅器により構成される、
   ことを特徴とする無線通信装置。
   

Images