WO2007099622A1 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
WO2007099622A1
WO2007099622A1 PCT/JP2006/303867 JP2006303867W WO2007099622A1 WO 2007099622 A1 WO2007099622 A1 WO 2007099622A1 JP 2006303867 W JP2006303867 W JP 2006303867W WO 2007099622 A1 WO2007099622 A1 WO 2007099622A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
inductor
amplifier circuit
variable
gate
Prior art date
Application number
PCT/JP2006/303867
Other languages
English (en)
French (fr)
Inventor
Hideki Kanou
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2006/303867 priority Critical patent/WO2007099622A1/ja
Priority to JP2008502609A priority patent/JPWO2007099622A1/ja
Publication of WO2007099622A1 publication Critical patent/WO2007099622A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET

Definitions

  • the present invention relates to an amplifier circuit.
  • FIG. 8 is a circuit diagram showing a configuration example of a wideband low noise amplifier circuit.
  • the filter 811 includes an inductor 801, a capacitor 802, an inductor 803, a capacitor 804, and a bias terminal B11.
  • the input terminal IN is connected to the gate of the transistor 809 via the filter 811 and the inductor 805.
  • a capacitor 806 is connected between the gate and source of the transistor 809.
  • the inductor 810 is connected between the source of the transistor 809 and the ground GND.
  • the transistor 808 has a gate connected to the bias terminal B12, a source connected to the drain of the transistor 809, and a drain connected to the output terminal OUT.
  • a load 807 is connected between the output terminal OUT and the power supply voltage VDD.
  • the real part of the impedance when viewed from the terminal 812 to the right is 50 ⁇
  • the inductor and capacitance on the left side of the terminal 812 are designed so that the imaginary part of the impedance when viewed from the input terminal IN is close to 0 and becomes a value.
  • the circuit on the left side of the terminal 812 is a filter 811 that passes all signals in a wide band, and a wide band signal is input to the low noise amplifier circuit. The problem with this low-noise amplifier circuit is that the total power of the input signal is large and interference waves are also input.
  • This wideband low-noise amplifier circuit is used for applications in which channels are distributed over a wide band and a requested channel is received from among the channels.
  • the low-noise amplifier circuit receives all the bands in which the channels are distributed, selects the frequency with the subsequent mixer and filter, and receives the signal of the desired channel.
  • this method has a problem that the output signal is easily distorted and the interference wave resistance is low because a wideband signal is input to the low noise amplifier circuit.
  • Patent Document 1 discloses, for example, an inductor and a capacitor as a load of a transistor.
  • a high-frequency amplifier circuit that uses a resonant circuit that can be squeezed and has a configuration in which a plurality of capacitors are switched by a switch and changes the resonant frequency in accordance with the frequency hopping of the input signal.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-33596
  • An object of the present invention is to provide an amplifier circuit having a frequency selection function for use in selecting and amplifying a signal having a target frequency from among channels distributed over a wide band. is there.
  • the amplifier circuit of the present invention is connected in series to the first transistor, which is connected to the input terminal and whose gate is AC-grounded, and to the first transistor, and the gate is AC-connected.
  • An amplifier circuit includes a first transistor connected to an input terminal and having a gate grounded in an AC manner, and a first transistor including an inductor and a capacitor connected in parallel to the input terminal. It has a resonance circuit, and the inductor and Z or capacitance of the first resonance circuit are variable.
  • FIG. 1 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to a second embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to a third embodiment of the present invention.
  • FIG. 4 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to a fourth embodiment of the present invention.
  • FIG. 5 is a circuit diagram showing a configuration example of a variable capacitor according to a fifth embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a configuration example of a variable capacitor according to a sixth embodiment of the present invention.
  • FIG. 7 is a circuit diagram showing a configuration example of a variable inductor according to a seventh embodiment of the present invention.
  • FIG. 8 is a circuit diagram showing a configuration example of a low noise amplifier circuit.
  • FIG. 1 is a circuit diagram showing a configuration example of a low-noise amplifier circuit according to the first embodiment of the present invention.
  • This low-noise amplifier circuit is a high-frequency low-noise amplifier circuit used in the front end of a wireless receiver, and is particularly suitable for applications in which channels are distributed over a wide band and any channel is received from them.
  • This is a low noise amplifier circuit.
  • a MOS (metal oxide semiconductor) field effect transistor is simply referred to as a transistor.
  • the n-channel transistors Trl and Tr2 are transistors whose gates are grounded in an alternating current (AC) manner, and are connected in series.
  • the input terminal IN is connected to the source of the transistor Trl.
  • the inductor L1 is connected between the source of the transistor Trl and the ground (reference potential) GND.
  • the impedance of the inductor L1 increases, and the input impedance viewed from the input terminal IN is set to lZg m (for example, 50 ⁇ ) of the transistor Trl, and impedance matching can be performed.
  • the impedance of the inductor L1 decreases and the input terminal IN is grounded.
  • the noise terminal B1 is connected to the gate of the transistor Trl via the resistor R1, and a bias voltage is applied thereto.
  • the capacitor C1 is connected between the gate of the transistor Trl and the ground GND, and the gate of the transistor Trl is AC-grounded. When the frequency of the input signal increases, the impedance of the capacitor C1 decreases, and the gate of the transistor Trl is grounded for amplification.
  • the source of the transistor Tr2 is connected to the drain of the transistor Trl.
  • the bias terminal B2 is connected to the gate of the transistor Tr2 through the resistor R2 and the variable inductor L2, A bias voltage higher than the bias voltage of the bias terminal Bl is applied.
  • the variable inductor L2 and the variable capacitor C2 constitute a series resonance circuit 101, and are connected in series between the gate of the transistor Tr2 and the ground GND.
  • the resonant frequency fO of the resonant circuit 101 is ⁇ ⁇ 2 ⁇ X (L2 X C2) ⁇ .
  • the resonance frequency fo can be changed by controlling the variable capacitors C2 and Z or the variable inductor L2.
  • the output terminal OUT is connected to the drain of the transistor Tr2.
  • the load 102 is connected between the output terminal OUT and the power supply voltage VDD.
  • the low-noise amplifier circuit amplifies only the signal in the band of the resonance frequency fo of the resonance circuit 101 among the signals input from the input terminal IN, and outputs the amplified signal from the output terminal OUT.
  • the amplifier circuit of the present embodiment is an amplifier circuit in which the common-gate transistors Trl and Tr2 are connected in series.
  • the input impedance seen from the input terminal IN can be designed to lZgm of the transistor Trl.
  • Transistor Tr2 increases the output resistance seen from the output terminal OUT, increasing the gain of the entire amplifier circuit.
  • the inductor Ll, the resistor R1, and the resistor R2 are elements for biasing the transistors Trl and Tr2, and the capacitor C1 is an element for grounding the gate of the transistor Trl in an AC manner.
  • the LC series resonance circuit 101 is connected to the gate of the transistor Tr2, resonates at a frequency to be amplified using the variable inductor L2 and the variable capacitor C2, and the gate of the transistor Tr2 is AC-grounded. Since the transistor Tr2 operates as a grounded-gate amplifier only at this resonance frequency fo, the entire low-noise amplifier circuit amplifies the signal in the resonance frequency band.
  • the transistor Tr2 Since the gate of the transistor Tr2 is AC-grounded at the resonance frequency fo, the transistor Tr2 amplifies a signal as a grounded gate amplifier only at the resonance frequency fo. Therefore, frequency selectivity can be realized.
  • the value of the variable capacitors C2 and Z or the variable inductor L2 and controlling the resonance frequency fo only the signal in the desired frequency band can be selected and amplified and output from the output terminal OUT. As a result, distortion due to saturation of the output signal can be prevented, and interference waves having frequencies other than the desired frequency band can be removed.
  • FIG. 2 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the second embodiment of the present invention. is there.
  • the inductor L1 is deleted and a resonance circuit 201 is added to the first embodiment (FIG. 1).
  • the present embodiment is the same as the first embodiment.
  • the resonance circuit 201 is a parallel connection circuit of a variable inductor L11 and a variable capacitor C12.
  • the variable inductor L11 and the variable capacitor C12 are connected in parallel between the input terminal IN and the ground GND.
  • the resonant frequency of the parallel resonant circuit 201 is determined according to the inductance of the variable inductor L11 and the capacitance of the variable capacitor C12.
  • the impedance of the parallel resonant circuit 201 becomes high, and the impedance matching can be performed by setting the input impedance of the input terminal IN force to 1 / gm of the transistor Tr.
  • the impedance of the resonance frequency circuit 201 becomes low, and the input signal at the input terminal IN is attenuated.
  • the transistor Trl can select only the signal in the resonance frequency band from the input signal of the input terminal IN and transmit it to the transistor Tr2.
  • the present embodiment is an amplifier circuit in which the LC parallel resonant circuit 201 is added to the input unit of the first embodiment (FIG. 1).
  • the variable inductor L11 of the parallel resonant circuit 201 also has a role of biasing to a Dutch potential.
  • This resonant circuit 201 performs frequency selection of an input signal as a band pass filter together with the resonant circuit 101 connected to the gate of the transistor Tr2.
  • the attenuation characteristic of the band-pass filter can be sharpened, and the frequency selection capability can be enhanced.
  • the pass band of the bandpass filter can be expanded.
  • FIG. 3 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the third embodiment of the present invention. This embodiment is obtained by removing the load 102, transistor Tr2, resonance circuit 101, resistor R2, and bias terminal B2 from the second embodiment (FIG. 2), and adding a resonance circuit 301. In other respects, the present embodiment is the same as the second embodiment.
  • the resonant circuit 301 has a parallel connection circuit of a variable inductor L22 and a variable capacitor C23. Variable inductor L22 and variable capacitor C23 are connected between output terminal OUT and power supply voltage VDD Connected in parallel.
  • the resonance frequency is determined according to the values of the variable inductor L22 and the variable capacitor C23.
  • the impedance of the resonance circuit 301 is increased, and the gain of the transistor Trl is increased.
  • the impedance of the resonance circuit 301 becomes low, and the output signal of the output terminal OUT is attenuated. As a result, only the signal in the resonance frequency band of the input signal at the input terminal IN is amplified and output from the output terminal OUT.
  • the input terminal IN is connected to the source of the transistor Trl, the resonance circuit 301 and the output terminal OUT are connected to the drain, and a sufficiently large capacitor C1 is connected to the gate.
  • This is a gate-grounded amplifier in which the gate of the transistor Trl is AC-grounded.
  • a parallel resonance circuit 201 composed of a variable inductor L11 and a variable capacitor C12 is connected to the input terminal IN. Since the values of the inductors L11 and Z or the capacitance C12 are variable, the function of a tunable bandpass filter that can change the resonance frequency of the resonance circuit 201 can be realized.
  • a parallel resonant circuit 301 composed of a variable inductor L22 and a variable capacitor C23 is used as a load. Since the two resonance circuits 201 and 301 function as two tunable bandpass filters, the attenuation characteristics of the bandpass filter can be made steep and the frequency selection capability can be increased. Further, by shifting the resonance frequency of the two resonance circuits 201 and 301, an effect of widening the signal pass band can be obtained.
  • the inductor L11 of the resonance circuit 201 connected to the source of the transistor Trl can bias the ground potential to the source of the transistor Trl.
  • the inductor L22 of the resonance circuit 301 connected to the drain of the transistor Trl is a load of the amplifier circuit and supplies a bias to the drain of the transistor Trl.
  • FIG. 4 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the fourth embodiment of the present invention.
  • an n-channel transistor Tr32 is added to the third embodiment (FIG. 3).
  • the present embodiment is the same as the third embodiment.
  • the n-channel transistor Tr32 has a gate connected to the power supply voltage VDD, a source connected to the drain of the transistor Trl, and a drain connected to the output terminal OUT. n channels The gate of the transistor Tr32 is grounded in a direct current and alternating current manner. Note that the gate of the transistor Tr32 may be connected to the ground GND via a capacitor and connected to the noise terminal via a resistor in the same manner as the gate of the transistor Trl. In that case, it is necessary to apply a voltage higher than the bias terminal B1 of the transistor Trl to the bias terminal of the transistor Tr32. As described above, the gate of the transistor Tr32 only needs to be grounded in an alternating manner.
  • the present embodiment is an amplifier circuit in which a gate ground transistor Tr32 is added between the transistor Trl and the output terminal OUT of the third embodiment (FIG. 3). By adding the transistor Tr32, the output resistance seen from the output terminal OUT increases and the gain of the amplifier circuit improves.
  • FIG. 5 is a circuit diagram showing a configuration example of a variable capacitor according to the fifth embodiment of the present invention.
  • the variable capacitor of the present embodiment corresponds to the variable capacitor in the amplifier circuit according to the first to fourth embodiments.
  • the variable capacitor is configured between terminals A1 and A2.
  • the fixed capacitor 501 and the n-channel transistor 511 are connected in series, and the fixed capacitor 502 and the n-channel transistor 512 are connected in series. Similarly, the fixed capacitor 50 ⁇ and the n-channel transistor 5In are connected in series. These series connections are connected in parallel between terminals A1 and A2.
  • the switching transistors 511 to 51n are turned on by setting the gate voltages of the switching transistors 51l to 51n to the noise level. On the other hand, if the gate voltages of the switching transistors 51l to 51n are set to low level, the switching transistors 511 to 51n are turned off. As the number of switching transistors 511 to 5 In to be turned on increases, the value of the variable capacitance between the terminals A1 and A2 increases. The value of the variable capacitor can be changed according to the number of switching transistors 51 l to 51n to be turned on.
  • the fixed capacitors 501 to 50n are configured by, for example, a three-layer structure of metal-insulator-metal (MIM).
  • MIM metal-insulator-metal
  • This variable capacitor is a circuit in which a plurality of circuits in which fixed capacitors 501 to 50n and transistors 511 to 51n are connected in series are connected in parallel.
  • the gate voltage of the transistors 511 to 51n is set to the high level, the capacitance between the terminals A1 and A2 is increased. Change the capacitance.
  • the resonance circuits of the first to fourth embodiments preferably have a fixed inductor and a variable capacitor.
  • FIG. 6 is a circuit diagram showing a configuration example of a variable capacitor according to the sixth embodiment of the present invention.
  • the variable capacitor of the present embodiment corresponds to the variable capacitor in the amplifier circuit according to the first to fourth embodiments.
  • the variable capacitor is configured between terminal A3 and ground GND.
  • the power sword of Noractor diode 601 is connected to terminal A3.
  • the capacitor 602 is connected between the anode of the varactor diode 601 and the ground GND.
  • the resistor 603 is connected between the anode of the varactor diode 601 and the bias terminal B3.
  • a bias voltage is applied to the bias terminal B3.
  • the capacitance of the varactor diode 601 changes according to the bias voltage applied to the bias terminal B3. In other words, the capacitance between the terminal A3 and the ground GND can be changed by controlling the noise voltage.
  • the resonance circuits of the first to fourth embodiments preferably have a fixed inductor and a variable capacitor.
  • FIG. 7 is a circuit diagram showing a configuration example of a variable inductor according to the seventh embodiment of the present invention.
  • the variable inductor of this embodiment corresponds to the variable inductor in the amplifier circuit according to the first to fourth embodiments.
  • the variable inductor is configured between terminals A4 and A5.
  • the plurality of fixed inductors 701, 702,..., 70 ⁇ are connected in series between the terminal ⁇ 4 and the drain of the ⁇ channel transistor 71 ⁇ .
  • the sources of the plurality of ⁇ channel transistors 711, 712,..., 71 ⁇ are connected to the terminal ⁇ 5.
  • the drain of transistor 711 is connected to the interconnection point of fixed inductors 701 and 702.
  • the drain of transistor 712 is connected to the interconnection point of fixed inductor 702 and the adjacent fixed inductor. If only the switching transistor 711 is turned on, only one fixed inductor 701 is connected between the terminals ⁇ 4 and ⁇ 5, and the inductance is reduced.
  • n fixed inductors 701 to 70n are connected between the terminals A4 and A5, and the inductance is increased. In this way, the inductance between the terminals A4 and A5 can be changed by controlling the ON Z-off of the switching transistors 71l to 71n.
  • a plurality of fixed inductors 701 to 70n are connected in series, and transistors 71l to 71n are connected to the respective connection points, so that one transistor is connected. Select to make the inductance between terminals A4 and A5 variable.
  • the eighth embodiment of the present invention describes a method for setting the resonance frequency of the LC resonance circuit of the first to fourth embodiments.
  • the setting of the resonant frequency of the LC resonant circuit can be calculated by inductance and capacitance.
  • parasitic elements such as parasitic capacitance are actually connected
  • LC resonance can be achieved by extracting the parasitic elements from the layout pattern and simulating them, or by determining the parasitic element values based on the measured data. Find the relationship between the circuit's inductor and capacitance values and the resonant frequency. Using this result, the resonance frequency is adjusted to the target signal frequency.
  • the method of adjusting the resonance frequency of two LC resonance circuits is to adjust the difference between the values of the parasitic elements in the two resonance circuits by calculating the relationship between the resonance frequency and the inductor and capacitance values of each resonance circuit.
  • the two resonant frequencies can be matched by canceling with a fixed capacitance of.
  • the tunable bandpass filter is provided in the RF signal path in the receiving system, and the frequency selection is performed by limiting the frequency of the RF signal. It can be carried out.
  • a broadband low-noise amplifier circuit that handles RF signals is required.
  • any channel distributed in a wide band can be selected and amplified.
  • the tunable bandpass filter limits the total power of the received signal and removes the interference wave, thus reducing the degradation of the desired signal and improving the reception performance.
  • a signal in an arbitrary frequency band distributed over a wide frequency band can be selected and amplified.
  • a signal in an arbitrary frequency band distributed over a wide frequency band can be selected and amplified.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

　入力端子に接続され、ゲートが交流的に接地された第１のトランジスタ（Ｔｒ１）と、第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタ（Ｔｒ２）と、第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第１の共振回路（１０１）とを有し、第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路が提供される。

Description

明 細 書
増幅回路
技術分野
[0001] 本発明は、増幅回路に関する。
背景技術
[0002] 図 8は、広帯域低雑音増幅回路の構成例を示す回路図である。フィルタ 811は、ィ ンダクタ 801、容量 802、インダクタ 803、容量 804及びバイアス端子 B 11を有する。 入力端子 INは、フィルタ 811及びインダクタ 805を介してトランジスタ 809のゲートに 接続される。容量 806は、トランジスタ 809のゲート及びソース間に接続される。イン ダクタ 810は、トランジスタ 809のソース及びグランド GND間に接続される。トランジス タ 808は、ゲートがバイアス端子 B12に接続され、ソースがトランジスタ 809のドレイン に接続され、ドレインが出力端子 OUTに接続される。負荷 807は、出力端子 OUT及 び電源電圧 VDD間に接続される。
[0003] ソース接地トランジスタ 809のソースとゲートに接続したインダクタ 810, 805と、ソー スとゲート間に接続した容量 806で、端子 812より右側を見たときのインピーダンスの 実部が 50 Ωになるように設計して、更に端子 812の左側のインダクタと容量で、入力 端子 INから見たときのインピーダンスの虚部が 0に近 、値になるように設計される。端 子 812より左側の回路は広い帯域の信号全てを通過させるフィルタ 811となっており 、広帯域の信号が低雑音増幅回路に入力される。この低雑音増幅回路には、入力 信号のトータルパワーが大きいことと、妨害波も入力されることが問題となる。
[0004] この広帯域低雑音増幅回路は、広 、帯域にチャネルが分布して 、て、その中から 要求のあったチャネルを受信する用途で用いられる。低雑音増幅回路は、チャネル が分布する全ての帯域を受信して、後段のミキサとフィルタで周波数選択を行って、 希望チャネルの信号を受信する。ただしこの方法では、低雑音増幅回路に広帯域の 信号が入力されるため、出力信号が歪み易ぐ妨害波耐性が低いといった問題があ る。
[0005] また、下記の特許文献 1には、トランジスタの負荷として例えばインダクタとコンデン サカもなる共振回路を使用して、コンデンサは複数のコンデンサをスィッチで切り換 える構成を持ち、共振周波数を入力信号の周波数ホッピングに合わせて変化させる 高周波増幅回路が記載されて!、る。
[0006] 特許文献 1 :特開 2005— 33596号公報
発明の開示
[0007] 本発明の目的は、広い帯域にチャネルが分布していて、その中から目的の周波数 の信号を選択及び増幅する用途のために、周波数選択機能を備えた増幅回路を提 供することである。
[0008] 本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第 1のト ランジスタと、前記第 1のトランジスタに対して直列に接続され、ゲートが交流的に接 地された第 2のトランジスタと、前記第 2のトランジスタのゲートに対して直列に接続さ れるインダクタ及び容量を含む第 1の共振回路とを有し、前記第 1の共振回路のイン ダクタ及び Z又は容量は可変であることを特徴とする。
[0009] 本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第 1のト ランジスタと、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第 1の共振回路を有し、前記第 1の共振回路のインダクタ及び Z又は容量は可変であ ることを特徴とする。
図面の簡単な説明
[0010] [図 1]図 1は、本発明の第 1の実施形態による低雑音増幅回路の構成例を示す回路 図である。
[図 2]図 2は、本発明の第 2の実施形態による低雑音増幅回路の構成例を示す回路 図である。
[図 3]図 3は、本発明の第 3の実施形態による低雑音増幅回路の構成例を示す回路 図である。
[図 4]図 4は、本発明の第 4の実施形態による低雑音増幅回路の構成例を示す回路 図である。
[図 5]図 5は、本発明の第 5の実施形態による可変容量の構成例を示す回路図である [図 6]図 6は、本発明の第 6の実施形態による可変容量の構成例を示す回路図である
[図 7]図 7は、本発明の第 7の実施形態による可変インダクタの構成例を示す回路図 である。
[図 8]図 8は、低雑音増幅回路の構成例を示す回路図である。
発明を実施するための最良の形態
[0011] (第 1の実施形態）
図 1は、本発明の第 1の実施形態による低雑音増幅回路の構成例を示す回路図で ある。この低雑音増幅回路は、無線受信機のフロントエンドで用いられる高周波低雑 音増幅回路であり、特に広い帯域にチャネルが分布していて、その中から任意のチ ャネルを受信する用途に適した低雑音増幅回路である。他の実施形態の低雑音増 幅回路も同様である。以下、 MOS (金属酸ィ匕物半導体)電界効果トランジスタを単に トランジスタという。
[0012] nチャネルトランジスタ Trl及び Tr2は、ゲートが交流 (AC)的に接地されたトランジ スタであり、直列に接続される。入力端子 INは、トランジスタ Trlのソースに接続され る。インダクタ L1は、トランジスタ Trlのソース及びグランド (基準電位) GND間に接 続される。入力端子 INの入力信号の周波数が高くなると、インダクタ L1のインピーダ ンスが大きくなり、入力端子 INから見た入力インピーダンスはトランジスタ Trlの lZg m (例えば 50 Ω )にし、インピーダンス整合を行うことができる。入力端子 INの入力信 号の周波数が低くなると、インダクタ L1のインピーダンスが小さくなり、入力端子 INは 接地される。
[0013] ノィァス端子 B1は、抵抗 R1を介してトランジスタ Trlのゲートに接続され、バイアス 電圧が印加される。容量 C1はトランジスタ Trlのゲート及びグランド GND間に接続さ れ、トランジスタ Trlのゲートが交流的に接地される。入力信号の周波数が高くなると 、容量 C1のインピーダンスが小さくなり、トランジスタ Trlはゲートが接地され、増幅を 行う。
[0014] トランジスタ Tr2のソースは、トランジスタ Trlのドレインに接続される。バイアス端子 B2は、抵抗 R2及び可変インダクタ L2を介してトランジスタ Tr2のゲートに接続され、 バイアス端子 Blのバイアス電圧より高 、バイアス電圧が印加される。可変インダクタ L 2及び可変容量 C2は、直列共振回路 101を構成し、トランジスタ Tr2のゲート及びグ ランド GND間に直列に接続される。共振回路 101の共振周波数 fOは、 ΐΖ{2 π X (L2 X C2) }である。入力信号の周波数が共振周波数 foであるときに、トランジスタ Tr2はゲートが接地され、増幅を行う。可変容量 C2及び Z又は可変インダクタ L2を 制御することにより、共振周波数 foを変化させることができる。
[0015] 出力端子 OUTは、トランジスタ Tr2のドレインに接続される。負荷 102は、出力端子 OUT及び電源電圧 VDD間に接続される。低雑音増幅回路は、入力端子 INから入 力された信号のうち、共振回路 101の共振周波数 foの帯域の信号のみを増幅し、出 力端子 OUTから出力する。
[0016] 以上のように、本実施形態の増幅回路は、ゲート接地トランジスタ Trl及び Tr2を直 列接続した増幅回路である。入力端子 INから見た入力インピーダンスをトランジスタ Trlの lZgmに設計することができる。トランジスタ Tr2が出力端子 OUTから見た出 力抵抗を上げるため、増幅回路全体のゲインを増加させる。インダクタ Ll、抵抗 R1 及び抵抗 R2は、トランジスタ Trl及び Tr2をバイアスするための素子であり、容量 C1 はトランジスタ Trlのゲートを交流的に接地するための素子である。トランジスタ Tr2 のゲートに LC直列共振回路 101を接続し、可変インダクタ L2及び可変容量 C2を用 いて増幅したい周波数で共振させ、トランジスタ Tr2のゲートを交流的に接地する。こ の共振周波数 foでのみトランジスタ Tr2はゲート接地アンプとして動作するため、低 雑音増幅回路全体では共振周波数帯の信号を増幅する。
[0017] 共振周波数 foにおいてトランジスタ Tr2のゲートが交流的に接地されるため、共振 周波数 foでのみトランジスタ Tr2がゲート接地アンプとして信号を増幅する。このため 周波数選択性を実現できる。可変容量 C2及び Z又は可変インダクタ L2の値を変化 させ、共振周波数 foを制御することにより、所望の周波数帯の信号のみを選択して増 幅し、出力端子 OUTから出力させることができる。これにより、出力信号の飽和による 歪みを防止し、所望の周波数帯以外の周波数の妨害波を除去することができる。
[0018] (第 2の実施形態）
図 2は、本発明の第 2の実施形態による低雑音増幅回路の構成例を示す回路図で ある。本実施形態は、第 1の実施形態（図 1)に対して、インダクタ L1を削除し、共振 回路 201を追加したものである。その他の点については、本実施形態は第 1の実施 形態と同じである。
[0019] 共振回路 201は、可変インダクタ L11及び可変容量 C 12の並列接続回路である。
可変インダクタ L11及び可変容量 C 12は、入力端子 IN及びグランド GND間に並列 に接続される。並列共振回路 201は、可変インダクタ L11のインダクタンス及び可変 容量 C12のキャパシタンスに応じて、共振周波数が決まる。共振周波数帯では、並 列共振回路 201のインピーダンスが高くなり、入力端子 IN力も見た入力インピーダン スをトランジスタ Trの 1/gmにし、インピーダンス整合を行うことができる。これに対し 、共振周波数以外の周波数帯では、共振周波数回路 201のインピーダンスが低くな り、入力端子 INの入力信号が減衰してしまう。その結果、トランジスタ Trlは、入力端 子 INの入力信号のうち共振周波数帯の信号のみを選択してトランジスタ Tr2に伝達 することができる。
[0020] 以上のように、本実施形態は、第 1の実施形態（図 1)の入力部に LC並列共振回路 201を追加した増幅回路である。この並列共振回路 201の可変インダクタ L11はダラ ンド電位にバイアスする役割もある。この共振回路 201は、トランジスタ Tr2のゲート に接続された共振回路 101と共にバンドパスフィルタとして入力信号の周波数選択を 行う。 2個の共振回路 101及び 201を備えることで、バンドバスフィルタの減衰特性を 急峻にでき、周波数選択能力を高めることができる。また、 2個の共振回路 101及び 201の共振周波数をずらすことにより、バンドパスフィルタの通過帯域を広げることが 可能となる。
[0021] (第 3の実施形態）
図 3は、本発明の第 3の実施形態による低雑音増幅回路の構成例を示す回路図で ある。本実施形態は、第 2の実施形態（図 2)に対して、負荷 102、トランジスタ Tr2、 共振回路 101、抵抗 R2及びバイアス端子 B2を削除し、共振回路 301を追加したも のである。その他の点については、本実施形態は第 2の実施形態と同じである。
[0022] 共振回路 301は、可変インダクタ L22及び可変容量 C23の並列接続回路を有する 。可変インダクタ L22及び可変容量 C23は、出力端子 OUT及び電源電圧 VDD間 に並列に接続される。 LC並列共振回路 301は、可変インダクタ L22及び可変容量 C 23の値に応じて共振周波数が決まる。共振周波数帯では、共振回路 301のインピー ダンスが高くなり、トランジスタ Trlのゲインが高くなる。これに対して、共振周波数帯 以外の周波数帯では、共振回路 301のインピーダンスが低くなり、出力端子 OUTの 出力信号が減衰する。この結果、入力端子 INの入力信号のうちの共振周波数帯の 信号のみが増幅され、出力端子 OUTから出力される。
[0023] 以上のように、本実施形態は、トランジスタ Trlのソースに入力端子 INを接続し、ド レインに共振回路 301及び出力端子 OUTを接続し、ゲートに十分大きな容量 C1を 接続して、トランジスタ Trlのゲートを交流的に接地したゲート接地アンプである。入 力端子 INに、可変インダクタ L11と可変容量 C12で構成した並列共振回路 201を接 続する。インダクタ L11及び Z又は容量 C12の値が可変であるので、共振回路 201 の共振周波数を可変できるチューナブルバンドパスフィルタの機能を実現することが できる。さらに、負荷として、可変インダクタ L22と可変容量 C23で構成した並列共振 回路 301を用いる。 2個の共振回路 201及び 301は、 2個のチューナブルバンドパス フィルタとして機能するため、バンドパスフィルタの減衰特性を急峻にし、周波数選択 能力を高くすることができる。また、 2個の共振回路 201及び 301の共振周波数をず らすことにより、信号の通過帯域を広げる効果が得られる。
[0024] トランジスタ Trlのソースに接続する共振回路 201のインダクタ L11により、トランジ スタ Trlのソースにグランド電位をバイアスすることができる。また、トランジスタ Trlの ドレインに接続する共振回路 301のインダクタ L22は、増幅回路の負荷であり、トラン ジスタ Trlのドレインにバイアスを給電する。
[0025] (第 4の実施形態）
図 4は、本発明の第 4の実施形態による低雑音増幅回路の構成例を示す回路図で ある。本実施形態は、第 3の実施形態（図 3)に対して、 nチャネルトランジスタ Tr32を 追加したものである。その他の点については、本実施形態は第 3の実施形態と同じで ある。
[0026] nチャネルトランジスタ Tr32は、ゲートが電源電圧 VDDに接続され、ソースがトラン ジスタ Trlのドレインに接続され、ドレインが出力端子 OUTに接続される。 nチャネル トランジスタ Tr32のゲートは、直流的及び交流的に接地されている。なお、トランジス タ Tr32のゲートは、トランジスタ Trlのゲートと同様に、容量を介してグランド GNDに 接続され、かつ抵抗を介してノィァス端子に接続されるようにしてもよい。その場合、 トランジスタ Tr32のバイアス端子には、トランジスタ Trlのバイアス端子 B1よりも高い 電圧を印加する必要がある。以上のように、トランジスタ Tr32のゲートは、交流的に 接地されていればよい。
[0027] 本実施形態は、第 3の実施形態（図 3)のトランジスタ Trlと出力端子 OUTの間にゲ ート接地トランジスタ Tr32を追加した増幅回路である。トランジスタ Tr32を追加する ことにより、出力端子 OUTから見た出力抵抗が上がり、増幅回路の利得が向上する
[0028] (第 5の実施形態）
図 5は、本発明の第 5の実施形態による可変容量の構成例を示す回路図である。 本実施形態の可変容量は、第 1〜第 4の実施形態による増幅回路内の可変容量に 対応する。可変容量は、端子 A1及び A2間に構成される。
[0029] 固定容量 501及び nチャネルトランジスタ 511は直列に接続され、固定容量 502及 び nチャネルトランジスタ 512は直列に接続される。同様に、固定容量 50η及び nチヤ ネルトランジスタ 5 Inは直列に接続される。これらの直列接続は、端子 A1及び A2間 に並列に接続される。スイッチングトランジスタ 51 l〜51nのゲート電圧をそれぞれノヽ ィレベルにすれば、スイッチングトランジスタ 511〜51nはオンする。これに対し、スィ ツチングトランジスタ 51 l〜51nのゲート電圧をそれぞれローレベルにすれば、スイツ チングトランジスタ 511〜51nはオフする。オンさせるスイッチングトランジスタ 511〜5 Inの数を多くするほど、端子 A1及び A2間の可変容量の値が大きくなる。オンさせる スイッチングトランジスタ 51 l〜51nの数に応じて、可変容量の値を変えることができ る。
[0030] 固定容量 501〜50nは、例えば金属—絶縁物—金属（MIM)の 3層構造で構成さ れる。この可変容量は、固定容量 501〜50nとトランジスタ 511〜51nを直列に接続 した回路を、複数個並列接続した回路である。トランジスタ 511〜51nのゲート電圧を ハイレベルにすると、端子 A1及び A2間のキャパシタンスが増加することを利用して、 キャパシタンスを可変する。なお、第 1〜第 4の実施形態の共振回路は、固定インダ クタ及び可変容量を有することが好ま ヽ。
[0031] (第 6の実施形態）
図 6は、本発明の第 6の実施形態による可変容量の構成例を示す回路図である。 本実施形態の可変容量は、第 1〜第 4の実施形態による増幅回路内の可変容量に 対応する。可変容量は、端子 A3及びグランド GND間に構成される。ノ ラクタダイォ ード 601の力ソードは、端子 A3に接続される。容量 602は、バラクタダイオード 601 のアノード及びグランド GND間に接続される。抵抗 603は、バラクタダイオード 601 のアノード及びバイアス端子 B3間に接続される。バイアス端子 B3には、ノ ィァス電 圧が印加される。バラクタダイオード 601は、バイアス端子 B3に印加するバイアス電 圧に応じて、キャパシタンスが変化する。すなわち、ノィァス電圧を制御することによ り、端子 A3及びグランド GND間のキャパシタンスを変化させることができる。なお、第 1〜第 4の実施形態の共振回路は、固定インダクタ及び可変容量を有することが好ま しい。
[0032] (第 7の実施形態）
図 7は、本発明の第 7の実施形態による可変インダクタの構成例を示す回路図であ る。本実施形態の可変インダクタは、第 1〜第 4の実施形態による増幅回路内の可変 インダクタに対応する。可変インダクタは、端子 A4及び A5間に構成される。
[0033] 複数の固定インダクタ 701、 702、 · · ·、 70ηは、端子 Α4及び ηチャネルトランジスタ 71ηのドレイン間に直列に接続される。複数の ηチャネルトランジスタ 711、 712、 · · · 、 71ηのソースは、端子 Α5に接続される。トランジスタ 711のドレインは、固定インダク タ 701及び 702の相互接続点に接続される。トランジスタ 712のドレインは、固定イン ダクタ 702及びその隣の固定インダクタの相互接続点に接続される。スイッチングトラ ンジスタ 711のみをオンさせれば、端子 Α4及び Α5間に 1個の固定インダクタ 701の みが接続され、インダクタンスが小さくなる。また、スイッチングトランジスタ 7 Inのみを オンさせれば、端子 A4及び A5間に n個の固定インダクタ 701〜70nが接続され、ィ ンダクタンスが大きくなる。このように、スイッチングトランジスタ 71 l〜71nのオン Zォ フを制御することにより、端子 A4及び A5間のインダクタンスを変化させることができる [0034] 以上のように、本実施形態によれば、複数の固定インダクタ 701〜70nを直列に接 続して、その各接続点にトランジスタ 71 l〜71nを接続して、 1個のトランジスタを選択 して端子 A4及び A5間のインダクタンスを可変にすることができる。
[0035] (第 8の実施形態）
本発明の第 8の実施形態は、第 1〜第 4の実施形態の LC共振回路の共振周波数 の設定方法を説明する。 LC共振回路の共振周波数の設定は、インダクタンスとキヤ パシタンスで計算できる。しかし、実際には寄生容量等の寄生素子が接続されるため 、レイアウトパターンから寄生素子を抽出してシミュレーションする力 もしくは実測デ ータに基いて寄生素子の値を求めるかの方法により、 LC共振回路のインダクタ及び 容量の値と共振周波数の関係を求める。この結果を利用して共振周波数を目的の信 号周波数に合わせる。 2つの LC共振回路の共振周波数を合わせる方法は、前記方 法でそれぞれの共振回路のインダクタ及び容量の値と共振周波数の関係を求め、 2 つの共振回路内の寄生素子の値の差を調整用の固定容量で打ち消すようにして、 2 つの共振周波数を合わせることができる。
[0036] 以上のように、第 1〜第 8の実施形態によれば、受信システムにおける RF信号経路 にチューナブルバンドパスフィルタを備えて、 RF信号の周波数制限を行うことで、周 波数選択を行うことができる。受信システムでは、 RF信号を扱う広帯域低雑音増幅 回路が必要である。入力インピーダンスの整合が容易なゲート接地アンプに 1個又は 2個の共振周波数可変の LC共振回路を接続することで、広い帯域の中の任意の周 波数帯を選択及び増幅することが容易に可能になる。
[0037] チューナブルバンドパスフィルタを備えた広帯域アンプを用いることにより、広い帯 域に分布する中の任意のチャネルを選択及び増幅できる。チューナブルバンドパス フィルタは受信信号のトータルパワーを制限し、妨害波を除去するため、希望信号の 劣化を低減し、受信性能を向上させることができる。
[0038] なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示し たものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはなら ないものである。すなわち、本発明はその技術思想、またはその主要な特徴力も逸脱 することなぐ様々な形で実施することができる。
産業上の利用可能性
共振回路を設けることにより、広い周波数帯域に分布する中の任意の周波数帯の 信号を選択及び増幅することができる。受信信号のトータルパワーを制限し、妨害波 を除去するため、所望の周波数帯の信号の劣化を低減し、受信性能を向上させるこ とがでさる。

Claims

請求の範囲
[1] 入力端子に接続され、ゲートが交流的に接地された第 1のトランジスタと、
前記第 1のトランジスタに対して直列に接続され、ゲートが交流的に接地された第 2 のトランジスタと、
前記第 2のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含 む第 1の共振回路とを有し、
前記第 1の共振回路のインダクタ及び Z又は容量は可変であることを特徴とする増 幅回路。
[2] さらに、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第 2の 共振回路を有し、
前記第 2の共振回路のインダクタ及び Z又は容量は可変であることを特徴とする請 求項 1記載の増幅回路。
[3] 前記第 1の共振回路の容量は、複数の固定容量及び複数のスイッチングトランジス タを有する可変容量であることを特徴とする請求項 1記載の増幅回路。
[4] 前記第 1の共振回路の容量は、ノ ラクタダイオードの可変容量であることを特徴と する請求項 1記載の増幅回路。
[5] 前記第 1の共振回路のインダクタは、複数の固定インダクタ及び複数のスイッチング トランジスタを有する可変インダクタであることを特徴とする請求項 1記載の増幅回路
[6] 前記第 1及び第 2のトランジスタは、 MOS電界効果トランジスタであることを特徴と する請求項 1記載の増幅回路。
[7] さらに、前記第 2のトランジスタのドレインに接続される出力端子と、
前記出力端子及び電源電圧間に接続される負荷とを有し、
前記入力端子は、前記第 1のトランジスタのソースに接続されることを特徴とする請 求項 1記載の増幅回路。
[8] さらに、前記入力端子及び基準電位間に接続されるインダクタを有することを特徴 とする請求項 7記載の増幅回路。
[9] 入力端子に接続され、ゲートが交流的に接地された第 1のトランジスタと、 前記入力端子に対して並列に接続されるインダクタ及び容量を含む第 1の共振回 路を有し、
前記第 1の共振回路のインダクタ及び Z又は容量は可変であることを特徴とする増 幅回路。
[10] さらに、前記第 1のトランジスタに接続される出力端子と、
前記出力端子に対して並列に接続されるインダクタ及び容量を含む第 2の共振回 路を有し、
前記第 2の共振回路のインダクタ及び Z又は容量は可変であることを特徴とする請 求項 9記載の増幅回路。
[11] 前記入力端子は前記第 1のトランジスタのソースに接続され、前記出力端子は前記 第 1のトランジスタのドレインに接続されることを特徴とする請求項 10記載の増幅回路
[12] さらに、前記出力端子及び前記第 1のトランジスタ間に接続され、ゲートが交流的に 接地された第 2のトランジスタを有することを特徴とする請求項 10記載の増幅回路。
[13] 前記第 1の共振回路の容量は、複数の固定容量及び複数のスイッチングトランジス タを有する可変容量であることを特徴とする請求項 9記載の増幅回路。
[14] 前記第 1の共振回路の容量は、ノ ラクタダイオードの可変容量であることを特徴と する請求項 9記載の増幅回路。
[15] 前記第 1の共振回路のインダクタは、複数の固定インダクタ及び複数のスイッチング トランジスタを有する可変インダクタであることを特徴とする請求項 9記載の増幅回路
[16] 前記第 1のトランジスタは、 MOS電界効果トランジスタであることを特徴とする請求 項 9記載の増幅回路。
[17] さらに、前記第 1のトランジスタのドレインに接続される出力端子を有し、
前記入力端子は、前記第 1のトランジスタのソースに接続されることを特徴とする請 求項 9記載の増幅回路。
PCT/JP2006/303867 2006-03-01 2006-03-01 増幅回路 WO2007099622A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2006/303867 WO2007099622A1 (ja) 2006-03-01 2006-03-01 増幅回路
JP2008502609A JPWO2007099622A1 (ja) 2006-03-01 2006-03-01 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303867 WO2007099622A1 (ja) 2006-03-01 2006-03-01 増幅回路

Publications (1)

Publication Number Publication Date
WO2007099622A1 true WO2007099622A1 (ja) 2007-09-07

Family

ID=38458746

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303867 WO2007099622A1 (ja) 2006-03-01 2006-03-01 増幅回路

Country Status (2)

Country Link
JP (1) JPWO2007099622A1 (ja)
WO (1) WO2007099622A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524728A (ja) * 2010-04-15 2013-06-17 マイクロン テクノロジー， インク． シグナリングシステム、前置増幅器、メモリデバイスおよび方法。
WO2015019523A1 (ja) * 2013-08-08 2015-02-12 パナソニック株式会社 並列共振回路
JP2015106906A (ja) * 2013-12-03 2015-06-08 日本電信電話株式会社 無線受信装置
JP2016500499A (ja) * 2012-12-17 2016-01-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 同調広帯域ドライバ増幅器
US9281790B2 (en) 2014-02-20 2016-03-08 Fujitsu Limited Amplifier circuit
US10003313B2 (en) 2016-04-15 2018-06-19 Fujitsu Limited Amplifier
WO2018230229A1 (ja) * 2017-06-16 2018-12-20 日本電信電話株式会社 増幅器
JP2021525482A (ja) * 2018-05-30 2021-09-24 スウィフトリンク テクノロジーズ インコーポレイテッド ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000513159A (ja) * 1996-06-21 2000-10-03 ユニヴァーシティ・オブ・ブリストル 低電力オーディオ装置
JP2005033596A (ja) * 2003-07-08 2005-02-03 Nec Corp 高周波増幅回路
JP2005175819A (ja) * 2003-12-10 2005-06-30 Sony Corp 増幅器並びに通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3326957C2 (de) * 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
DE3705932C1 (de) * 1987-02-25 1988-09-22 Telefunken Electronic Gmbh Verstaerker
JPH11234064A (ja) * 1998-02-13 1999-08-27 New Japan Radio Co Ltd 高周波増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000513159A (ja) * 1996-06-21 2000-10-03 ユニヴァーシティ・オブ・ブリストル 低電力オーディオ装置
JP2005033596A (ja) * 2003-07-08 2005-02-03 Nec Corp 高周波増幅回路
JP2005175819A (ja) * 2003-12-10 2005-06-30 Sony Corp 増幅器並びに通信装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524728A (ja) * 2010-04-15 2013-06-17 マイクロン テクノロジー， インク． シグナリングシステム、前置増幅器、メモリデバイスおよび方法。
JP2016500499A (ja) * 2012-12-17 2016-01-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 同調広帯域ドライバ増幅器
US9564858B2 (en) 2013-08-08 2017-02-07 Socionext Inc. Parallel resonant circuit
CN105379110A (zh) * 2013-08-08 2016-03-02 株式会社索思未来 并联谐振电路
WO2015019523A1 (ja) * 2013-08-08 2015-02-12 パナソニック株式会社 並列共振回路
JPWO2015019523A1 (ja) * 2013-08-08 2017-03-02 株式会社ソシオネクスト 並列共振回路
JP2015106906A (ja) * 2013-12-03 2015-06-08 日本電信電話株式会社 無線受信装置
US9281790B2 (en) 2014-02-20 2016-03-08 Fujitsu Limited Amplifier circuit
US10003313B2 (en) 2016-04-15 2018-06-19 Fujitsu Limited Amplifier
WO2018230229A1 (ja) * 2017-06-16 2018-12-20 日本電信電話株式会社 増幅器
JP2019004381A (ja) * 2017-06-16 2019-01-10 日本電信電話株式会社 増幅器
US10804857B2 (en) 2017-06-16 2020-10-13 Nippon Telegraph And Telephone Corporation Amplifier
JP2021525482A (ja) * 2018-05-30 2021-09-24 スウィフトリンク テクノロジーズ インコーポレイテッド ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）
JP7324233B2 (ja) 2018-05-30 2023-08-09 スウィフトリンク テクノロジーズ インコーポレイテッド ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）

Also Published As

Publication number Publication date
JPWO2007099622A1 (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
US7323939B2 (en) Low noise amplifier for wideband tunable matching
JP4998460B2 (ja) 低雑音増幅器
WO2007099622A1 (ja) 増幅回路
JP4121844B2 (ja) 利得可変型増幅器
US20090212861A1 (en) Low noise amplifier
US10700659B2 (en) Multiplexer, radio-frequency front end circuit, and communication terminal
US7940122B2 (en) Amplifier circuit and communication device
KR100789918B1 (ko) 광대역 저잡음 증폭기의 입력 매칭 회로
JP5375521B2 (ja) 高周波増幅器および無線通信装置
JP2014175675A (ja) 高周波増幅回路、無線通信装置、及び高周波増幅回路の制御方法
US20110128079A1 (en) Multi-band power amplifier with high-frequency transformer
US8279000B2 (en) Radio-frequency amplifier
CN116248056A (zh) 低噪声放大器及射频接收机
KR100963816B1 (ko) 공통 소스 구조를 이용한 협대역 다중 밴드 저잡음 증폭기
JP2015170892A (ja) 低雑音増幅回路
CN111654247A (zh) 一种采用电流复用和电压合路的宽带低噪声放大器
KR101204470B1 (ko) 무선통신 시스템에서 이중 대역을 지원하는 신호 변환 장치 및 수신 장치
JP2004364068A (ja) 周波数帯域可変増幅器
US20240072766A1 (en) System and method for coupled resonator filtering
JP2007235332A (ja) 段間フィルタとこれを用いた無線機
Balashov et al. Dual feedback low noise amplifier for ultra wideband application
Djugova et al. A 0.18 μm CMOS low power LNA for 6–8.5 GHz UWB receivers
US20110063050A1 (en) Semiconductor integrated circuit
KR101462158B1 (ko) 선형화 기법을 적용한 증폭 셀 및 이를 이용한 능동 인덕터
CN115865011A (zh) 低噪声放大器及射频接收机

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2008502609

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06714985

Country of ref document: EP

Kind code of ref document: A1