JP4121844B2 - 利得可変型増幅器 - Google Patents
利得可変型増幅器 Download PDFInfo
- Publication number
- JP4121844B2 JP4121844B2 JP2002361266A JP2002361266A JP4121844B2 JP 4121844 B2 JP4121844 B2 JP 4121844B2 JP 2002361266 A JP2002361266 A JP 2002361266A JP 2002361266 A JP2002361266 A JP 2002361266A JP 4121844 B2 JP4121844 B2 JP 4121844B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- fet
- terminal
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 59
- 230000005669 field effect Effects 0.000 claims description 50
- 230000003321 amplification Effects 0.000 claims description 42
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 42
- 230000000694 effects Effects 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、利得可変型の増幅器に係り、特に、各種の無線通信機器において高周波信号の増幅に用いられるものにあって、入出力特性の向上等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の増幅器としては、例えば、増幅動作を行う増幅用半導体素子の入力側において、その増幅用半導体素子への高周波入力ラインとグランドとの間に、外部からの制御電圧によって導通状態を可変できる信号減衰用半導体素子を直列に設け、増幅用半導体素子への入力信号の減衰を行えるようにして利得可変可能に構成されたものが公知・周知となっている（例えば、特許文献１参照。）。
増幅器の利得を変える方策としては、上述のようにいわゆる利得可変を行う回路を設けるだけでなく、例えば、十分な信号入力に対しては、増幅器の電源電圧を断として最小の利得とする方法もある。
【０００３】
【特許文献１】
特開２００１−２３７６５０号公報（第３−４頁、第１図）
【０００４】
【発明が解決しようとする課題】
ところで、上述したような増幅器の入力側には、前段の回路と増幅器とのインピーダンス整合を行う入力インピーダンス整合回路が、また、出力側には、後段の回路と増幅器とのインピーダンス整合を行う出力インピーダンス整合回路が、それぞれ設けられることが多い。
このようなインピーダンス整合回路は、通常、微弱な信号が入力される場合を想定し、利得可変を行わない状態、すなわち、換言すれば、増幅器の利得が最大時において最適化されるため、増幅器の入力端及び出力端のそれぞれにおける電圧定在波比は、良好な特性を得ることができる。例えば、図３（Ａ）には、先の特許文献１に開示された構成の増幅器において利得可変を行わない場合と利得可変を行う場合のそれぞれの入力端における電圧定在波比の測定例が、また、図３（Ｂ）には、先の特許文献１に開示された構成の増幅器において利得可変を行わない場合と利得可変を行う場合のそれぞれの出力端における電圧定在波比の測定例が、それぞれ示されており、利得可変を行わない場合における電圧定在波比は良好であることが確認できる。
【０００５】
その一方、利得可変時、すなわち、換言すれば、増幅器の利得を最小とする場合には、先の特許文献１に開示された構成の増幅器においては、信号減衰用半導体素子がオン状態（導通状態）となり増幅器の入力及び出力インピーダンスが、利得可変を行わない場合と大きく異なるため、入出力端にそれぞれインピーダンス整合回路が設けられていても、これらのインピーダンス整合回路は先に述べたように増幅器の利得が最大時に最適化されていることから、例えば、図３（Ａ）及び図３（Ｂ）に示されたように、利得可変時における電圧定在波比は著しく悪化してしまう。
その結果、増幅器の前段や後段に接続されるフィルターの特性悪化を招来し、結局、無線通信機の受信性能を著しく悪化させてしまうという問題がある。
【０００６】
また、利得可変を行う回路を設けずに、電源供給の有無により利得可変を行うようにした増幅器の場合、電源供給を断つことにより無線通信機の低消費電力化が図られるという利点はあるものの、この場合にあっても、増幅器の入出力インピーダンスは、電源供給時と電源供給を断とした場合とでは大きく異なるため、電源供給を断とした場合における増幅器の入出力端における電圧定在波比が電源供給時に比して悪化してしまうという問題が生ずる点では、利得可変を行う回路を設けた増幅器と同様である。
さらに、このような電源電圧の供給の有無によって利得可変を行うようにした増幅器においては、その利得可変時（電源非供給断時）の利得が、信号増幅用半導体素子の入出力間アイソレーションによりほぼ決定されてしまうために、利得減衰量、すなわち、利得可変を行わない場合（電源供給時）の利得と利得可変を行う場合（電源非供給時）の利得の差を任意に設定することが不可能であるため、使い勝手が悪いという問題がある。
【０００７】
本発明は、上記実状に鑑みてなされたもので、利得可変時における低消費電力化を実現しつつ、利得可変の有無に関わらず入出力端における電圧定在波比の良好な利得可変型増幅器を提供するものである。
本発明の他の目的は、利得可変の有無に関わらず入出力端における電圧定在波比の良好で、かつ、利得減衰量を任意に設定することができる利得可変型増幅器を提供することにある。
【０００８】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る利得可変型増幅器は、
信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
前記信号増幅用電界効果トランジスタは、デュアルゲート型のものであって、その第１ゲート端子は増幅用ＦＥＴ入力側ＤＣカット用キャパシタ及び入力インピーダンス整合回路を介して高周波信号入力端子に接続される一方、ドレイン端子は、出力インピーダンス整合回路及び増幅用ＦＥＴ出力側ＤＣカット用キャパシタを介して高周波信号出力端子に接続され、
前記入力側キャパシタと前記入力インピーダンス整合回路の接続点に増幅器バイパス用電界効果トランジスタのソース端子がバイパス用ＦＥＴソース側ＤＣカット用キャパシタを介して接続される一方、当該増幅器バイパス用電界効果トランジスタのドレイン端子がバイパス用ＦＥＴドレイン側ＤＣカット用キャパシタを介して前記信号増幅用電界効果トランジスタのドレイン端子と前記出力インピーダンス整合回路の接続点に接続され、
前記入力インピーダンス整合回路と増幅用ＦＥＴ入力側ＤＣカット用キャパシタの接続点に、第１の補正用ＦＥＴ側ＤＣカット用キャパシタ及び第１の補正用ＦＥＴ側抵抗器を介して入力インピーダンス補正用電界効果トランジスタのドレイン端子が接続される一方、当該入力インピーダンス補正用電界効果トランジスタのソース端子が第１の補正用ＦＥＴ側バイパスキャパシタを介してグランドに接続され、
前記信号増幅用電界効果トランジスタのドレイン端子と前記出力インピーダンス整合回路の接続点に、第２の補正用ＦＥＴ側ＤＣカット用キャパシタ及び第２の補正用ＦＥＴ側抵抗器を介して出力インピーダンス補正用電界効果トランジスタのドレイン端子が接続される一方、当該出力インピーダンス補正用電界効果トランジスタのソース端子が第２の補正用ＦＥＴ側バイパスキャパシタを介してグランドに接続され、
前記増幅器バイパス用電界効果トランジスタ、前記入力インピーダンス補正用電界効果トランジスタ及び前記出力インピーダンス補正用電界効果トランジスタの各々のゲート端子が、それぞれ抵抗器を介してグランドに接続され、
前記増幅器バイパス用電界効果トランジスタ、前記入力インピーダンス補正用電界効果トランジスタ及び前記出力インピーダンス補正用電界効果トランジスタのドレイン端子及びソース端子が、それぞれ抵抗器を介して第１のコントロール電圧印加端子に接続され、
前記信号増幅用電界効果トランジスタのソース端子がインダクタを介して第２のゲート端子及びバイアスＳＷ用電界効果トランジスタのドレイン端子に接続されると共に、当該ソース端子は、キャパシタを介してグランドに接続され、
前記バイアスＳＷ用電界効果トランジスタのソース端子が自己バイアス抵抗器を介してグランドに接続される一方、ゲート端子がゲートバイアス抵抗器を介して第２のコントロール電圧印加端子に接続されてなるものである。
【０００９】
かかる構成においては、利得可変時、すなわち、最小利得を得る場合には、高周波入力信号は、増幅器バイパス手段により出力側にバイパスされると共に、信号増幅用電界効果トランジスタの入力側における入力インピーダンスの変動が、入力インピーダンス補正手段により、信号増幅用電界効果トランジスタの出力側における出力インピーダンスの変動が出力インピーダンス補正手段により、それぞれ補正されるようになっているため、利得可変を行わない状態、すなわち、信号増幅用電界効果トランジスタのみが動作して最大利得が得られる場合と比較して、利得可変時における増幅器の入出力端子における電圧定在波比の変動を小さくし、かつ、利得減衰量の任意の設定が可能となるものである。さらに、利得可変時に低消費電力化が可能となるものである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
本発明の実施の形態における利得可変型増幅器は、信号増幅用ＦＥＴ（電界効果トランジスタ）１により入力された高周波信号が増幅されると共に、バイアスＳＷ用ＦＥＴ５によって利得可変の有無が選択可能に構成されてなるものである。そして、さらに、信号増幅用ＦＥＴ１の第１ゲート端子（Ｇ１）側に第１のＤＣカット用キャパシタ（第１の補正用ＦＥＴ側ＤＣカット用キャパシタ）６及び抵抗器（第１の補正用ＦＥＴ側抵抗器）７並びに入力インピーダンス補正用ＦＥＴ２が配設され、また、信号増幅用ＦＥＴ１のドレイン端子側に第２のＤＣカット用キャパシタ（第２の補正用ＦＥＴ側ＤＣカット用キャパシタ）１２及び抵抗器（第２の補正用ＦＥＴ側抵抗器）１３並びに出力インピーダンス補正用ＦＥＴ３が配設され、さらに、信号増幅用ＦＥＴ１の第１ゲート端子（Ｇ１）とドレイン端子間に第４のＤＣカット用キャパシタ（バイパス用ＦＥＴソース側ＤＣカット用キャパシタ）２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ（バイパス用ＦＥＴドレイン側ＤＣカット用キャパシタ）２７が配設されたものとなっている。
以下、具体的に回路接続について説明すれば、まず、信号増幅用ＦＥＴ１は、例えば、ＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)が好適であり、本発明の実施の形態においては、ｎチャンネル・デプレッション型のいわゆるデュアルゲートを有するものが用いられたものとなっている。
この信号増幅用ＦＥＴ１の第１ゲート端子（Ｇ１）は、抵抗器１９を介してグランドに接続されると共に、第３のＤＣカット用キャパシタ１８及び入力インピーダンス整合回路２９を介して高周波信号入力端子３２に接続されたものとなっている。
【００１１】
また、信号増幅用ＦＥＴ１のソース端子は、ソースインダクタ２０を介してバイアスＳＷ用ＦＥＴ５のドレイン端子及び信号増幅用ＦＥＴの第２ゲート端子（Ｇ２）並びにソースキャパシタ２２の一端に接続されたものとなっており、ソースキャパシタ２２の他端は、グランドに接続されたものとなっている。そして、バイアスＳＷ用ＦＥＴ５のソース端子は、自己バイアス抵抗器２１を介してグランドに接続されている。さらに、バイアスＳＷ用ＦＥＴ５のゲート端子は、ゲートバイアス抵抗器３５を介して第２のコントロール電圧印加端子３７に接続されている。
またさらに、信号増幅用ＦＥＴ１のドレイン端子は、チョークインダクタ２８を介して電源電圧印加端子３４に接続されると共に、出力インピーダンス整合回路３０及び第６のＤＣカット用キャパシタ（増幅用ＦＥＴ出力側ＤＣカット用キャパシタ）３１を介して高周波信号出力端子３３に接続されている。
【００１２】
一方、入力インピーダンス補正用ＦＥＴ２は、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのドレイン端子は、抵抗器７（第１の補正用ＦＥＴ側抵抗器）と第１のＤＣカット用キャパシタ６（第１の補正用ＦＥＴ側ＤＣカット用キャパシタ）を介して、先の第３のＤＣカット用キャパシタ１８と入力インピーダンス整合回路２９の接続点に接続されている。また、入力インピーダンス補正用ＦＥＴ２のソース端子は、第１のバイパスキャパシタ（第１の補正用ＦＥＴ側バイパスキャパシタ）１１を介してグランドに接続される一方、ゲート端子は、抵抗器１０を介してグランドに接続されている。さらに、入力インピーダンス補正用ＦＥＴ２のドレイン端子は、第１のバイアス抵抗器８を介して、また、ソース端子は、第２のバイアス抵抗器９を介して、共に第１のコントロール電圧印加端子３６に接続されている。
なお、本発明の実施の形態においては、この入力インピーダンス補正用ＦＥＴ２を中心に構成された部分によって入力インピーダンス補正手段が実現されたものとなっている。
【００１３】
また、出力インピーダンス補正用ＦＥＴ３は、入力インピーダンス補正用ＦＥＴ２同様、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのドレイン端子は、抵抗器１３及び第２のＤＣカット用キャパシタ１２を介して信号増幅用ＦＥＴ１のドレイン端子に接続される一方、ソース端子は、第２のバイパスキャパシタ（第２の補正用ＦＥＴ側バイパスキャパシタ）１７を介してグランドに接続されている。さらに、出力インピーダンス補正用ＦＥＴ３のゲート端子は、抵抗器１６を介してグランドに接続されている。そして、出力インピーダンス補正用ＦＥＴ３のドレイン端子は、第３のバイアス抵抗器１４を介して、ソース端子は、第４のバイアス抵抗器１５を介して、共に第１のコントロール電圧印加端子３６に接続されている。
本発明の実施の形態においては、この出力インピーダンス補正用ＦＥＴ３を中心に構成された部分によって出力インピーダンス補正手段が実現されたものとなっている。
【００１４】
増幅器バイパス用ＦＥＴ４も入力インピーダンス補正用ＦＥＴ２同様、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのソース端子は、第４のＤＣカット用キャパシタ２３を介して先の第３のＤＣカット用キャパシタ１８と入力インピーダンス整合回路２９の接続点に接続される一方、ドレイン端子は、第５のＤＣカット用キャパシタ２７を介して信号増幅用ＦＥＴ１のドレイン端子に接続されている。一方、増幅器バイパス用ＦＥＴ４のゲート端子は、抵抗器２５を介してグランドに接続される一方、ソース端子は、第５のバイアス抵抗器２４を介して、ドレイン端子は、第６のバイアス抵抗器２６を介して、共に第１のコントロール電圧印加端子３６に接続されている。
本発明の実施の形態においては、この増幅器バイパス用ＦＥＴ４を中心に構成された部分によって増幅器バイパス手段が実現されたものとなっている。
【００１５】
次に、上記構成における動作について説明する。
まず、第１のコントロール電圧印加端子３６に印加されるコントロール電圧をＶＣＯＮＴ３６とし、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４の各々のピンチオフ電圧は、いずれも同一でＶｐであるとする。
最初に、利得可変を行わない場合（最大利得を得る場合）には、電源電圧印加端子３４には信号増幅用ＦＥＴ１が動作するような電源電圧を印加し、第２のコントロール電圧印加端子３７にはバイアスＳＷ用ＦＥＴ５がオン（導通状態）となるようなバイアス電圧を印加し、かつ、第１のコントロール電圧印加端子３６には、ＶＣＯＮＴ３６≧−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１が動作状態となる一方、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４は、いずれもオフ状態（非導通状態）となる。
【００１６】
そして、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４の各々のゲート幅Ｗgt、ＤＣカット用キャパシタ６，１２，１８，３１の各々の容量値、抵抗器７，１３の各々の抵抗値及びバイパスキャパシタ１１，１７の各々の容量値は、利得可変を行わない状態において、これら素子における高周波入力信号及び高周波出力信号の減衰を抑えるように最適化されているため、高周波信号入力端子３２から入力インピーダンス整合回路２９を介して入力された高周波信号は、入力インピーダンス補正用ＦＥＴ２及び増幅器バイパス用ＦＥＴ４において減衰することなく第３のＤＣカット用キャパシタ１８を介して信号増幅用ＦＥＴ１のゲート端子（Ｇ１）に入力され、増幅されてドレイン端子から出力された高周波信号は、出力インピーダンス補正用ＦＥＴ３によっても減衰されることなく、出力インピーダンス整合回路３０及びＤＣカット用キャパシタ３１を介して高周波信号出力端子３３に出力されることとなり、通常の増幅器と同様に動作して最大利得を得ることができる。
【００１７】
一方、利得可変を行う場合（最小利得を得る場合）には、第２のコントロール電圧印加端子３７にバイアスＳＷ用ＦＥＴ５がオフ状態となるようなバイアス電圧を印加し、かつ、第１のコントロール電圧印加端子３６には、ＶＣＯＮＴ３６≦−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１がオフ状態となる一方、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４は、いずれもオン状態（導通状態）となる。この場合、信号増幅用ＦＥＴ１はオフ状態であるため、高周波入力信号は信号増幅用ＦＥＴ１を通過するのではなく、第４のＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ２７にて構成されたバイパス経路を通過することとなる。
【００１８】
ここで、利得可変時における利得は、第４のＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ２７で構成されたバイパス経路における通過損失により決定されることとなるが、増幅器バイパス用ＦＥＴのゲート幅Ｗgt、第４及び第５のＤＣカット用キャパシタ２３，２７の容量値を最適化することにより、利得可変時における利得及び利得減衰量を所望の値に任意に設定することが可能である。
また、電源電圧印加端子３に信号増幅用ＦＥＴ１が動作するような電源電圧が印加されたままであっても、上述したようにバイアスＳＷ用ＦＥＴ５がオフ状態となっているため、信号増幅用ＦＥＴ１が動作することは無く、信号増幅用ＦＥＴ１を確実にオフ状態に保持することが可能となる。そのため、利得可変時には、増幅器における低消費電力化を実現することができ、ひいては増幅器を用いた無線通信機のバッテリの使用可能な時間を延長することができることとなる。
【００１９】
ここで、信号増幅用ＦＥＴ１は、通常、そのゲートインピーダンス及びドレインインピーダンスが、信号増幅用ＦＥＴ１がオン状態にある場合と、オフ状態にある場合とは大きく異なる。したがって、従来回路においては、第２のコントロール電圧印加端子３７に、バイアスＳＷ用ＦＥＴ５がオン状態となるようなバイアス電圧を印加した場合と、バイアスＳＷ用ＦＥＴ５がオフ状態となるようなバイアス電圧を印加した場合とでは、信号増幅用ＦＥＴ１のゲートインピーダンス及びドレインインピーダンスが大きく異なり、そのため、信号増幅用ＦＥＴ１にに入力インピーダンス整合回路２９及び出力インピーダンス整合回路３０を接続した状態であっても、信号増幅用ＦＥＴ１をオフ状態とした際には、高周波信号入力端子３２及び高周波信号出力端子３３のＶＳＷＲ（電圧定在波比）は、信号増幅用ＦＥＴ１がオン状態にある場合より著しく悪化してしまっていた。
【００２０】
これに対して、本発明の実施の形態における増幅器においては、信号増幅用ＦＥＴ１をオフ状態としながらも、第１のコントロール電圧印加端子３６の印加電圧を上述したような値に設定することにより、入力インピーダンス補正用ＦＥＴ２、増幅器バイパス用ＦＥＴ及び出力インピーダンス補正用ＦＥＴ３をオン状態として、信号増幅用ＦＥＴ１のゲートインピーダンス及びドレインインピーダンスがオン状態のそれと同等の値にすることができるものとなっている。
その結果、入力インピーダンス整合回路２９及び出力インピーダンス整合回路３０を付加した状態における高周波信号入力端子３２及び高周波信号出力端子３３のＶＳＷＲが、信号増幅用ＦＥＴ１がオン状態かオフ状態かに関わらず良好な値に維持されることとなるものである。
【００２１】
ここで、入力インピーダンス補正用ＦＥＴ２のゲート幅Ｗgt、抵抗器７の抵抗値、第１のＤＣカット用キャパシタ６及び第１のバイパスキャパシタ１１の容量値は、利得可変時（最小利得を得る場合）における高周波信号入力端子３２のＶＳＷＲが、利得可変を行わない状態（最大利得を得る場合）と比較して悪化することがないような値に最適化されている。また、出力インピーダンス補正用ＦＥＴ３のゲート幅Ｗgt、抵抗器１３の抵抗値、第２のＤＣカット用キャパシタ１２及びバイパスキャパシタ１７の容量値は、利得可変時における高周波信号出力端子３３のＶＳＷＲが、利得可変を行わない状態と比較して悪化することがないような値に最適化されている。
【００２２】
図２（Ａ）及び図２（Ｂ）には、本発明の実施の形態における増幅器の高周波信号入力端子３２及び高周波信号出力端子３３におけるＶＳＷＲの試験例が示されており、以下、同図について説明する。
図２（Ａ）は、高周波信号入力端子３２におけるＶＳＷＲの試験例を、図２（Ｂ）は、高周波信号出力端子３３におけるＶＳＷＲの試験例を、それぞれ示すものであって、いずれも利得可変時及び利得可変を行わない場合（利得非可変時）のそれぞれのＶＳＷＲの試験例が示されたものとなっている。
いずれの場合においても、利得可変時と利得非可変時とで、ＶＳＷＲに若干の違いはあるものの、従来に比して（図３参照）格段に改善されていることが確認できるものとなっている。
【００２３】
なお、上述した構成例においては、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３のいずれも一個であるが、それぞれ所望に応じて複数個直列接続した構成としても勿論良いものである。
【００２４】
【発明の効果】
以上、述べたように、本発明によれば、利得可変時、すなわち、換言すれば、最小利得を得る場合にのみ入力インピーダンス補正手段を構成する入力インピーダンス補正用電界効果トランジスタ、出力インピーダンス補正手段を構成する出力インピーダンス補正用電界効果トランジスタ及び増幅器バイパス手段を構成する増幅器バイパス用ＦＥＴ電界効果トランジスタを動作状態とするよう構成することにより、信号増幅用電界効果トランジスタを非動作状態としつつ、利得可変を行わない状態、すなわち、信号増幅用電界効果トランジスタが動作し最大利得が得られる状態と比較して、利得可変時における高周波入力端子及び高周波出力端子における電圧定在波比の変動を小さくすることができ、そのため、利得可変時にあっても利得可変型増幅器の前段や後段に接続されるフィルターなどの特性を損なうことがないという効果を奏するものである。
また、本発明によれば、利得可変時における利得及び利得減衰量の大きさを任意に設定可能であるために、所望する利得及び利得減衰量の増幅器を容易に得ることができるという効果を奏するものである。さらに、利得可変時に低消費電力化ができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における利得可変型増幅器の一回路構成例を示す回路図である。
【図２】図１に示された利得可変型増幅器の入出力端子におけるインピーダンス及びＶＳＷＲの一試験例を示すスミスチャートによる特性グラフであって、図２（Ａ）は、高周波入力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフ、図２（Ｂ）は、高周波出力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフである。
【図３】従来回路の入出力端子におけるインピーダンス及びＶＳＷＲの一例を示すスミスチャートによる特性グラフであって、図３（Ａ）は、高周波入力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフ、図３（Ｂ）は、高周波出力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフである。
【符号の説明】
１…信号増幅用ＦＥＴ
２…入力インピーダンス補正用ＦＥＴ
３…出力インピーダンス補正用ＦＥＴ
４…増幅器バイパス用ＦＥＴ
５…バイアスＳＷ用ＦＥＴ
２９…入力インピーダンス整合回路
３０…出力インピーダンス整合回路
３２…高周波信号入力端子
３３…高周波信号出力端子
３６…第１のコントロール電圧印加端子
３７…第２のコントロール電圧印加端子
【発明の属する技術分野】
本発明は、利得可変型の増幅器に係り、特に、各種の無線通信機器において高周波信号の増幅に用いられるものにあって、入出力特性の向上等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の増幅器としては、例えば、増幅動作を行う増幅用半導体素子の入力側において、その増幅用半導体素子への高周波入力ラインとグランドとの間に、外部からの制御電圧によって導通状態を可変できる信号減衰用半導体素子を直列に設け、増幅用半導体素子への入力信号の減衰を行えるようにして利得可変可能に構成されたものが公知・周知となっている（例えば、特許文献１参照。）。
増幅器の利得を変える方策としては、上述のようにいわゆる利得可変を行う回路を設けるだけでなく、例えば、十分な信号入力に対しては、増幅器の電源電圧を断として最小の利得とする方法もある。
【０００３】
【特許文献１】
特開２００１−２３７６５０号公報（第３−４頁、第１図）
【０００４】
【発明が解決しようとする課題】
ところで、上述したような増幅器の入力側には、前段の回路と増幅器とのインピーダンス整合を行う入力インピーダンス整合回路が、また、出力側には、後段の回路と増幅器とのインピーダンス整合を行う出力インピーダンス整合回路が、それぞれ設けられることが多い。
このようなインピーダンス整合回路は、通常、微弱な信号が入力される場合を想定し、利得可変を行わない状態、すなわち、換言すれば、増幅器の利得が最大時において最適化されるため、増幅器の入力端及び出力端のそれぞれにおける電圧定在波比は、良好な特性を得ることができる。例えば、図３（Ａ）には、先の特許文献１に開示された構成の増幅器において利得可変を行わない場合と利得可変を行う場合のそれぞれの入力端における電圧定在波比の測定例が、また、図３（Ｂ）には、先の特許文献１に開示された構成の増幅器において利得可変を行わない場合と利得可変を行う場合のそれぞれの出力端における電圧定在波比の測定例が、それぞれ示されており、利得可変を行わない場合における電圧定在波比は良好であることが確認できる。
【０００５】
その一方、利得可変時、すなわち、換言すれば、増幅器の利得を最小とする場合には、先の特許文献１に開示された構成の増幅器においては、信号減衰用半導体素子がオン状態（導通状態）となり増幅器の入力及び出力インピーダンスが、利得可変を行わない場合と大きく異なるため、入出力端にそれぞれインピーダンス整合回路が設けられていても、これらのインピーダンス整合回路は先に述べたように増幅器の利得が最大時に最適化されていることから、例えば、図３（Ａ）及び図３（Ｂ）に示されたように、利得可変時における電圧定在波比は著しく悪化してしまう。
その結果、増幅器の前段や後段に接続されるフィルターの特性悪化を招来し、結局、無線通信機の受信性能を著しく悪化させてしまうという問題がある。
【０００６】
また、利得可変を行う回路を設けずに、電源供給の有無により利得可変を行うようにした増幅器の場合、電源供給を断つことにより無線通信機の低消費電力化が図られるという利点はあるものの、この場合にあっても、増幅器の入出力インピーダンスは、電源供給時と電源供給を断とした場合とでは大きく異なるため、電源供給を断とした場合における増幅器の入出力端における電圧定在波比が電源供給時に比して悪化してしまうという問題が生ずる点では、利得可変を行う回路を設けた増幅器と同様である。
さらに、このような電源電圧の供給の有無によって利得可変を行うようにした増幅器においては、その利得可変時（電源非供給断時）の利得が、信号増幅用半導体素子の入出力間アイソレーションによりほぼ決定されてしまうために、利得減衰量、すなわち、利得可変を行わない場合（電源供給時）の利得と利得可変を行う場合（電源非供給時）の利得の差を任意に設定することが不可能であるため、使い勝手が悪いという問題がある。
【０００７】
本発明は、上記実状に鑑みてなされたもので、利得可変時における低消費電力化を実現しつつ、利得可変の有無に関わらず入出力端における電圧定在波比の良好な利得可変型増幅器を提供するものである。
本発明の他の目的は、利得可変の有無に関わらず入出力端における電圧定在波比の良好で、かつ、利得減衰量を任意に設定することができる利得可変型増幅器を提供することにある。
【０００８】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る利得可変型増幅器は、
信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
前記信号増幅用電界効果トランジスタは、デュアルゲート型のものであって、その第１ゲート端子は増幅用ＦＥＴ入力側ＤＣカット用キャパシタ及び入力インピーダンス整合回路を介して高周波信号入力端子に接続される一方、ドレイン端子は、出力インピーダンス整合回路及び増幅用ＦＥＴ出力側ＤＣカット用キャパシタを介して高周波信号出力端子に接続され、
前記入力側キャパシタと前記入力インピーダンス整合回路の接続点に増幅器バイパス用電界効果トランジスタのソース端子がバイパス用ＦＥＴソース側ＤＣカット用キャパシタを介して接続される一方、当該増幅器バイパス用電界効果トランジスタのドレイン端子がバイパス用ＦＥＴドレイン側ＤＣカット用キャパシタを介して前記信号増幅用電界効果トランジスタのドレイン端子と前記出力インピーダンス整合回路の接続点に接続され、
前記入力インピーダンス整合回路と増幅用ＦＥＴ入力側ＤＣカット用キャパシタの接続点に、第１の補正用ＦＥＴ側ＤＣカット用キャパシタ及び第１の補正用ＦＥＴ側抵抗器を介して入力インピーダンス補正用電界効果トランジスタのドレイン端子が接続される一方、当該入力インピーダンス補正用電界効果トランジスタのソース端子が第１の補正用ＦＥＴ側バイパスキャパシタを介してグランドに接続され、
前記信号増幅用電界効果トランジスタのドレイン端子と前記出力インピーダンス整合回路の接続点に、第２の補正用ＦＥＴ側ＤＣカット用キャパシタ及び第２の補正用ＦＥＴ側抵抗器を介して出力インピーダンス補正用電界効果トランジスタのドレイン端子が接続される一方、当該出力インピーダンス補正用電界効果トランジスタのソース端子が第２の補正用ＦＥＴ側バイパスキャパシタを介してグランドに接続され、
前記増幅器バイパス用電界効果トランジスタ、前記入力インピーダンス補正用電界効果トランジスタ及び前記出力インピーダンス補正用電界効果トランジスタの各々のゲート端子が、それぞれ抵抗器を介してグランドに接続され、
前記増幅器バイパス用電界効果トランジスタ、前記入力インピーダンス補正用電界効果トランジスタ及び前記出力インピーダンス補正用電界効果トランジスタのドレイン端子及びソース端子が、それぞれ抵抗器を介して第１のコントロール電圧印加端子に接続され、
前記信号増幅用電界効果トランジスタのソース端子がインダクタを介して第２のゲート端子及びバイアスＳＷ用電界効果トランジスタのドレイン端子に接続されると共に、当該ソース端子は、キャパシタを介してグランドに接続され、
前記バイアスＳＷ用電界効果トランジスタのソース端子が自己バイアス抵抗器を介してグランドに接続される一方、ゲート端子がゲートバイアス抵抗器を介して第２のコントロール電圧印加端子に接続されてなるものである。
【０００９】
かかる構成においては、利得可変時、すなわち、最小利得を得る場合には、高周波入力信号は、増幅器バイパス手段により出力側にバイパスされると共に、信号増幅用電界効果トランジスタの入力側における入力インピーダンスの変動が、入力インピーダンス補正手段により、信号増幅用電界効果トランジスタの出力側における出力インピーダンスの変動が出力インピーダンス補正手段により、それぞれ補正されるようになっているため、利得可変を行わない状態、すなわち、信号増幅用電界効果トランジスタのみが動作して最大利得が得られる場合と比較して、利得可変時における増幅器の入出力端子における電圧定在波比の変動を小さくし、かつ、利得減衰量の任意の設定が可能となるものである。さらに、利得可変時に低消費電力化が可能となるものである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
本発明の実施の形態における利得可変型増幅器は、信号増幅用ＦＥＴ（電界効果トランジスタ）１により入力された高周波信号が増幅されると共に、バイアスＳＷ用ＦＥＴ５によって利得可変の有無が選択可能に構成されてなるものである。そして、さらに、信号増幅用ＦＥＴ１の第１ゲート端子（Ｇ１）側に第１のＤＣカット用キャパシタ（第１の補正用ＦＥＴ側ＤＣカット用キャパシタ）６及び抵抗器（第１の補正用ＦＥＴ側抵抗器）７並びに入力インピーダンス補正用ＦＥＴ２が配設され、また、信号増幅用ＦＥＴ１のドレイン端子側に第２のＤＣカット用キャパシタ（第２の補正用ＦＥＴ側ＤＣカット用キャパシタ）１２及び抵抗器（第２の補正用ＦＥＴ側抵抗器）１３並びに出力インピーダンス補正用ＦＥＴ３が配設され、さらに、信号増幅用ＦＥＴ１の第１ゲート端子（Ｇ１）とドレイン端子間に第４のＤＣカット用キャパシタ（バイパス用ＦＥＴソース側ＤＣカット用キャパシタ）２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ（バイパス用ＦＥＴドレイン側ＤＣカット用キャパシタ）２７が配設されたものとなっている。
以下、具体的に回路接続について説明すれば、まず、信号増幅用ＦＥＴ１は、例えば、ＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)が好適であり、本発明の実施の形態においては、ｎチャンネル・デプレッション型のいわゆるデュアルゲートを有するものが用いられたものとなっている。
この信号増幅用ＦＥＴ１の第１ゲート端子（Ｇ１）は、抵抗器１９を介してグランドに接続されると共に、第３のＤＣカット用キャパシタ１８及び入力インピーダンス整合回路２９を介して高周波信号入力端子３２に接続されたものとなっている。
【００１１】
また、信号増幅用ＦＥＴ１のソース端子は、ソースインダクタ２０を介してバイアスＳＷ用ＦＥＴ５のドレイン端子及び信号増幅用ＦＥＴの第２ゲート端子（Ｇ２）並びにソースキャパシタ２２の一端に接続されたものとなっており、ソースキャパシタ２２の他端は、グランドに接続されたものとなっている。そして、バイアスＳＷ用ＦＥＴ５のソース端子は、自己バイアス抵抗器２１を介してグランドに接続されている。さらに、バイアスＳＷ用ＦＥＴ５のゲート端子は、ゲートバイアス抵抗器３５を介して第２のコントロール電圧印加端子３７に接続されている。
またさらに、信号増幅用ＦＥＴ１のドレイン端子は、チョークインダクタ２８を介して電源電圧印加端子３４に接続されると共に、出力インピーダンス整合回路３０及び第６のＤＣカット用キャパシタ（増幅用ＦＥＴ出力側ＤＣカット用キャパシタ）３１を介して高周波信号出力端子３３に接続されている。
【００１２】
一方、入力インピーダンス補正用ＦＥＴ２は、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのドレイン端子は、抵抗器７（第１の補正用ＦＥＴ側抵抗器）と第１のＤＣカット用キャパシタ６（第１の補正用ＦＥＴ側ＤＣカット用キャパシタ）を介して、先の第３のＤＣカット用キャパシタ１８と入力インピーダンス整合回路２９の接続点に接続されている。また、入力インピーダンス補正用ＦＥＴ２のソース端子は、第１のバイパスキャパシタ（第１の補正用ＦＥＴ側バイパスキャパシタ）１１を介してグランドに接続される一方、ゲート端子は、抵抗器１０を介してグランドに接続されている。さらに、入力インピーダンス補正用ＦＥＴ２のドレイン端子は、第１のバイアス抵抗器８を介して、また、ソース端子は、第２のバイアス抵抗器９を介して、共に第１のコントロール電圧印加端子３６に接続されている。
なお、本発明の実施の形態においては、この入力インピーダンス補正用ＦＥＴ２を中心に構成された部分によって入力インピーダンス補正手段が実現されたものとなっている。
【００１３】
また、出力インピーダンス補正用ＦＥＴ３は、入力インピーダンス補正用ＦＥＴ２同様、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのドレイン端子は、抵抗器１３及び第２のＤＣカット用キャパシタ１２を介して信号増幅用ＦＥＴ１のドレイン端子に接続される一方、ソース端子は、第２のバイパスキャパシタ（第２の補正用ＦＥＴ側バイパスキャパシタ）１７を介してグランドに接続されている。さらに、出力インピーダンス補正用ＦＥＴ３のゲート端子は、抵抗器１６を介してグランドに接続されている。そして、出力インピーダンス補正用ＦＥＴ３のドレイン端子は、第３のバイアス抵抗器１４を介して、ソース端子は、第４のバイアス抵抗器１５を介して、共に第１のコントロール電圧印加端子３６に接続されている。
本発明の実施の形態においては、この出力インピーダンス補正用ＦＥＴ３を中心に構成された部分によって出力インピーダンス補正手段が実現されたものとなっている。
【００１４】
増幅器バイパス用ＦＥＴ４も入力インピーダンス補正用ＦＥＴ２同様、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのソース端子は、第４のＤＣカット用キャパシタ２３を介して先の第３のＤＣカット用キャパシタ１８と入力インピーダンス整合回路２９の接続点に接続される一方、ドレイン端子は、第５のＤＣカット用キャパシタ２７を介して信号増幅用ＦＥＴ１のドレイン端子に接続されている。一方、増幅器バイパス用ＦＥＴ４のゲート端子は、抵抗器２５を介してグランドに接続される一方、ソース端子は、第５のバイアス抵抗器２４を介して、ドレイン端子は、第６のバイアス抵抗器２６を介して、共に第１のコントロール電圧印加端子３６に接続されている。
本発明の実施の形態においては、この増幅器バイパス用ＦＥＴ４を中心に構成された部分によって増幅器バイパス手段が実現されたものとなっている。
【００１５】
次に、上記構成における動作について説明する。
まず、第１のコントロール電圧印加端子３６に印加されるコントロール電圧をＶＣＯＮＴ３６とし、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４の各々のピンチオフ電圧は、いずれも同一でＶｐであるとする。
最初に、利得可変を行わない場合（最大利得を得る場合）には、電源電圧印加端子３４には信号増幅用ＦＥＴ１が動作するような電源電圧を印加し、第２のコントロール電圧印加端子３７にはバイアスＳＷ用ＦＥＴ５がオン（導通状態）となるようなバイアス電圧を印加し、かつ、第１のコントロール電圧印加端子３６には、ＶＣＯＮＴ３６≧−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１が動作状態となる一方、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４は、いずれもオフ状態（非導通状態）となる。
【００１６】
そして、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４の各々のゲート幅Ｗgt、ＤＣカット用キャパシタ６，１２，１８，３１の各々の容量値、抵抗器７，１３の各々の抵抗値及びバイパスキャパシタ１１，１７の各々の容量値は、利得可変を行わない状態において、これら素子における高周波入力信号及び高周波出力信号の減衰を抑えるように最適化されているため、高周波信号入力端子３２から入力インピーダンス整合回路２９を介して入力された高周波信号は、入力インピーダンス補正用ＦＥＴ２及び増幅器バイパス用ＦＥＴ４において減衰することなく第３のＤＣカット用キャパシタ１８を介して信号増幅用ＦＥＴ１のゲート端子（Ｇ１）に入力され、増幅されてドレイン端子から出力された高周波信号は、出力インピーダンス補正用ＦＥＴ３によっても減衰されることなく、出力インピーダンス整合回路３０及びＤＣカット用キャパシタ３１を介して高周波信号出力端子３３に出力されることとなり、通常の増幅器と同様に動作して最大利得を得ることができる。
【００１７】
一方、利得可変を行う場合（最小利得を得る場合）には、第２のコントロール電圧印加端子３７にバイアスＳＷ用ＦＥＴ５がオフ状態となるようなバイアス電圧を印加し、かつ、第１のコントロール電圧印加端子３６には、ＶＣＯＮＴ３６≦−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１がオフ状態となる一方、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３及び増幅器バイパス用ＦＥＴ４は、いずれもオン状態（導通状態）となる。この場合、信号増幅用ＦＥＴ１はオフ状態であるため、高周波入力信号は信号増幅用ＦＥＴ１を通過するのではなく、第４のＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ２７にて構成されたバイパス経路を通過することとなる。
【００１８】
ここで、利得可変時における利得は、第４のＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ２７で構成されたバイパス経路における通過損失により決定されることとなるが、増幅器バイパス用ＦＥＴのゲート幅Ｗgt、第４及び第５のＤＣカット用キャパシタ２３，２７の容量値を最適化することにより、利得可変時における利得及び利得減衰量を所望の値に任意に設定することが可能である。
また、電源電圧印加端子３に信号増幅用ＦＥＴ１が動作するような電源電圧が印加されたままであっても、上述したようにバイアスＳＷ用ＦＥＴ５がオフ状態となっているため、信号増幅用ＦＥＴ１が動作することは無く、信号増幅用ＦＥＴ１を確実にオフ状態に保持することが可能となる。そのため、利得可変時には、増幅器における低消費電力化を実現することができ、ひいては増幅器を用いた無線通信機のバッテリの使用可能な時間を延長することができることとなる。
【００１９】
ここで、信号増幅用ＦＥＴ１は、通常、そのゲートインピーダンス及びドレインインピーダンスが、信号増幅用ＦＥＴ１がオン状態にある場合と、オフ状態にある場合とは大きく異なる。したがって、従来回路においては、第２のコントロール電圧印加端子３７に、バイアスＳＷ用ＦＥＴ５がオン状態となるようなバイアス電圧を印加した場合と、バイアスＳＷ用ＦＥＴ５がオフ状態となるようなバイアス電圧を印加した場合とでは、信号増幅用ＦＥＴ１のゲートインピーダンス及びドレインインピーダンスが大きく異なり、そのため、信号増幅用ＦＥＴ１にに入力インピーダンス整合回路２９及び出力インピーダンス整合回路３０を接続した状態であっても、信号増幅用ＦＥＴ１をオフ状態とした際には、高周波信号入力端子３２及び高周波信号出力端子３３のＶＳＷＲ（電圧定在波比）は、信号増幅用ＦＥＴ１がオン状態にある場合より著しく悪化してしまっていた。
【００２０】
これに対して、本発明の実施の形態における増幅器においては、信号増幅用ＦＥＴ１をオフ状態としながらも、第１のコントロール電圧印加端子３６の印加電圧を上述したような値に設定することにより、入力インピーダンス補正用ＦＥＴ２、増幅器バイパス用ＦＥＴ及び出力インピーダンス補正用ＦＥＴ３をオン状態として、信号増幅用ＦＥＴ１のゲートインピーダンス及びドレインインピーダンスがオン状態のそれと同等の値にすることができるものとなっている。
その結果、入力インピーダンス整合回路２９及び出力インピーダンス整合回路３０を付加した状態における高周波信号入力端子３２及び高周波信号出力端子３３のＶＳＷＲが、信号増幅用ＦＥＴ１がオン状態かオフ状態かに関わらず良好な値に維持されることとなるものである。
【００２１】
ここで、入力インピーダンス補正用ＦＥＴ２のゲート幅Ｗgt、抵抗器７の抵抗値、第１のＤＣカット用キャパシタ６及び第１のバイパスキャパシタ１１の容量値は、利得可変時（最小利得を得る場合）における高周波信号入力端子３２のＶＳＷＲが、利得可変を行わない状態（最大利得を得る場合）と比較して悪化することがないような値に最適化されている。また、出力インピーダンス補正用ＦＥＴ３のゲート幅Ｗgt、抵抗器１３の抵抗値、第２のＤＣカット用キャパシタ１２及びバイパスキャパシタ１７の容量値は、利得可変時における高周波信号出力端子３３のＶＳＷＲが、利得可変を行わない状態と比較して悪化することがないような値に最適化されている。
【００２２】
図２（Ａ）及び図２（Ｂ）には、本発明の実施の形態における増幅器の高周波信号入力端子３２及び高周波信号出力端子３３におけるＶＳＷＲの試験例が示されており、以下、同図について説明する。
図２（Ａ）は、高周波信号入力端子３２におけるＶＳＷＲの試験例を、図２（Ｂ）は、高周波信号出力端子３３におけるＶＳＷＲの試験例を、それぞれ示すものであって、いずれも利得可変時及び利得可変を行わない場合（利得非可変時）のそれぞれのＶＳＷＲの試験例が示されたものとなっている。
いずれの場合においても、利得可変時と利得非可変時とで、ＶＳＷＲに若干の違いはあるものの、従来に比して（図３参照）格段に改善されていることが確認できるものとなっている。
【００２３】
なお、上述した構成例においては、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２、出力インピーダンス補正用ＦＥＴ３のいずれも一個であるが、それぞれ所望に応じて複数個直列接続した構成としても勿論良いものである。
【００２４】
【発明の効果】
以上、述べたように、本発明によれば、利得可変時、すなわち、換言すれば、最小利得を得る場合にのみ入力インピーダンス補正手段を構成する入力インピーダンス補正用電界効果トランジスタ、出力インピーダンス補正手段を構成する出力インピーダンス補正用電界効果トランジスタ及び増幅器バイパス手段を構成する増幅器バイパス用ＦＥＴ電界効果トランジスタを動作状態とするよう構成することにより、信号増幅用電界効果トランジスタを非動作状態としつつ、利得可変を行わない状態、すなわち、信号増幅用電界効果トランジスタが動作し最大利得が得られる状態と比較して、利得可変時における高周波入力端子及び高周波出力端子における電圧定在波比の変動を小さくすることができ、そのため、利得可変時にあっても利得可変型増幅器の前段や後段に接続されるフィルターなどの特性を損なうことがないという効果を奏するものである。
また、本発明によれば、利得可変時における利得及び利得減衰量の大きさを任意に設定可能であるために、所望する利得及び利得減衰量の増幅器を容易に得ることができるという効果を奏するものである。さらに、利得可変時に低消費電力化ができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における利得可変型増幅器の一回路構成例を示す回路図である。
【図２】図１に示された利得可変型増幅器の入出力端子におけるインピーダンス及びＶＳＷＲの一試験例を示すスミスチャートによる特性グラフであって、図２（Ａ）は、高周波入力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフ、図２（Ｂ）は、高周波出力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフである。
【図３】従来回路の入出力端子におけるインピーダンス及びＶＳＷＲの一例を示すスミスチャートによる特性グラフであって、図３（Ａ）は、高周波入力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフ、図３（Ｂ）は、高周波出力端子におけるインピーダンス及びＶＳＷＲを示す特性グラフである。
【符号の説明】
１…信号増幅用ＦＥＴ
２…入力インピーダンス補正用ＦＥＴ
３…出力インピーダンス補正用ＦＥＴ
４…増幅器バイパス用ＦＥＴ
５…バイアスＳＷ用ＦＥＴ
２９…入力インピーダンス整合回路
３０…出力インピーダンス整合回路
３２…高周波信号入力端子
３３…高周波信号出力端子
３６…第１のコントロール電圧印加端子
３７…第２のコントロール電圧印加端子
Claims (2)
- 信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
前記信号増幅用電界効果トランジスタは、デュアルゲート型のものであって、その第１ゲート端子は増幅用ＦＥＴ入力側ＤＣカット用キャパシタ及び入力インピーダンス整合回路を介して高周波信号入力端子に接続される一方、ドレイン端子は、出力インピーダンス整合回路及び増幅用ＦＥＴ出力側ＤＣカット用キャパシタを介して高周波信号出力端子に接続され、
前記入力側キャパシタと前記入力インピーダンス整合回路の接続点に増幅器バイパス用電界効果トランジスタのソース端子がバイパス用ＦＥＴソース側ＤＣカット用キャパシタを介して接続される一方、当該増幅器バイパス用電界効果トランジスタのドレイン端子がバイパス用ＦＥＴドレイン側ＤＣカット用キャパシタを介して前記信号増幅用電界効果トランジスタのドレイン端子と前記出力インピーダンス整合回路の接続点に接続され、
前記入力インピーダンス整合回路と増幅用ＦＥＴ入力側ＤＣカット用キャパシタの接続点に、第１の補正用ＦＥＴ側ＤＣカット用キャパシタ及び第１の補正用ＦＥＴ側抵抗器を介して入力インピーダンス補正用電界効果トランジスタのドレイン端子が接続される一方、当該入力インピーダンス補正用電界効果トランジスタのソース端子が第１の補正用ＦＥＴ側バイパスキャパシタを介してグランドに接続され、
前記信号増幅用電界効果トランジスタのドレイン端子と前記出力インピーダンス整合回路の接続点に、第２の補正用ＦＥＴ側ＤＣカット用キャパシタ及び第２の補正用ＦＥＴ側抵抗器を介して出力インピーダンス補正用電界効果トランジスタのドレイン端子が接続される一方、当該出力インピーダンス補正用電界効果トランジスタのソース端子が第２の補正用ＦＥＴ側バイパスキャパシタを介してグランドに接続され、
前記増幅器バイパス用電界効果トランジスタ、前記入力インピーダンス補正用電界効果トランジスタ及び前記出力インピーダンス補正用電界効果トランジスタの各々のゲート端子が、それぞれ抵抗器を介してグランドに接続され、
前記増幅器バイパス用電界効果トランジスタ、前記入力インピーダンス補正用電界効果トランジスタ及び前記出力インピーダンス補正用電界効果トランジスタのドレイン端子及びソース端子が、それぞれ抵抗器を介して第１のコントロール電圧印加端子に接続され、
前記信号増幅用電界効果トランジスタのソース端子がインダクタを介して第２のゲート端子及びバイアスＳＷ用電界効果トランジスタのドレイン端子に接続されると共に、当該ソース端子は、キャパシタを介してグランドに接続され、
前記バイアスＳＷ用電界効果トランジスタのソース端子が自己バイアス抵抗器を介してグランドに接続される一方、ゲート端子がゲートバイアス抵抗器を介して第２のコントロール電圧印加端子に接続されてなることを特徴とする利得可変型増幅器。 - 増幅器バイパス用電界効果トランジスタ、入力インピーダンス補正用電界効果トランジスタ、出力インピーダンス補正用電界効果トランジスタのいずれかを複数個直列接続してなることを特徴とする請求項１記載の利得可変型増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361266A JP4121844B2 (ja) | 2002-12-12 | 2002-12-12 | 利得可変型増幅器 |
| JP2003058070A JP4146256B2 (ja) | 2002-12-12 | 2003-03-05 | 利得可変型増幅器 |
| KR1020030080116A KR100816217B1 (ko) | 2002-12-12 | 2003-11-13 | 이득 가변형 증폭기 |
| DE10353047A DE10353047A1 (de) | 2002-12-12 | 2003-11-13 | Verstärker mit variabler Verstärkung |
| CNB2003101204366A CN100521509C (zh) | 2002-12-12 | 2003-12-11 | 增益可变型放大器 |
| US10/735,043 US6967528B2 (en) | 2002-12-12 | 2003-12-12 | Variable gain amplifier |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361266A JP4121844B2 (ja) | 2002-12-12 | 2002-12-12 | 利得可変型増幅器 |
| JP2003058070A JP4146256B2 (ja) | 2002-12-12 | 2003-03-05 | 利得可変型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004194105A JP2004194105A (ja) | 2004-07-08 |
| JP4121844B2 true JP4121844B2 (ja) | 2008-07-23 |
Family
ID=32396319
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002361266A Expired - Fee Related JP4121844B2 (ja) | 2002-12-12 | 2002-12-12 | 利得可変型増幅器 |
| JP2003058070A Expired - Fee Related JP4146256B2 (ja) | 2002-12-12 | 2003-03-05 | 利得可変型増幅器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058070A Expired - Fee Related JP4146256B2 (ja) | 2002-12-12 | 2003-03-05 | 利得可変型増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6967528B2 (ja) |
| JP (2) | JP4121844B2 (ja) |
| KR (1) | KR100816217B1 (ja) |
| CN (1) | CN100521509C (ja) |
| DE (1) | DE10353047A1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141476B2 (en) * | 2004-06-18 | 2006-11-28 | Freescale Semiconductor, Inc. | Method of forming a transistor with a bottom gate |
| JP4758624B2 (ja) * | 2004-08-02 | 2011-08-31 | 新日本無線株式会社 | 利得可変型増幅器 |
| JP4099595B2 (ja) | 2004-09-30 | 2008-06-11 | ソニー株式会社 | スイッチング電源回路 |
| JP2006191746A (ja) | 2005-01-06 | 2006-07-20 | Sony Corp | スイッチング電源回路 |
| JP2006211744A (ja) | 2005-01-25 | 2006-08-10 | Sony Corp | スイッチング電源回路 |
| JP2006217747A (ja) | 2005-02-04 | 2006-08-17 | Sony Corp | スイッチング電源回路 |
| EP1847015A1 (en) * | 2005-02-07 | 2007-10-24 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Electrical circuit |
| JP2006254540A (ja) | 2005-03-08 | 2006-09-21 | Sony Corp | スイッチング電源回路 |
| EP1710900A2 (en) | 2005-04-08 | 2006-10-11 | Sony Corporation | Switching power supply including a resonant converter |
| US7387946B2 (en) * | 2005-06-07 | 2008-06-17 | Freescale Semiconductor, Inc. | Method of fabricating a substrate for a planar, double-gated, transistor process |
| JP2006345633A (ja) | 2005-06-08 | 2006-12-21 | Sony Corp | スイッチング電源回路 |
| US7612610B2 (en) * | 2005-10-21 | 2009-11-03 | Northrop Grumman Corporation | Active input load wide bandwidth low noise HEMT amplifier |
| KR20070050718A (ko) * | 2005-11-12 | 2007-05-16 | 삼성전자주식회사 | 메모리 효과를 최소화하는 기지국용 전력 증폭기 |
| JP2007158380A (ja) * | 2005-11-30 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
| US7679125B2 (en) | 2005-12-14 | 2010-03-16 | Freescale Semiconductor, Inc. | Back-gated semiconductor device with a storage layer and methods for forming thereof |
| JP4676365B2 (ja) * | 2006-03-20 | 2011-04-27 | 新日本無線株式会社 | 利得切換増幅器 |
| JP2007295480A (ja) * | 2006-04-27 | 2007-11-08 | Alps Electric Co Ltd | 高周波回路 |
| JP2008112544A (ja) * | 2006-10-31 | 2008-05-15 | Fujitsu Ltd | ヘッド制御装置、記憶装置、およびヘッド制御方法 |
| KR100812073B1 (ko) | 2006-11-09 | 2008-03-07 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
| JP5081678B2 (ja) | 2008-03-24 | 2012-11-28 | 株式会社日立製作所 | 光信号受信回路 |
| JP5014226B2 (ja) * | 2008-03-28 | 2012-08-29 | 日本電信電話株式会社 | 可変利得増幅器 |
| JP2009290411A (ja) | 2008-05-28 | 2009-12-10 | Nec Electronics Corp | 低雑音受信装置 |
| JP2010109710A (ja) * | 2008-10-30 | 2010-05-13 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| CN103916085B (zh) * | 2013-01-05 | 2016-12-28 | 华为技术有限公司 | 连续可变增益放大器 |
| CN104167991B (zh) * | 2013-05-17 | 2017-10-24 | 日月光半导体制造股份有限公司 | 可变增益低噪声放大电路及其可变增益方法与接收机 |
| TWI595745B (zh) * | 2016-03-28 | 2017-08-11 | 立積電子股份有限公司 | 放大器 |
| TWI617131B (zh) * | 2016-12-30 | 2018-03-01 | 立積電子股份有限公司 | 放大電路 |
| JP7148056B2 (ja) * | 2018-05-08 | 2022-10-05 | 日清紡マイクロデバイス株式会社 | 利得可変型増幅器 |
| KR102185059B1 (ko) * | 2018-08-17 | 2020-12-01 | 삼성전기주식회사 | 아이솔레이션 특성이 개선된 증폭 장치 |
| JP2020198570A (ja) * | 2019-06-04 | 2020-12-10 | 株式会社村田製作所 | 可変利得回路、高周波スイッチ、およびトランジスタ回路 |
| US11757419B2 (en) * | 2020-02-25 | 2023-09-12 | Smarter Microelectronics (Guang Zhou) Co., Ltd. | Radio frequency power amplifier circuit and gain control method |
| CN112671356A (zh) * | 2020-12-30 | 2021-04-16 | 北京百瑞互联技术有限公司 | 一种射频线性功率放大器的宽带匹配电路 |
| CN116436420B (zh) * | 2023-06-15 | 2023-08-22 | 苏州悉芯射频微电子有限公司 | 一种高性能低噪声放大器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661434A (en) * | 1995-05-12 | 1997-08-26 | Fujitsu Compound Semiconductor, Inc. | High efficiency multiple power level amplifier circuit |
| JPH10173453A (ja) * | 1996-12-09 | 1998-06-26 | Sony Corp | 高周波可変利得増幅装置および無線通信装置 |
| US6127886A (en) | 1997-10-30 | 2000-10-03 | The Whitaker Corporation | Switched amplifying device |
| JP2001237650A (ja) | 2000-02-23 | 2001-08-31 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| CA2361298C (en) * | 2000-11-08 | 2004-10-12 | Research In Motion Limited | Impedance matching low noise amplifier having a bypass switch |
| KR20020086126A (ko) * | 2001-05-11 | 2002-11-18 | 강인호 | 베이스/게이트 전압 변화형 임피던스 보정회로를 갖는파워증폭기, 이를 이용한 이동통신 단말기 및 그에 관한효율 개선 방법 |
-
2002
- 2002-12-12 JP JP2002361266A patent/JP4121844B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-05 JP JP2003058070A patent/JP4146256B2/ja not_active Expired - Fee Related
- 2003-11-13 KR KR1020030080116A patent/KR100816217B1/ko not_active IP Right Cessation
- 2003-11-13 DE DE10353047A patent/DE10353047A1/de not_active Ceased
- 2003-12-11 CN CNB2003101204366A patent/CN100521509C/zh not_active Expired - Fee Related
- 2003-12-12 US US10/735,043 patent/US6967528B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1514539A (zh) | 2004-07-21 |
| US20040124917A1 (en) | 2004-07-01 |
| JP2004274108A (ja) | 2004-09-30 |
| KR100816217B1 (ko) | 2008-03-24 |
| CN100521509C (zh) | 2009-07-29 |
| DE10353047A1 (de) | 2004-06-24 |
| JP2004194105A (ja) | 2004-07-08 |
| US6967528B2 (en) | 2005-11-22 |
| JP4146256B2 (ja) | 2008-09-10 |
| KR20040051499A (ko) | 2004-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4121844B2 (ja) | 利得可変型増幅器 | |
| US7633337B2 (en) | Feedback-type variable gain amplifier and method of controlling the same | |
| JP3670222B2 (ja) | 高周波増幅器および高周波多段増幅器 | |
| US20230108382A1 (en) | Dual-band low-noise amplifier circuit, low-noise amplifier, and device | |
| CN112106293B (zh) | 放大电路 | |
| JPH09270645A (ja) | 低雑音増幅器 | |
| JP2007221402A (ja) | 可変利得増幅器及びその半導体集積装置 | |
| JP2009225342A (ja) | 利得可変型低雑音増幅器 | |
| WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
| JP2007243830A (ja) | 利得可変型増幅器 | |
| JP2008228149A (ja) | 低雑音増幅器 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| KR101038854B1 (ko) | 광대역 저잡음 증폭기 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JPWO2006098059A1 (ja) | アンテナダンピング回路およびこれを用いた高周波受信機 | |
| JP2009100025A (ja) | 半導体装置 | |
| JP2009260405A (ja) | 低雑音増幅器 | |
| JP3922950B2 (ja) | 周波数変換回路 | |
| JPH08321726A (ja) | 増幅回路 | |
| JP2010109710A (ja) | 利得可変型増幅器 | |
| JP2011023841A (ja) | 広帯域利得可変型増幅器 | |
| US20090309660A1 (en) | Device for amplifying a broadband rf signal | |
| JP4676365B2 (ja) | 利得切換増幅器 | |
| JP2006005637A (ja) | 可変利得増幅器 | |
| US20230318556A1 (en) | Variable gain low noise amplifier and method for controlling gain of variable gain low noise amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |