JP2009260405A - 低雑音増幅器 - Google Patents

Abstract

【課題】雑音指数の劣化を抑圧しつつ、インピーダンス整合の広帯域化を可能とした低雑音増幅器を提供する。
【解決手段】低雑音増幅器は、増幅回路２０１と、バイパス回路２０２と、広帯域化用並列回路１０４とに大別されて構成されてなり、高周波信号入力端子１と入力インピーダンス整合回路２の相互の接続点とグランドとの間に接続された広帯域化用並列回路１０４は、キャパシタ１０２とインダクタ１０３とが並列接続されてなり、その共振周波数が低雑音増幅器の所望の周波数帯域の中心周波数付近となる一方、共振周波数より高い周波数、及び、共振周波数より低い周波数においては、それぞれ所望のリアクタンスとなるよう、キャパシタ１０２及びインダクタ１０３の回路定数が設定されて、インピーダンス整合の広帯域化が図られたものとなっている。
【選択図】図３

Description

本発明は、低雑音増幅器に係り、特に、インピーダンス整合の広帯域化と共に雑音指数の向上等を図ったものに関する。

無線受信機に用いられる低雑音増幅器においては、無線受信機としての良好な受信感度を得るために高い利得特性と、低い雑音指数特性が求められる。
従来、この種の増幅器として、増幅作用を行う半導体増幅回路を迂回する経路を備えることで、入力信号の減衰を行うようにして利得可変可能に構成されたものが公知・周知となっている（例えば、特許文献１等参照）。

図１４には、上述のような従来の利得可変型増幅器の回路構成例が示されており、以下、同図を参照しつつ、従来回路について概括的に説明する。
この利得可変型増幅器は、高周波信号を増幅する増幅回路２０１Ａと、入力信号に対して増幅回路２０１Ａのバイパスを行うバイパス回路２０２Ａとに大別されて構成されたものとなっている。
増幅回路２０１Ａは、カスコード接続されたエンハンスメント型の第１及び第２の電界効果トランジスタ（以下「ＦＥＴ」と称する）８Ａ，９Ａを中心に構成されており、入力インピーダンス整合回路２Ａを介して第１のＦＥＴ８ＡのゲートＧ１に印加された高周波信号が増幅されて第２のＦＥＴ９ＡのドレインＤ２に得られるようになっている。

そして、第２のＦＥＴ９ＡのドレインＤ２に得られた増幅信号は、出力インピーダンス整合回路１１Ａ及びＤＣカットキャパシタ１４Ａを介して外部へ出力可能となっている。
さらに、この増幅回路２０１Ａにおいては、第１のＦＥＴ８ＡのドレインＤ１とグランドとの間でＯＮ、ＯＦＦ可能にエンハンスメント型の第４のＦＥＴ２３Ａが設けられている。

一方、バイパス回路２０２Ａは、エンハンスメント型の第３のＦＥＴ１８Ａを中心に構成されて、増幅回路２０１Ａの入出力間に、並列に接続されたものとなっている。
かかる構成において、第１のゲート電圧供給端子５Ａと第２のゲート電圧供給端子６Ａには、同相のゲート電圧がそれぞれ印加される一方、第１の制御電圧供給端子２２Ａと第２の制御電圧供給端子２４Ａには、第１のゲート電圧供給端子５Ａと逆相のゲート電圧がそれぞれ印加されて、次述するような回路動作が得られるものとなっている。

すなわち、まず、低電力レベルの高周波信号が入力される場合、増幅回路２０１Ａの第１及び第２のＦＥＴ８Ａ，９ＡがＯＮ状態となる制御電圧を第１及び第２のゲート電圧供給端子５Ａ，６Ａに印加する。一方、バイパス回路２０２Ａの第３のＦＥＴ１８Ａと、増幅回路２０１Ａにおいて第１のＦＥＴ８Ａと並列接続されている第４のＦＥＴ２３Ａを、共にＯＦＦ状態となるように、第１及び第２の制御電圧供給端子２２Ａ，２４Ａに制御電圧を印加する。

かかる状態において、高周波信号入力端子１Ａより入力された高周波信号は、第１のＦＥＴ８ＡのゲートＧ１に入力され、第１及び第２のＦＥＴ８Ａ，９Ａにより増幅され、高周波信号出力端子１５Ａから出力される。このとき、第４のＦＥＴ２３Ａと第３のＦＥＴ１８Ａは、共にＯＦＦ状態であるため、入力された高周波信号がこれらによって減衰されることはなく、正常な増幅動作が確保される。

次に、高電力レベルの高周波信号が入力される場合、増幅回路２０１Ａの第１及び第２のＦＥＴ８Ａ，９ＡがＯＦＦ状態となる制御電圧を第１及び第２のゲート電圧供給端子５Ａ，６Ａに印加する。一方、第３のＦＥＴ１８Ａ及び第４のＦＥＴ２３ＡがそれぞれＯＮ状態となるように、第１及び第２の制御電圧供給端子２２Ａ，２４Ａに制御電圧を印加する。

かかる状態において、高周波信号入力端子１Ａより入力された高周波信号は、ＤＣカットキャパシタ１６Ａ，第３のＦＥＴ１８Ａ及びＤＣカットキャパシタ２０Ａを介して高周波信号出力端子１５Ａに出力されることとなる。この場合、高周波信号は、パイパス回路２０２Ａの通過損失により決定される減衰量の減衰を受けることとなる。

また、この動作状態にあって、第２のＦＥＴ９ＡのソースＳ２の電圧は、負の電圧振幅に変化しようとするが、第４のＦＥＴ２３ＡがＯＮ状態であるために、第２のＦＥＴ９ＡのソースＳ２のインピーダンスが下がり、結果的に、第２のＦＥＴ９Ａのソースには殆ど電圧振幅は生じなくなる。これにより、高電力レベルの高周波信号が入力された場合であっても、第２のＦＥＴ９Ａは確実にＯＦＦ状態に保たれるようになっている。
特開２００６−０５００７４号公報（第４−６頁、図１−図２）

ところで、上述したような利得可変型増幅器にあって、用いられる受信方式等によっては、広い周波数帯域が要求される場合がある。そのような場合、広い周波数範囲において良好な雑音指数を得ることは勿論であるが、同時に広い周波数帯域において平坦な利得特性と、良好なインピーダンス整合が得られることが必要となってくる。
一般に、広い周波数帯域に亘って良好なインピーダンス整合を得ることは容易ではない。広い周波数帯域に亘って良好なインピーダンス整合を得る手段としては、帰還回路を用いる方法や、入力インピーダンス整合回路及び出力インピーダンス整合回路の一部に抵抗器を用いる方法などが一般的である。

しかしながら、上述のいずれの方法を用いても、入力インピーダンスの低下は回避できず、そのため雑音指数特性の悪化を招き、無線受信機の受信感度を劣化させてしまうという問題がある。

本発明は、上記実状に鑑みてなされたもので、雑音指数の劣化を抑圧しつつ、インピーダンス整合の広帯域化を可能とした広帯域低雑音増幅器を提供するものである。

上記本発明の目的を達成するため、本発明に係る低雑音増幅器は、
半導体増幅回路を用いてなる低雑音増幅器であって、
前記半導体増幅回路は、その入力段に入力整合回路が設けられ当該入力整合回路を介して高周波信号が前記半導体増幅回路を構成する半導体素子へ入力可能とされると共に、前記入力整合回路の入力端とグランドとの間に、キャパシタとインダクタとが並列接続されてなり、その共振周波数が所望の周波数帯域の中心周波数付近となる一方、当該共振周波数より高い周波数、及び、当該共振周波数より低い周波数においては、それぞれ所望のリアクタンスとなるよう、前記キャパシタ及びインダクタの回路定数が設定されてなる並列回路が設けられてなるものである。
かかる構成において、前記半導体増幅回路の利得を可変せしめる手段を有してなるものとしても好適である。

本発明によれば、入力段に設けた並列回路によって、増幅器の所望の周波数帯域だけでなく、それより高い周波数帯、また、それより低い周波数帯においても、それぞれ所望のリアクタンスが得られるようにしたので、雑音指数の劣化を抑圧しつつ、インピーダンス整合の広帯域化を可能とした低雑音増幅器を提供することができるという効果を奏するものである。

以下、本発明の実施の形態について、図１乃至図２３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における低雑音増幅器の基本構成例について、図１及び図２を参照しつつ説明する。
まず、図１に示された低雑音増幅器は、利得可変型増幅回路１０５を中心に構成されたものであるのに対して、図２に示された低雑音増幅器は、利得固定型の増幅回路１０７を中心に構成されたものである点が異なるが、いずも、その入力端子１０１とグランドとの間に、広帯域化用並列回路１０４が設けられた構成である点で共通しているものである。

なお、利得可変型増幅回路１０５と増幅回路１０７は、いずれもその入力段に入力インピーダンス整合回路（図示せず）が設けられているもので、その入力インピーダンス整合回路を介して、図示されない増幅動作をなす初段の半導体素子へ高周波入力信号が印加され、高周波信号出力端子１０６に出力が得られる構成である点で共通しているものである。

一方、広帯域化用並列回路１０４は、キャパシタ１０２とインダクタ１０３が並列接続されて構成されたもので、その共振周波数は、所望の周波数帯域の中心周波数付近に設定されたものとなっている一方、その共振周波数より高い周波数、及び、共振周波数よりも低い周波数においては、それぞれ、所定のリアクタンス成分となるよう回路定数が設定されたものとなっている。

図３には、より具体的な回路構成例が示されており、以下、同図を参照しつつこの具体回路構成例について説明する。
この低雑音増幅器は、第１、第２及び第４の電界効果トランジスタ（以下「ＦＥＴ」と称する）８、９、２３を主たる構成要素としてなる増幅回路２０１と、第３のＦＥＴ１８を主たる構成要素としてなるバイパス回路２０２と、広帯域化用並列回路１０４とを有して構成されてなるものである。なお、本発明の実施の形態において、第１乃至第４のＦＥＴ８、９、１８、２３は、エンハンスメント型シングルゲート電界効果トランジスタが用いられたものとなっている。

まず、増幅回路２０１においては、第１のＦＥＴ８のゲートＧ１は、ゲート電圧供給用抵抗器４を介して第１のゲート電圧供給端子５に接続されると共に、第１のＤＣカットキャパシタ３及び入力インピーダンス整合回路２を介して高周波信号入力端子１に接続されるようになっている。そして、高周波信号入力端子１と入力インピーダンス整合回路２の相互の接続点とグランドとの間には、広帯域化用並列回路１０４が接続されている。

広帯域化用並列回路１０４は、キャパシタ１０２とインダクタ１０３とを有して、これらが、先の高周波信号入力端子１と入力インピーダンス整合回路２の相互の接続点とグランドとの間に並列接続されて構成されたものとなっている。
また、第１のＦＥＴ８のソースＳ１は、ソースインダクタンス１０を介して接地されている。
一方、第１のＦＥＴ８のドレインＤ１は、第２のＦＥＴ９のソースＳ２に接続されて、第１及び第２のＦＥＴ８，９はカスコードアンプをなすものとなっている。また、第１のＦＥＴ８のドレインＤ１と第２のＦＥＴ９のソースＳ２は、共に第４のＦＥＴ２３のドレインＤ４に接続されており、この第４のＦＥＴ２３のソースＳ４は、グランドに接続される一方、ゲートＧ４は、第２の制御電圧供給端子２４に接続されている。

一方、第２のＦＥＴ２のドレインＤ２は、出力インピーダンス整合回路１１及び第２のＤＣカットキャパシタ１４を介して高周波信号出力端子１５に接続されている。
また、第２のＦＥＴ９のゲートＧ２は、バイパスキャパシタ７を介して接地されると共に、第２のゲート電圧供給端子６を介して外部からゲート電圧が供給されるようになっている。さらに、先の出力インピーダンス整合回路１１と第２のＤＣカットキャパシタ１４との相互の接続点には、チョークインダクタンス１２を介して電源供給端子１３が接続されて外部からの電源電圧の供給が行われるようになっている。

次に、バイパス回路２０２の構成について説明すれば、まず、バイパス回路２０２の主たる構成要素である第３のＦＥＴ１８のソースＳ３は、第３のＤＣカットキャパシタ１６を介して増幅回路２０１の入力インピーダンス整合回路２と第１のＤＣカットキャパシタ３の相互の接続点に接続されると共に、第１の接地用抵抗器１７を介して接地されたものとなっている

一方、第３のＦＥＴ１８のドレインＤ３は、第４のＤＣカットキャパシタ２０を介して増幅回路２０１の第２のＦＥＴ９のドレインＤ２と出力インピーダンス整合回路１１との間に接続されると共に、第２の接地用抵抗器１９を介して接地されたものとなっている。また、第３のＦＥＴ１８のゲートＧ３は、ゲート電圧供給用抵抗器２１を介して第１の制御電圧供給端子２２に接続されて、外部から第３のＦＥＴ１８の動作状態を制御するための制御電圧が印加されるようになっている。
なお、上記構成における回路は、半導体集積回路化したものが好適であるが、勿論、いわゆるディスクリートに構成しても良いものである。

次に、上記構成における動作について説明する。
まず、前提条件として、第１及び第２のゲート電圧供給端子５，６には同相のゲート電圧が印加される一方、第１及び第２の制御電圧供給端子２２，２４には、第１及び第２のゲート電圧供給端子５，６に印加されるゲート電圧に対し、逆相でそれぞれ制御電圧が印加されるものとする。
また、広帯域化用並列回路１０４は、所望の周波数帯域の中心付近に並列共振周波数が設定されているものとする。ここで、「所望の周波数帯域」とは、本発明の低雑音増幅器で増幅させたい周波数範囲の所望の周波数の意味である。

かかる前提において、本発明の実施の形態における低雑音増幅器の増幅動作は、この種の従来回路と基本的に同様であるので、その詳細な説明は省略し、以下、広帯域化用並列回路１０４による増幅動作の広帯域化について説明する。
広帯域化用並列回路１０４は、その並列共振周波数が上述のように所望の周波数帯域の中心付近に設定されているため、並列共振周波数付近の周波数においては、当該広帯域化用並列回路１０４のインピーダンスが高くなり、低雑音増幅器の入力インピーダンス整合に寄与することはない。

ところが、入力される高周波信号の周波数が、上述の設定された並列共振周波数から離れた周波数になるとインピーダンスが低下してゆき、そのため、インピーダンス整合への影響が顕在化してくる。
本発明の実施の形態における広帯域化用並列回路１０４は、キャパシタ１０２とインダクタ１０３の並列回路であるため、共振周波数よりも高い周波数においては、キャパシタンス成分となり、入力インピーダンスは等アドミッタンス円上を容量性に向かって移動することとなる。

一方、入力される高周波信号が、共振周波数よりも低い周波数では、広帯域化用並列回路１０４は、インダクタンス成分となる、入力インピーダンスは等アドミタンス円上を誘導性に向かって移動することとなる。
このように、広帯域化用並列回路１０４は、高周波入力信号が、共振周波数より高い周波数、及び、共振周波数より低い周波数において、それぞれ所望のリアクタンスに設定することで、所望の周波数帯域内の入力インピーダンスをスミスチャートの中心に移動させることができ、広い周波数範囲において良好な入力インピーダンス整合を取ることが可能となる。

かかる作用について、図４及び図５に示されたスミスチャートを参照しつつ具体的に説明する。
最初に、図４及び図５は、いずれも５０Ωで正規化されたスミスチャートである。
また、図４及び図５に示された特性は、”所望の周波数帯域”を５００ＭＨｚ〜７５０ＭＨｚに設定した場合のものとし、その周波数帯における中心周波数は６５０ＭＨｚであるとする。
さらに、広帯域化用並列回路１０４のキャパシタ１０２は５ｐＦに、インダクタ１０３は１０ｎＨに、それぞれ設定されているものとする。

かかる前提の下、最初に、図４は、所望の周波数帯域における周波数変化に対する広帯域化用並列回路１０４自体の合成インピーダンスの変化を示したものである。
同図によれば、共振周波数よりも高い周波数における広帯域化用並列回路１０４の合成インピーダンスは、スミスチャートの容量性の領域となり、帯域の上限の７５０ＭＨｚにおいては約０.５ｐＦとなる（図４の符号ｍ３が付された箇所参照）。一方、共振周波数よりも低い周波数においては、合成インピーダンスは、誘導性となり、帯域の下限の５００ＭＨｚでは約２０ｎＨとなる（図４の符号ｍ２が付された箇所参照）。

その結果、広帯域低雑音増幅器の入力インピーダンスは、帯域内の周波数変化に対して、帯域の上限側では等アドミッタンス円を容量性に向かい移動し、帯域の下限側では等アドミッタンス円を誘導性に向かい移動し（図４の点線矢印参照）、帯域内のインピーダンスは、図５に示されたようにスミスチャートの中心付近に集中し、所望する広い周波数帯域において従来と異なり良好なインピーダンス整合状態が実現されるものとなっている。

これに対して、例えば、図１４に示された構成の従来回路において、上述した本発明の実施の形態における低雑音増幅器の例と同様な周波数帯域における入力インピーダンスの変化は、図１５に示された如くであり、スミスチャートの中心付近に集中するものとはなっていない。なお、図１５において、符号「ｍ１」が付された箇所は、周波数６２５ＭＨｚ、Ｓ（１，１）＝０.０９／−１.５６Ｅ２、インピーダンス＝Ｚo×（０.８３８−ｊ０.０６４）となる箇所である。また、符号「ｍ２」が付された箇所は、周波数５００ＭＨｚ、Ｓ（１，１）＝０.４８／−６８.８６、インピーダンス＝Ｚo×（０.８５５−ｊ１.０２０）となる箇所である。さらに、符号「ｍ３」が付された箇所は、周波数７５０ＭＨｚ、Ｓ（１，１）＝０.４３／７４.１９、インピーダンス＝Ｚo×（０.８５５＋ｊ０.８７５）となる箇所である。

図６には、図４及び図５における周波数帯域などの条件と同一条件下において、バイパス回路２０２が動作状態にある場合における入力インピーダンスの変化例が示されており、以下、同図について説明する。この場合も、増幅回路２０１が動作状態における入力インピーダンスの変化と同様に、帯域内のインピーダンスは、スミスチャートの中心付近に集中し、所望する広い周波数帯域において従来と異なり良好なインピーダンス整合状態が実現されるものとなっていることが確認できる。

なお、図６において、符号「ｍ１」が付された箇所は、周波６２５ＭＨｚ、Ｓ（１，１）＝０.０３／１.５３、インピーダンス＝Ｚo×（１.０６９＋ｊ０.００２）となる箇所である。また、符号「ｍ２」が付された箇所は、周波数５００ＭＨｚ、Ｓ（１，１）＝０.３０／４２.５９、インピーダンス＝Ｚo×（１.４０１＋ｊ０.６１９）となる箇所である。さらに、符号「ｍ３」が付された箇所は、周波数７５０ＭＨｚ、Ｓ（１，１）＝０.１５／−１３.０５、インピーダンス＝Ｚo×（１.３４０−ｊ０.０９３）となる箇所である。

これに対して、例えば、図１４に示された構成の従来回路において、バイパス回路２０２Ａが動作状態にある場合に、同様な周波数帯域における入力インピーダンスの変化は、図２０に示された如く、本発明の実施の形態における低雑音増幅器の場合と異なり、スミスチャートの中心付近に集中するものとはなっていない。

次に、本発明の実施の形態における低雑音増幅器の増幅回路２０１が動作状態にある場合の小信号特性について、従来回路と比較して、図７乃至図１０、及び、図１６乃至図１９を参照しつつ説明する。
最初に、従来回路（図１４参照）において増幅回路２０１Ａが動作状態にある場合における反射係数Ｓ１１の特性について見ると、Ｓ１１が−１０ｄＢ以下となる周波数帯域は１５５ＭＨｚである（図１６参照）。

なお、図１６において、符号「ｍ４」が付された箇所は、周波数６２５ＭＨｚ、Ｓ１１＝−２０.４６ｄＢとなる箇所である。また、符号「ｍ５」が付された箇所は、周波数５００ＭＨｚ、Ｓ１１＝−６.３０ｄＢとなる箇所である。さらに、符号「ｍ６」が付された箇所は、周波数７５０ＭＨｚ、Ｓ１１＝−７.２８ｄＢとなる箇所である。
これに対して、本発明の実施の形態における低雑音増幅器の増幅回路２０１が動作状態にある場合の反射係数Ｓ１１の特性は、Ｓ１１が−１０ｄＢ以下となる周波数帯域として２９０ＭＨｚが得られており（図７参照）、インピーダンス整合が良好な周波数帯域が、従来回路よりも１３５ＭＨｚも拡大されており、本発明が従来回路に比して十分な効果を発揮するものであることが確認できる。

なお、図７において、符号「ｍ４」が付された箇所は、周波数６２５ＭＨｚ、Ｓ１１＝−１７.１０ｄＢとなる箇所である。また、符号「ｍ５」が付された箇所は、周波数５００ＭＨｚ、Ｓ１１＝−７.９３ｄＢとなる箇所である。さらに、符号「ｍ６」が付された箇所は、周波数７５０ＭＨｚ、Ｓ１１＝−１５.２０ｄＢとなる箇所である。

次に、所望の周波数帯域内における利得の平坦度について見ると、従来回路の場合、２.１４ｄＢ（図１７参照）であるのに対して、本発明の実施の形態における低雑音増幅器の場合、１.６４ｄＢが得られており（図８参照）、従来回路に比して、０.５ｄＢの改善がなされていることが確認できる。
なお、図１７において、符号「ｍ９」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２１＝１７.８３ｄＢとなる箇所である。また、符号「ｍ１０」が付された箇所は、周波数５００ＭＨｚ、Ｓ２１＝１７.８３ｄＢとなる箇所である。さらに、符号「ｍ１１」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２１＝１５.９０ｄＢとなる箇所である。

またさらに、図８において、符号「ｍ９」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２１＝１６.０６ｄＢとなる箇所である。また、符号「ｍ１０」が付された箇所は、周波数５００ＭＨｚ、Ｓ２１＝１６.０５ｄＢとなる箇所である。さらに、符号「ｍ１１」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２１＝１４.７４ｄＢとなる箇所である。

また、出力端における反射係数Ｓ２２も、本発明の実施の形態における低雑音増幅器が従来回路に比して改善されていることが確認できる（図９及び図１８参照）。
ここで、図９において、符号「ｍ１２」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２２＝−１７.４９ｄＢとなる箇所である。また、符号「ｍ１３」が付された箇所は、周波数５００ＭＨｚ、Ｓ２２＝−１４.７６ｄＢとなる箇所である。さらに、符号「ｍ１４」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２２＝−２４.０３ｄＢとなる箇所である。

また、図１８において、符号「ｍ１２」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２２＝−１２.３８ｄＢとなる箇所である。また、符号「ｍ１３」が付された箇所は、周波数５００ＭＨｚ、Ｓ２２＝−９.３２ｄＢとなる箇所である。さらに、符号「ｍ１４」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２２＝−２３.６６ｄＢとなる箇所である。

次に、雑音指数について見ると、広帯域化用並列回路１０４を付加したことによる雑音指数の劣化は、従来回路に対して０.１４ｄＢ程度であり（図１０及び図１９参照）、劣化の程度は僅かであることが確認できる。
なお、図１０において、符号「ｍ１７」が付された箇所は、周波数６２５ＭＨｚ、ＮＦ＝１.０７ｄＢとなる箇所である。また、符号「ｍ１８」が付された箇所は、周波数５００ＭＨｚ、ＮＦ＝１.２３ｄＢとなる箇所である。さらに、符号「ｍ１９」が付された箇所は、周波数７５０ＭＨｚ、ＮＦ＝１.３３ｄＢとなる箇所である。

一方、図１９において、符号「ｍ１７」が付された箇所は、周波数６２５ＭＨｚ、ＮＦ＝０.８７ｄＢとなる箇所である。また、符号「ｍ１８」が付された箇所は、周波数５００ＭＨｚ、ＮＦ＝０.９３ｄＢとなる箇所である。さらに、符号「ｍ１９」が付された箇所は、周波数７５０ＭＨｚ、ＮＦ＝１.１９ｄＢとなる箇所である。

次に、本発明の実施の形態における低雑音増幅器のバイパス回路２０２が動作状態にある場合の小信号特性について、従来回路と比較して、図１１乃至図１３、及び、図２１乃至図２３を参照しつつ説明する。
最初に、バイパス回路２０２Ａが動作状態にある場合における従来回路の反射係数Ｓ１１の特性について見ると、Ｓ１１が−１０ｄＢ以下となる周波数帯域は２６５ＭＨｚである（図２１参照）。
なお、図２１において、符号「ｍ４」が付された箇所は、周波数６２５ＭＨｚ、Ｓ１１＝−１２.９１ｄＢとなる箇所である。また、符号「ｍ５」が付された箇所は、周波数５００ＭＨｚ、Ｓ１１＝−７.５０ｄＢとなる箇所である。さらに、符号「ｍ６」が付された箇所は、周波数７５０ＭＨｚ、Ｓ１１＝−１５.５６ｄＢとなる箇所である。

これに対して、本発明の実施の形態における低雑音増幅器のバイパス回路２０２が動作状態にある場合の反射係数Ｓ１１の特性は、Ｓ１１が−１０ｄＢ以下となる周波数帯域として３２５ＭＨｚが得られており（図１１参照）、インピーダンス整合が良好な周波数帯域が、従来回路よりも６０ＭＨｚ拡大されており、本発明が従来回路に比して十分な効果を発揮するものであることが確認できる。

なお、図１１において、符号「ｍ４」が付された箇所は、周波数６２５ＭＨｚ、Ｓ１１＝−２９.５６ｄＢとなる箇所である。また、符号「ｍ５」が付された箇所は、周波数５００ＭＨｚ、Ｓ１１＝−１０.５３ｄＢとなる箇所である。さらに、符号「ｍ６」が付された箇所は、周波数７５０ＭＨｚ、Ｓ１１＝−１６.４４ｄＢとなる箇所である。

次に、所望の周波数帯域内における利得の平坦度について見ると、従来回路の場合、０.８５ｄＢ（図２２参照）であるのに対して、本発明の実施の形態における低雑音増幅器の場合、０.８４ｄＢ（図１２参照）となっており、殆ど差が無いことが確認できる。
なお、図２２において、符号「ｍ２１」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２１＝−１.９８ｄＢとなる箇所である。また、符号「ｍ２２」が付された箇所は、周波数５００ＭＨｚ、Ｓ２１＝−２.６８ｄＢとなる箇所である。さらに、符号「ｍ２３」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２１＝−１.８５ｄＢとなる箇所である。

また、図１２において、符号「ｍ２１」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２１＝−３.５０ｄＢとなる箇所である。また、符号「ｍ２２」が付された箇所は、周波数５００ＭＨｚ、Ｓ２１＝−４.３４ｄＢとなる箇所である。さらに、符号「ｍ２３」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２１＝−３.７４ｄＢとなる箇所である。

また、出力端における反射係数Ｓ２２は、本発明の実施の形態における低雑音増幅器と従来回路とでは殆ど大差がないものとなっている（図１３及び図２３参照）。
ここで、図１３において、符号「ｍ１２」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２２＝−２６.７９ｄＢとなる箇所である。また、符号「ｍ１３」が付された箇所は、周波数５００ＭＨｚ、Ｓ２２＝−１５.５０ｄＢとなる箇所である。さらに、符号「ｍ１４」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２２＝−１９.２４ｄＢとなる箇所である。

また、図２３において、符号「ｍ１２」が付された箇所は、周波数６２５ＭＨｚ、Ｓ２２＝−２９.０３ｄＢとなる箇所である。また、符号「ｍ１３」が付された箇所は、周波数５００ＭＨｚ、Ｓ２２＝−１３.９４ｄＢとなる箇所である。さらに、符号「ｍ１４」が付された箇所は、周波数７５０ＭＨｚ、Ｓ２２＝−１３.９２ｄＢとなる箇所である。
なお、図３に示された構成例においては、バイパス回路２０２が設けられたものとしたが、バイパス回路２０２は必ずしも必須ではなく、増幅回路２０１のみの構成において広帯域化用並列回路１０４を設けた構成としても良いことは勿論である。

本発明の実施の形態における低雑音増幅器の第１の基本構成例を示す基本構成図である。 本発明の実施の形態における低雑音増幅器の第２の基本構成例を示す基本構成図である。 本発明の実施の形態における低雑音増幅器の具体回路構成例を示す回路図である。 本発明の実施の形態における低雑音増幅器に用いられた広帯域化用並列回路のインピーダンスの周波数変化例を示すスミスチャートである。 本発明の実施の形態における低雑音増幅器の増幅回路が動作状態にある場合の入力インピーダンスの周波数変化例を示すスミスチャートである。 本発明の実施の形態における低雑音増幅器のバイパス回路が動作状態にある場合の入力インピーダンスの周波数変化例を示すスミスチャートである。 本発明の実施の形態における低雑音増幅器の増幅回路が動作状態にある場合の反射係数Ｓ１１の周波数変化例を示す特性線図である。 本発明の実施の形態における低雑音増幅器の増幅回路が動作状態にある場合のＳ２１の周波数変化例を示す特性線図である。 本発明の実施の形態における低雑音増幅器の増幅回路が動作状態にある場合のＳ２２の周波数変化例を示す特性線図である。 本発明の実施の形態における低雑音増幅器の増幅回路が動作状態にある場合の雑音指数（ＮＦ）の周波数変化例を示す特性線図である。 本発明の実施の形態における低雑音増幅器のバイパス回路が動作状態にある場合の反射係数Ｓ１１の周波数変化例を示す特性線図である。 本発明の実施の形態における低雑音増幅器のバイパス回路が動作状態にある場合のＳ２１の周波数変化例を示す特性線図である。 本発明の実施の形態における低雑音増幅器のバイパス回路が動作状態にある場合のＳ２２の周波数変化例を示す特性線図である。 従来回路の一回路構成例を示す回路図である。 図１５に示された従来回路の入力インピーダンスの周波数変化例を示すスミスチャートである。 図１５に示された従来回路の増幅回路が動作状態にある場合の反射係数Ｓ１１の周波数変化例を示す特性線図である。 図１５に示された従来回路の増幅回路が動作状態にある場合のＳ２１の周波数変化例を示す特性線図である。 図１５に示された従来回路の増幅回路が動作状態にある場合のＳ２２の周波数変化例を示す特性線図である。 図１５に示された従来回路の増幅回路が動作状態にある場合の雑音指数（ＮＦ）の周波数変化例を示す特性線図である。 図１５に示された従来回路のバイパス回路が動作状態にある場合の入力インピーダンスの周波数変化例を示すスミスチャートである。 図１５に示された従来回路のバイパス回路が動作状態にある場合の反射係数Ｓ１１の周波数変化例を示す特性線図である。 図１５に示された従来回路のバイパス回路が動作状態にある場合のＳ２１の周波数変化例を示す特性線図である。 図１５に示された従来回路のバイパス回路が動作状態にある場合のＳ２２の周波数変化例を示す特性線図である。

符号の説明

８…第１の電界効果トランジスタ
９…第２の電界効果トランジスタ
１８…第３の電界効果トランジスタ
２４…第４の電界効果トランジスタ
１０２…キャパシタ
１０３…インダクタ
１０４…広帯域化用並列回路
２０１…増幅回路
２０２…バイパス回路

Claims (2)

1. 半導体増幅回路を用いてなる低雑音増幅器であって、
   前記半導体増幅回路は、その入力段に入力整合回路が設けられ当該入力整合回路を介して高周波信号が前記半導体増幅回路を構成する半導体素子へ入力可能とされると共に、前記入力整合回路の入力端とグランドとの間に、キャパシタとインダクタとが並列接続されてなり、その共振周波数が所望の周波数帯域の中心周波数付近となる一方、当該共振周波数より高い周波数、及び、当該共振周波数より低い周波数においては、それぞれ所望のリアクタンスとなるよう、前記キャパシタ及びインダクタの回路定数が設定されてなる並列回路が設けられていることを特徴とする低雑音増幅器。
2. 前記半導体増幅回路の利得を可変せしめる手段を有してなることを特徴とする請求項１記載の低雑音増幅器。

Images