JP2002252526A - アナログ増幅回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】チップ面積の小さい、2つの周波数帯域におい
て使用するアナログ増幅回路の提供。 【解決手段】トランジスタ101の入力102に直列にキャパ
シタ103とインダクタ104で形成された直列共振回路105
と、並列にキャパシタ106とインダクタ107で形成された
並列共振回路108と、トランジスタ101の出力109に直列
にキャパシタ110とインダクタ111で形成された直列共振
回路112と、並列にキャパシタ113とインダクタ114で形
成された並列共振回路115とを備え、2つの直列共振回路
105、112を第一の周波数に対し誘導性、第二の周波数で
容量性のインピーダンスに、並列共振回路108,115では
第一の周波数に対し誘導性、第二の周波数に対して容量
性のインピーダンスに設定し、2つの周波数にて同時に
整合をとることが可能となり、1つの増幅器でデュアル
バンド増幅器を構成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ増幅回路
に関し、特に、デュアルバンドの増幅回路に適用して好
適な増幅回路に関する。

【０００２】

【従来の技術】携帯電話機、ＰＨＳ（PersonalHandypho
ne System）等の移動体端末などに用いられる増幅回路
においては、通常、増幅器に接続される整合回路を用い
て、所用の周波数に対して最適な雑音指数、利得、効
率、歪みなどが得られるようにインピーダンス変換を行
っている。最近の携帯電話では、デュアルバンドで用い
るアンプが要求されている。デュアルバンド増幅回路と
して、例えば文献（アイ・イー・イー・イー ジャーナ
ルオブソリッドステートサーキット３５巻２０００年８
月号（IEEE Solid−State circuit, vol.３５, Aug.２
０００）の１１０９ページ）に記載されているように、
二つの周波数用にそれぞれ整合回路を設けたパワーアン
プを用意しておき、用いる周波数に応じて一方に切り替
えるという構成のものが知られている。

【０００３】図１５は、従来のデュアルバンド増幅回路
の構成を示す図である。図１５に示すように、周波数毎
に整合された二つのアンプ（トランジスタ１５０１、１
５０２）を用意し、使用する周波数帯に対して、スイッ
チ１５０７により切り替えることで、デュアルバンドに
対応するというものである。

【０００４】しかしながら、図１５に示した従来の増幅
回路においては、各周波数ごとに整合したアンプを用い
ているため、四つの整合回路１５０３〜１５０６と、二
つのアンプ１５０１、１５０２が必要とされており、こ
のため、チップ面積の増大を招き、ひいては、コストの
増大を招くことになる。

【０００５】

【発明が解決しようとする課題】したがって、本発明が
解決しようとする課題は、二つの周波数帯域で利用可能
としたアナログ増幅回路において、チップ面積を縮減
し、コストの低減を図るアナログ増幅回路を提供するこ
とである。

【０００６】

【課題を解決するための手段】前記課題を解決するため
の手段を提供する本発明は、増幅器の入出力に整合回路
を具備したアナログ増幅回路において、第一の周波数に
対して容量性、第二の周波数に対して誘導性となる回路
を少なくとも一つ以上用いて整合回路を構成し、二つの
周波数に対して同時に整合状態をとることを特徴とす
る。以下の説明からも明らかとされるように、上記課題
は、特許請求の範囲の各請求項の発明によっても同様に
して解決される。

【０００７】本発明において、整合回路の第一の周波数
に対して容量性、第二の周波数に対して誘導性となる回
路として、インダクタとキャパシタの直列共振回路を用
いる。あるいは、整合回路の第一の周波数に対して容量
性、第二の周波数に対して誘導性となる回路として、イ
ンダクタとキャパシタの並列共振回路を用いる。

【０００８】また、本発明は、増幅器の入出力に整合回
路を具備したアナログ増幅回路において、信号を位相回
転素子で位相回転させることで、増幅器のインピーダン
スを第一の周波数に対して誘導的、第二の周波数に対し
て容量的な状態になるように設定し、さらに第一の周波
数に対して容量性、第二の周波数に対して誘導性になる
よう調整された回路を用いて、二つの周波数に対して同
時に最適な整合状態をとる構成としてもよい。

【０００９】本発明においては、第一の周波数に対して
容量性、第二の周波数に対して誘導性になるよう調整さ
れた回路として、インダクタとキャパシタの直列共振回
路を用いる。第一の周波数に対して容量性、第二の周波
数に対して誘導性になるよう調整された回路として、イ
ンダクタとキャパシタの並列共振回路を用いる。本発明
においては、位相回転手段として、伝送線路が用いられ
る。

【００１０】本発明においては、二つの周波数に対して
信号源または負荷から見た反射係数が０.３以下の整合
状態、すなわち整合状態が増幅器の最大利得を実現す
る。本発明においては、整合状態が二つの周波数に対し
て増幅器の最小雑音特性を実現する整合状態から０.５d
B低い定雑音指数円内にある。

【００１１】また本発明においては、整合状態が二つの
周波数に対して増幅器の最大飽和出力を実現する整合状
態から０.５dB低い定出力円内にある。あるいは、整合
状態が二つの周波数に対して、増幅器の最大効率を実現
する整合状態から、５%低い定効率曲線（円）にある。
本発明においては、増幅器はバイポーラトランジスタ、
あるいは電界効果トランジスタで構成される。

【００１２】

【発明の実施の形態】本発明の実施の形態について説明
する。整合回路を有する増幅回路を構成する場合、整合
回路で用いられる受動素子の多くは、電力損失のないコ
ンデンサと、インダクタと伝送線路である。これらは、
周波数によりインピーダンスが変わってくるため、通常
の回路構成では、二つの周波数帯に対して同時に整合を
とることは、難しい。

【００１３】そこで、本発明は、図１に示すような回路
構成により、二つの周波数に対して同時に整合状態をと
るようにしている。図１において、回路１０５、１０
８、１１２、１１５は、直列共振回路または並列共振回
路になっている。

【００１４】例として、回路１０５を直列共振回路、回
路１０８を並列共振回路とし、二つの角周波数ω１、ω
２（ωは２πｆ：ｆは周波数、なお、このωを「周波
数」という）に対して、トランジスタの入力インピーダ
ンス Zs＝５０×（０.３−j０.２） ＝１５−j１０ （但し、ｊ^２＝−１） を５０Ω整合する場合について、以下に説明する。

【００１５】トランジスタ１０１に接続された直列共振
回路１０５は、共振回路１０５に用いるインダクタ１０
４とキャパシタ１０３の値を適切に選択し、その共振周
波数を、第一の周波数ω１と第二の周波数ω２（ω１<
ω２）の間に設定すると、共振回路全体では、第一の周
波数ω１に対しては、誘導性、第二の周波数ω２に対し
ては、容量性となり、いわば二つの周波数ω１、ω２に
対して、別々の素子として見えるという特徴がある。

【００１６】このとき、デバイスの入力インピーダンス Zs＝５０×（０.３−j０.２） は、図２に示されるように、回路１０５によって、第一
の周波数ω１では、誘導性のため、R＝５０×０.３
（Ω）の定抵抗円上を、時計回りに移動する（図２の矢
印ω１参照）。

【００１７】また第二の周波数ω２では、容量性のた
め、図２に矢印で示すように、同じ定抵抗円上を、反時
計回りに移動する。

【００１８】ここで、回路１０８を用いて、５０Ωへの
インピーダンス変換を行うためには、回路１０５による
変換先は、スミスチャートの中心を通る、G＝０.０２×
１（S）の定コンダクタンス円上とする必要がある。

【００１９】この条件を満たすキャパシタ１０４とイン
ダクタ１０３の値は、次のように求まる。

【００２０】第一の周波数ω１に対して共振回路１０５
が必要なインダクタンスL１は、R＝５０×０.３（Ω）
の定抵抗円と、G＝０.０２×１（S）の定コンダクタン
ス円との交点が、 ５０×（０.３＋j０.４６） であるため、 jω１L１＝５０×（０.３＋j０.４６）−５０×（０.３−j０.２） ＝j３３ となる。

【００２１】これと同様、第二の周波数ω２に対して、
共振回路１０５が必要なキャパシタンスは、上記二つの
円のもう一つの交点が、 ５０×（０.３−j０.４６） であるため １/jω２C１＝５０×（０.３−j０.４６）−５０×（０.３−j０.２） ＝−j１３ となる。

【００２２】よって、第一の周波数ω１に対して共振回
路１０５のインダクタンスがL１、第二の周波数ω２に
対して共振回路１０５のキャパシタンスがC１となるよ
うにするには、回路１０５に用いるインダクタ１０４の
インダクタンス値をＬ、キャパシタ１０３のキャパシタ
ンス値をCとすると、共振回路全体のインピーダンス
は、 j(ωL−１/ωC) であることから、第一の周波数ω１に対して、 ω１L−１/ω１C＝ω１L１＝３３ 第二の周波数ω２に対して、 ω２L−１/ω２C＝１/ω２C１＝１３ の２式の解を求めればよい。

【００２３】この場合、上の２式の未知数は、インダク
タンスLとキャパシタンスCの二つであることから、これ
らの式は、一意な解を持つ。よって、直列共振回路１０
５を用いることで、二つの周波数において、定コンダク
タンス円上へ、デバイスのインピーダンスを変換するこ
とができる。

【００２４】直列共振回路１０５で変換されたG＝０.０
２(S)の定コンダクタンス円上の二つの点を、今度は、
並列共振回路１０８により５０Ωへ変換する。

【００２５】並列共振回路の場合、共振回路に用いるイ
ンダクタとキャパシタの値を適切に選択し、共振周波数
を第一の周波数ω１と第二の周波数ω２（ω１<ω２）
の間に設定すると、共振回路全体では、第一の周波数ω
１に対しては、容量性、第二の周波数ω２に対しては、
誘導性となる。

【００２６】G＝０.０２(S)上の点 ５０×（０.３＋j０.４６）と、 ５０×（０.３−j０.４６） （アドミタンスで表現するとそれぞれ、 ０.０２×（１−j１.５）と、 ０.０２×（１＋j１.５）） を５０Ωに変換するには第一の周波数ω１に対して、 第二の周波数ω２に対して、 を満たすC２、L２が必要となる。

【００２７】よって、並列共振回路１０８のインダクタ
ンスがL２、ω２で共振回路のキャパシタンスがC２とな
るようにするには、共振回路に用いるインダクタ１０７
のインダクタンス値をＬ、キャパシタ１０６のキャパシ
タンス値をCとすると、全体のアドミタンスは式で表す
と、 ωC−１/ωL であることから、 ω１C−１/ω１L＝０.０３ ω２C−１/ω２L＝−０.０３ の２式の解を求めればよい。

【００２８】この場合、上の２式が二つで未知数はLとC
の二つであるから、これらは一意な解を持つ。よって並
列共振回路１０８を用いることで、二つの周波数におい
てデバイスのインピーダンスを５０Ωへ変換できる。

【００２９】ここでは、インピーダンス R＝５０×（０.３−j０.２）＝１５−j１０ を二つの周波数で５０Ωに整合する回路構成とその作用
を説明したが、デバイスのインピーダンスによっては回
路１０５を並列共振回路、回路１０８を直列共振回路で
構成しなければならない場合もある。

【００３０】また図９、あるいは、図１１に示すよう
に、最初に並列回路を接続し、その後、直列回路を接続
する構成としてもよい。

【００３１】いずれの構成も、上記具体例と、同様な考
え方で、素子パラメータを決定することにより、上記と
同様の作用効果を得ることが出来る。

【００３２】本発明の別の実施の形態として、デバイス
のインピーダンスを伝送線路による位相回転を行った
後、共振回路を用いることによっても、前述したよう
に、所望なインピーダンスに変換することが出来る。図
１１を参照すると、増幅器のインピーダンスが第一の周
波数ω１で誘導性、第二の周波数ω２で容量性となるよ
うに伝送線路１１０３で、位相回転を実現したあと、共
振回路によって、スミスチャートの中心付近にインピー
ダンスを変換する。

【００３３】例として、デバイスの入力インピーダンス R＝５０×（０.３＋j０.４６）（Ω） の点を５０Ω整合させて利得整合する場合、第一の周波
数ω１で３７°、第二の周波数ω２で９０°だけ位相回
転するような長さに、位相回転を行う伝送線路１１０３
の長さを設計することで、図１２に示すように、位相回
転後のインピーダンスが、第一の周波数ω１では、５０
+j７６（Ω）の誘導性、第二の周波数ω２では、５０−
j７６（Ω）の容量性となる。

【００３４】更に、この場合は、R＝５０Ωの定抵抗円
上にあるため、その後、直列に、ω１で、−j７６Ω、
ω２で、j７６Ωとなる並列共振回路を接続すると、前
述したのと同等の理由で、二つの周波数において、スミ
スチャートの中心５０Ωに、それぞれインピーダンスを
変換できる。

【００３５】このようにして、伝送線路と共振回路を用
いることで、二つの周波数に対してインピーダンスを変
換することが可能となる。

【００３６】また、これらの手法は、増幅器を構成する
能動素子が、バイポーラトランジスタ、電界効果トラン
ジスタのいずれの場合も同様にして適用可能であり、目
的とする整合状態に二つの周波数で最適なインピーダン
スに変換する整合回路を構成することが可能となる。

【００３７】

【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。図１は、本発明の一実施例の回路
構成を示す図である。図１を参照すると、エミッタが接
地されたトランジスタ１０１の入力（ベース）１０２と
入力端子１２１間に直列に接続されたキャパシタ１０３
とインダクタ１０４よりなる直列共振回路１０５を備
え、入力端子１２１と接地（グランド）間に並列接続さ
れたキャパシタ１０６とインダクタ１０７よりなる並列
共振回路１０８と、トランジスタ１０１の出力（コレク
タ）１０９と出力端子１２２間に直列に接続されたキャ
パシタ１１０とインダクタ１１１よりなる直列共振回路
１１２と、出力端子１２２と接地間に並列接続されたキ
ャパシタ１１３とインダクタ１１４よりなる並列共振回
路１１５とを具備している。トランジスタ１０１の入力
と出力にそれぞれ一端が接続されているインダクタ１１
６と１１７は、バイアスのチョークコイルであり、イン
ダクタ１１６と１１７の他端１２３、１２４はバイアス
電源に接続される。

【００３８】本発明の実施例では、直列に挿入された直
列共振回路１０５、１１２、が前述した手法により、第
一の周波数ω１に対して誘導的、第二の周波数ω２に対
して容量的に働く（ω１<ω２）。

【００３９】このとき、トランジスタ端インピーダンス
Zsは、スミスチャート上で、ω１、ω２に対して、図２
に破線で示すように、それぞれZs１、Zs２に移動する。

【００４０】また並列に接続された並列共振回路１０
８、１１５が、周波数ω１に対し容量的、周波数ω２に
対して誘導的に働く。このとき、Zs１、Zs２は、図２の
実線のように移動する。こうすることにより、二つの周
波数に対して、同じポイントに整合（この場合は５０
Ω）がとれるようになる。

【００４１】理論的には、図３の領域３０１に、トラン
ジスタ１０１の入出力インピーダンスが存在する場合、
この構成により、二つの周波数で５０Ω整合をとること
が出来る。

【００４２】次に、本発明の第２の実施例について説明
する。本発明の第２の実施例は、図１に示す構成におい
て、直列共振回路１０５、１１２は、第一の周波数ω
１、第二の周波数ω２に対して共に誘導的に働く。この
場合、トランジスタのインピーダンスが、図３の領域３
０２にあるとき、二つの周波数で５０Ω整合をとること
が出来る。つまり、この領域にデバイスのインピーダン
スが存在する場合、直列共振回路１０５、１１２は、第
一の周波数ω１に対して、G＝０.０２(S)の定コンダク
タンス円上の容量性部分（虚数部分が負）、ω２に対し
て誘導性部分（虚数部分が正）にデバイスのインピーダ
ンスを変換する。

【００４３】さらに、本発明の第３の実施例について説
明する。本発明の第３の実施例は、図１に示す構成にお
いて、直列共振回路１０５、１１２は、第一の周波数ω
１、第二の周波数ω２に対して、共に容量的に働く。こ
の場合トランジスタのインピーダンスが、図３の領域３
０３にあるとき、二つの周波数で５０Ω整合をとること
が出来る。すなわち、この領域にデバイスのインピーダ
ンスが存在する場合、直列共振回路１０５、１１２は、
第一の周波数ω１に対して、G＝０.０２(S)の定コンダ
クタンス円上の誘導性部分（虚数部分が正）、第二の周
波数ω２に対して、容量性部分（虚数部分が負）にデバ
イスのインピーダンスを変換する。

【００４４】図４は、本発明のさらに別の実施例の構成
を示す図である。図４を参照すると、この実施例は、エ
ミッタが接地されたトランジスタ４０１の入力（ベー
ス）４０２と入力端子４２１との間に、並列に接続され
たキャパシタ４０３とインダクタ４０４よりなる並列共
振回路４０５と、入力端子４２１と接地間に直列に接続
されたキャパシタ４０６とインダクタ４０７よりなる直
列共振回路４０８と、トランジスタ４０１の出力（コレ
クタ）４０９と出力端子４２２間に並列に接続されたキ
ャパシタ４１０とインダクタ４１１よりなる並列共振回
路４１２と、出力端子４２２と接地間に並列に接続され
たキャパシタ４１３とインダクタ４１４よりなる直列共
振回路４１５とを備えている。インダクタ４１６と４１
７はバイアスのチョークコイルであり、端子４２３、４
２４はバイアス電源に接続される。

【００４５】本発明の第４の実施例では、図４におい
て、直列に挿入された並列共振回路４０５、４１２が、
前述した手法により、第一の周波数ω１に対して容量
的、第二の周波数ω２に対して誘導的に働く（ω１<ω
２）。このとき、トランジスタ端インピーダンスZsは、
スミスチャート上で、ω１、ω２に対して、図５に破線
で示すように、それぞれZs１、Zs２に移動する。

【００４６】また並列に接続された直列共振回路１０
８、１１５が、第一の周波数ω１に対し誘導的、第二の
周波数ω２に対して容量的に働く。このとき、Zs１、Zs
２は、図５の実線のように移動する。

【００４７】かかる構成により、二つの周波数に対して
同じポイントに整合（この場合は５０Ω）がとれるよう
になる。理論的には図３の領域３０１にトランジスタの
入出力インピーダンスが存在する場合、この構成により
二つの周波数で５０Ω整合をとることが出来る。

【００４８】次に、本発明の第５の実施例について説明
する。本発明の第５の実施例は、図４に示した構成にお
いて、並列共振回路４０５、４１２は、第一の周波数ω
１、第二の周波数ω２に対して共に誘導的に働く。この
場合、トランジスタ４０１のインピーダンスが、図３の
領域３０２にあるとき、二つの周波数で５０Ω整合をと
ることが出来る。すなわち、この領域に、デバイスのイ
ンピーダンスが存在する場合、並列共振回路４０５、４
１２はω１に対して、G＝０.０２(S)の定コンダクタン
ス円上の容量性部分（虚数部分が負）、ω２に対して誘
導性部分（虚数部分が正）に、デバイスのインピーダン
スを変換する。

【００４９】次に、本発明の第６の実施例について説明
する。本発明の第６の実施例は、図４に示した構成にお
いて、並列共振回路４０５、４１２は、第一の周波数ω
１、第二の周波数ω２に対して共に容量的に働く。この
場合、トランジスタのインピーダンスが図３の領域３０
３にあるとき、二つの周波数で５０Ω整合をとることが
出来る。すなわち、この領域にデバイスのインピーダン
スが存在する場合、並列共振回路４０５、４１２は、第
一の周波数ω１に対して、G＝０.０２(S)の定コンダク
タンス円上の誘導性部分（虚数部分が正）、第二の周波
数ω２に対して、容量性部分（虚数部分が負）に、デバ
イスのインピーダンスを変換する。

【００５０】図６は、本発明のさらに別の実施例の構成
を示す図である。図６を参照すると、エミッタが接地さ
れたトランジスタ６０１の入力（ベース）６０２と接地
間に並列に接続されたキャパシタ６０３とインダクタ６
０４よりなる並列共振回路６０５と、トランジスタ６０
１の入力６０２と入力端子６２１間に直列に接続された
キャパシタ６０６とインダクタ６０７よりなる直列共振
回路６０８と、トランジスタ６０１の出力（コレクタ）
６０９と接地間に並列に接続されたキャパシタ６１０と
インダクタ６１１よりなる並列共振回路６１２と、トラ
ンジスタ６０１の出力６０９と出力端子６２２間に直列
に接続されたキャパシタ６１３とインダクタ６１４より
なる直列共振回路６１５と、を具備している。インダク
タ６１６と６１７は、バイアスのチョークコイルであ
る。なお６１８と６１９は、DCカット用のコンデンサで
ある。

【００５１】次に、本発明の第７の実施例について説明
する。本発明の第７の実施例は、図６に示した構成にお
いて、並列共振回路６０５、６１２が、前述した手法に
より、第一の周波数ω１に対して誘導的、第二の周波数
ω２に対して容量的に働く（ω１<ω２）。このとき、
トランジスタ端インピーダンスZsは、スミスチャート上
で、ω１、ω２に対して、図７に破線で示すように、そ
れぞれZs１、Zs２に移動する。

【００５２】また、直列共振回路６０８、６１５が周波
数ω１に対して容量的、周波数ω２に対して誘導的に働
く。このとき、Zs１、Zs２は、図７の実線のように移動
する。こうすることにより、二つの周波数に対して、同
じポイントに整合（この場合は５０Ω）がとれるように
なる。

【００５３】理論的には、図８の領域８０１に、トラン
ジスタの入出力インピーダンスが存在する場合、この構
成により、二つの周波数で、５０Ω整合をとることが出
来る。

【００５４】次に、本発明の第８の実施例について説明
する。本発明の第８の実施例は、図６に示した構成にお
いて、並列共振回路６０５、６１２が、第一の周波数ω
１、第二の周波数ω２に対して共に誘導的に働く。この
場合、トランジスタのインピーダンスが図８の領域８０
２にあるとき、二つの周波数で５０Ω整合をとることが
出来る。すなわち、この領域に、デバイスのインピーダ
ンスが存在する場合、並列共振回路６０５、６１２は、
ω１に対して、R＝５０Ωの定抵抗円上の誘導性部分
（虚数部分が正）、ω２に対して容量性部分（虚数部分
が負）にデバイスのインピーダンスを変換する。

【００５５】次に、本発明の第９の実施例について説明
する。本発明の第９の実施例は、図６に示した構成にお
いて、並列共振回路６０５、６１２が、第一の周波数ω
１、第二の周波数ω２に対して、共に、容量的に働く。
この場合、トランジスタのインピーダンスが図８の領域
８０３にあるとき、二つの周波数で５０Ω整合をとるこ
とが出来る。すなわち、この領域にデバイスのインピー
ダンスが存在する場合、並列共振回路６０５、６１２
は、ω１に対してR＝５０Ωの定抵抗円上の誘導性部分
（虚数部分が正）、ω２に対して容量性部分（虚数部分
が負）にデバイスのインピーダンスを変換する。

【００５６】図９は、本発明のさらに別の実施例の構成
を示す図である。図９を参照すると、この実施例は、エ
ミッタが接地されたトランジスタ９０１の入力（ベー
ス）９０２と接地間に直列に接続されたキャパシタ９０
３とインダクタ９０４よりなる直列共振回路９０５と、
トランジスタ９０１の入力９０２と入力端子９２１間に
並列に接続されたキャパシタ９０６とインダクタ９０７
よりなる並列共振回路９０８と、トランジスタ９０１の
出力（コレクタ）９０９と接地間に直列に接続されたキ
ャパシタ９１０とインダクタ９１１よりなる直列共振回
路９１２と、トランジスタ９０１の出力９０９と出力端
子９２２間に並列に接続されたキャパシタ９１３とイン
ダクタ９１４よりなる並列共振回路９１５とを具備して
いる。インダクタ９１６と９１７はバイアスのチョーク
コイルであり、端子９２３、９２４よりバイアス電圧が
供給される。

【００５７】次に、本発明の第１０の実施例について説
明する。本発明の第１０の実施例は、図９に示した構成
において、直列共振回路９０５、９１２が、前述した手
法により、第一の周波数ω１に対して誘導的、第二の周
波数ω２に対して容量的に働く（ω１<ω２）。このと
き、トランジスタ端インピーダンスZsはスミスチャート
上で、ω１、ω２に対して、図１０に破線で示すよう
に、それぞれZs１、Zs２に移動する。

【００５８】また直列に接続された並列共振回路９０
８、９１５が周波数ω１に対し容量的、周波数ω２に対
して誘導的に働く。このとき、Zs１、Zs２は、図１０の
実線のように移動する。こうすることにより二つの周波
数に対して同じポイントに整合（この場合は５０Ω）が
とれるようになる。

【００５９】理論的には、図８の領域８０１にトランジ
スタの入出力インピーダンスが存在する場合、この構成
により、二つの周波数で５０Ω整合をとることが出来
る。

【００６０】次に、本発明の第１１の実施例について説
明する。本発明の第１１の実施例は、図９に示した構成
において、直列共振回路９０５、９１２を第一の周波数
ω１、第二の周波数ω２に対して共に誘導的に働く。こ
の場合、トランジスタ９０１のインピーダンスが図８の
領域８０２にあるとき、二つの周波数で５０Ω整合をと
ることが出来る。すなわち、この領域にデバイス（トラ
ンジスタ９０１）のインピーダンスが存在する場合、並
列共振回路９０５、９１２は、ω１に対して、R＝５０
Ωの定抵抗円上の誘導性部分（虚数部分が正）、ω２に
対して、容量性部分（虚数部分が負）に、デバイスのイ
ンピーダンスを変換する。

【００６１】次に、本発明の第１２の実施例について説
明する。本発明の第１２の実施例は、図９に示した構成
において、直列共振回路９０５、９１２は、第一の周波
数ω１、第二の周波数ω２に対して共に容量的に働く。
この場合、トランジスタのインピーダンスが図３の領域
３０３にあるとき、二つの周波数で５０Ω整合をとるこ
とが出来る。つまり、この領域にデバイスのインピーダ
ンスが存在する場合、並列共振回路９０５、９１２はω
１に対してR＝５０Ωの定抵抗円上の誘導性部分（虚数
部分が正）、ω２に対して容量性部分（虚数部分が負）
にデバイスのインピーダンスを変換する。

【００６２】以上、前記第１乃至１２の実施例におい
て、それぞれ入力と出力の整合回路は、同じ形式である
が、混在している場合でも、同様な効果を得ることが出
来る。

【００６３】図１１は、本発明の第１３の実施例の構成
を示す図である。図１１を参照すると、この実施例は、
エミッタが接地されたトランジスタ１１０１の入力（ベ
ース）１１０２と入力端子１１２１の間に直列に接続さ
れている、位相回転素子１１０３と、キャパシタ１１０
４とインダクタ１１０５を並列接続してなる並列共振回
路１１０６を備え、トランジスタ１１０１の出力（コレ
クタ）１１０７と出力端子１１２２の間に直列に接続さ
れた、位相回転素子１１０８と、キャパシタ１１０９と
インダクタ１１１０を並列接続してなる並列共振回路１
１１１と、を具備している。トランジスタ１１０１の入
出力のインピーダンスを位相回転により、第一の周波数
ω１に対して誘導的、第二の周波数ω２に対して容量的
な状態になるように設定し、さらに第一の周波数ω１に
対して容量性、第二の周波数ω２に対して誘導性になる
並列共振回路を直列に接続し、二つの周波数に対して同
時に整合状態をとる。トランジスタ端インピーダンスZs
は、位相回転素子１１０３、１１０８により、スミスチ
ャート上で、周波数ω１、ω２に対して、図１２に破線
で示すように、それぞれ第一の周波数ω１のときに、誘
導性インピーダンスZs１、第二の周波数ω２のときに、
容量性インピーダンスZs２に移動する（この場合、ω１
<ω２）。

【００６４】また並列共振回路１１０６、１１１１が第
一の周波数ω１に対して容量的、第二の周波数ω２に対
して誘導的に働くとき、図１２の実線のように移動す
る。こうすることにより、二つの周波数に対して整合
（この場合５０Ω整合）がとれる。またデバイスのイン
ピーダンスを最適な整合ポイントに近づけることが可能
である。

【００６５】図１３は、本発明の第１４の実施例の構成
を示す図である。図１３を参照すると、この実施例は、
トランジスタ１３０１の入力（ベース）１３０２と入力
端子１３２１間に接続された位相回転素子１３０３と、
入力端子１３２１と位相回転素子１３０３の接続点と接
地間に、直列に接続されたキャパシタ１３０４とインダ
クタ１３０５よりなる直列共振回路１３０６と、トラン
ジスタ１３０１の出力（コレクタ）１３０７と出力端子
１３２２間に接続された位相回転素子１３０８と、位相
回転素子１３０８と出力端子１３２２の接続点と接地間
に接続されたキャパシタ１３０９とインダクタ１３１０
よりなる直列共振回路１３１１とを具備している。この
回路構成では、トランジスタ１３０１の入出力のインピ
ーダンスを、位相回転により、第一の周波数ω１に対し
て容量的、第二の周波数ω２に対して誘導的な状態にな
るように設定し、さらに、第一の周波数ω１に対して、
誘導性、第二の周波数ω２に対して容量性になる回路を
並列に接続し、二つの周波数に対して、同時に、整合状
態をとる。

【００６６】トランジスタ端インピーダンスZsは、位相
回転素子１３０３、１３０８により、スミスチャート上
で、周波数ω１、ω２に対して、図１４に破線で示すよ
うに、それぞれ第一の周波数ω１のときに容量性インピ
ーダンスZs１、第二の周波数ω２のときに誘導性インピ
ーダンスZs２に移動する（この場合ω１<ω２）。

【００６７】また並列共振回路１３０６、１３１１は、
第一の周波数ω１に対し誘導的、第二の周波数ω２に対
して容量的に働くとき、図１４の実線のように移動す
る。こうすることにより二つの周波数に対して整合（こ
の場合５０Ω整合）がとれるようになる。こうすること
によりデバイスのインピーダンスを最適な整合ポイント
に近づけることが可能である。

【００６８】本発明の第１５の実施例として、前記第１
乃至１４の各実施例において、二つの周波数に対して、
信号源または負荷から見た反射係数が、０.３以下の整
合状態、すなわち整合状態が増幅器の最大利得を実現す
る。二つの周波数において、負荷あるいは信号源からみ
た反射係数が、０.３以下、即ち−１０dB以下の反射係
数である場合、その増幅回路は、もっとも電力損失が少
ないため、最大の利得を得ることが出来る。

【００６９】また本発明の第１６の実施例として、前記
第１乃至１４の各実施例において、整合状態が二つの周
波数に対して増幅器の最小雑音特性を実現する整合状態
から０.５dB高い定雑音指数円内にある。この場合、雑
音特性の最適値からの劣化を１２%以内に抑えることが
出来、優れた低雑音増幅器を実現できる。

【００７０】また本発明の第１７の実施例として、前記
第１乃至１４の各実施例において、整合状態が二つの周
波数に対して増幅器の最大飽和出力を実現する整合状態
から０.５dB低い定出力円内にある。この場合、飽和出
力の高い送信用パワーアンプにおいて、飽和出力の劣化
を最適値から１２%以内に抑えることが出来る。

【００７１】また本発明の第１８の実施例として、前記
第１乃至１４の各実施例において、整合状態が二つの周
波数に対して、増幅器の最大効率を実現する整合状態か
ら、５%低い定効率円にある。

【００７２】携帯電話機等の移動体端末のパワーアンプ
の消費電力は、全体の約６割を占めるため、効率の劣化
を最小限に抑えた増幅器を実現できる本発明は有効であ
る。

【００７３】前記各実施例においては、増幅回路のトラ
ンジスタとして、バイポーラトランジスタを用いたが、
電界効果トランジスタを用いてもよい。バイポーラトラ
ンジスタを用いる場合には、高利得な、電解効果トラン
ジスタを用いる場合には、シリコン系デバイスであれば
低コスト、化合物系デバイスであれば、高効率な増幅回
路を構成することができる。システムの要求仕様に応じ
て、最適なデバイスが適宜選択される。

【００７４】

【発明の効果】以上説明したように、本発明によれば、
第一の周波数に対して容量性となり、第二の周波数に対
して誘導性となる回路を少なくとも一つ用いて整合回路
を構成し、前記第一、第二の周波数に対して同時に整合
状態をとる構成としたことにより、一つのアンプ構成
で、二つの帯域をカバーすることが出来きる、という効
果を奏するものであり、従来の回路構成と比べ、素子サ
イズ、素子数減により、増幅回路の占めるエリアの低
減、コスト低減を図ることが出来る。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の一実施例のインピーダンス変換の軌跡
を示す図である。

【図３】本発明の第１〜６の実施例による５０Ωへの変
換が可能なトランジスタのインピーダンス領域を示す図
である。

【図４】本発明の第４の実施例の構成を示す図である。

【図５】本発明の第４の実施例のインピーダンス変換の
軌跡を示す図である。

【図６】本発明の第７の実施例の構成を示す図である。

【図７】本発明の第７の実施例のインピーダンス変換の
軌跡を示す図である。

【図８】本発明の第７〜１２の実施例による５０Ωへの
変換が可能なトランジスタのインピーダンス領域を示す
図である。

【図９】本発明の第１０の実施例の構成を示す図であ
る。

【図１０】本発明の第１０の実施例のインピーダンス変
換の軌跡を示す図である。

【図１１】本発明の第１３の実施例の構成を示す図であ
る。

【図１２】本発明の第１３の実施例のインピーダンス変
換の軌跡を示す図である。

【図１３】本発明の第１４の実施例の構成を示す図であ
る。

【図１４】本発明の第１４の実施例のインピーダンス変
換の軌跡を示す図である。

【図１５】従来の増幅回路の構成を示す図である。

【符号の説明】

１０１、４０１、６０１、９０１、９０１、１１０１、
１３１１ トランジスタ １０２、１０９、４０２、４０９、６０２、６０９、９
０２、９０９、１１０２、１１０７、１３０２、１３０
７ 入出力端子 １０３、１０６、１１０、１１３、４０３、４０６、４
１０、４１３、６０３、６０６、６１０、６１３、６１
８、６１９、９０３、９０６、９１０、９１３、１１０
４、１１０９、１３０４、１３０９ キャパシタ １０４、１０７、１１１、１１４、１１６、１１７、４
０４、４０７、４１１、４１４、４１６、４１７、６０
４、６０７、６１１、６１４、６１６、６１７、９０
４、９０７、９１１、９１４、９１６、９１７、１１０
５、１１１０、１３０５、１３１０ インダクタ １０５、１０８、１１２、１１５、４０５、４０８、４
１２、４１５、６０５、６０８、６１２、６１５、９０
５、９０８、９１２、９１５、１１０６、１１１１、１
３０６、１３１１ 整合回路素子 １２１、４２１、６２１、９２１、１１２１、１３２１
入力端子 １２２、４２２、６２２、９２２、１１２２、１３２２
出力端子 １１０３、１１０８、１３０３、１３０８ 位相回転素
子（伝送線路） ３０１、３０２、３０３、８０１、８０２、８０３ イ
ンピーダンス領域

Claims (31)

【特許請求の範囲】
1. 【請求項１】増幅器の入出力に整合回路を具備したアナ
   ログ増幅回路において、 第一の周波数に対して容量性となり、第二の周波数に対
   して誘導性となる回路を少なくとも一つ用いて前記整合
   回路を構成し、前記第一、第二の周波数に対して同時に
   整合状態をとる、構成とされている、ことを特徴とする
   アナログ増幅回路。
2. 【請求項２】請求項１記載のアナログ増幅回路におい
   て、前記第一の周波数に対して容量性となり、前記第二
   の周波数に対して誘導性になる回路として、インダクタ
   とキャパシタの直列共振回路を用いる、ことを特徴とす
   るアナログ増幅回路。
3. 【請求項３】請求項１記載のアナログ増幅回路におい
   て、前記第一の周波数に対して容量性となり、前記第二
   の周波数に対して誘導性になる回路として、インダクタ
   とキャパシタの並列共振回路を用いる、ことを特徴とす
   るアナログ増幅回路。
4. 【請求項４】増幅器の入出力に整合回路を具備したアナ
   ログ増幅回路において、 信号を位相回転させる位相回転素子を備え、増幅器のイ
   ンピーダンスを第一の周波数に対して誘導的となり、第
   二の周波数に対して容量的な状態になるように設定し、 さらに第一の周波数に対して容量性となり、第二の周波
   数に対して誘導性になる回路を用いて、前記第一、第二
   の周波数に対して同時に整合状態をとる、構成とされて
   いる、ことを特徴とするアナログ増幅回路。
5. 【請求項５】請求項４記載のアナログ増幅回路におい
   て、 前記第一の周波数に対して容量性となり、前記第二の周
   波数に対して誘導性になる回路として、インダクタとキ
   ャパシタの直列共振回路を用いる、ことを特徴とするア
   ナログ増幅回路。
6. 【請求項６】請求項４記載のアナログ増幅回路におい
   て、 前記第一の周波数に対して容量性となり、前記第二の周
   波数に対して誘導性になる回路として、インダクタとキ
   ャパシタの並列共振回路を用いる、ことを特徴とするア
   ナログ増幅回路。
7. 【請求項７】請求項４記載のアナログ増幅回路におい
   て、 前記位相回転素子が伝送線路よりなる、ことを特徴とす
   るアナログ増幅回路。
8. 【請求項８】請求項１乃至７のいずれか一に記載のアナ
   ログ増幅回路において、 整合状態におけるインピーダンスが、前記第一、第二の
   周波数に対して信号源および負荷から見た反射係数が共
   に０.３以下の状態である、ことを特徴とするアナログ
   増幅回路。
9. 【請求項９】請求項１乃至７のいずれか一に記載のアナ
   ログ増幅回路において、 整合状態におけるインピーダンスが、前記第一、第二の
   周波数に対して増幅器の最小雑音特性を実現する整合状
   態からスミスチャート上の０.５dB高い定雑音指数円内
   にある、ことを特徴とするアナログ増幅回路。
10. 【請求項１０】請求項１乃至７のいずれか一に記載のア
    ナログ増幅回路において、 整合状態におけるインピーダンスが、前記第一、第二の
    周波数に対して増幅器の最大飽和出力を実現する整合状
    態からスミスチャート上の０.５dB低い定出力曲線内に
    ある、ことを特徴とするアナログ増幅回路。
11. 【請求項１１】請求項１乃至７のいずれか一に記載のア
    ナログ増幅回路において、 整合状態におけるインピーダンスが、前記第一、第二の
    周波数に対して増幅器の最大効率を実現する整合状態か
    らスミスチャート上の５%低い定効率曲線内にある、こ
    とを特徴とするアナログ増幅回路。
12. 【請求項１２】請求項１乃至７のいずれか一に記載のア
    ナログ増幅回路において、 前記増幅器がバイポーラトランジスタよりなる、ことを
    特徴とするアナログ増幅回路。
13. 【請求項１３】請求項１乃至７のいずれか一に記載のア
    ナログ増幅回路において、 前記増幅器が電界効果トランジスタよりなる、ことを特
    徴とするアナログ増幅回路。
14. 【請求項１４】前記整合回路として、 前記増幅器をなすトランジスタの入力と入力端子間に直
    列に接続された第一のキャパシタと第一のインダクタよ
    りなる第一の直列共振回路と、 前記入力端子と前記第一の直列共振回路の接続点と接地
    間に並列接続された第二のキャパシタと第二のインダク
    タよりなる第一の並列共振回路と、 前記トランジスタの出力と出力端子間に直列に接続され
    た第三のキャパシタと第三のインダクタよりなる第二の
    直列共振回路と、 前記出力端子と前記第二の直列共振回路の接続点と接地
    間に並列接続された第四のキャパシタと第四のインダク
    タよりなる第二の並列共振回路と、 を備え、 前記第１、及び第二の並列共振回路が、前記第一の周波
    数に対して容量的に働き、前記第二の周波数に対して誘
    導的に働き、前記第一、及び第二の周波数に対してイン
    ピーダンスの整合をとる構成としたことを特徴とする請
    求項１記載のアナログ増幅回路。
15. 【請求項１５】前記第１、及び第二の直列共振回路は、
    前記第一の周波数に対して誘導的に働き、前記第二の周
    波数に対して容量的に働くことを特徴とする請求項１４
    記載のアナログ増幅回路。
16. 【請求項１６】前記第１、及び第二の直列共振回路は、
    前記第一、第二の周波数に対してともに誘導的に働き、
    前記トランジスタのインピーダンスが所定の範囲にある
    とき、前記第１、及び第二の直列共振回路は、前記第一
    の周波数に対して容量性成分、前記第二の周波数に対し
    て誘導性成分に、インピーダンスを変換する、ことを特
    徴とする請求項１４記載のアナログ増幅回路。
17. 【請求項１７】前記第１、及び第二の直列共振回路は、
    前記第一、第二の周波数に対してともに容量的に働き、
    前記トランジスタのインピーダンスが所定の範囲にある
    とき、前記第１、及び第二の直列共振回路は、前記第一
    の周波数に対して誘導性成分、前記第二の周波数に対し
    て容量性成分に、インピーダンスを変換する、ことを特
    徴とする請求項１４記載のアナログ増幅回路。
18. 【請求項１８】前記整合回路として、 前記増幅器をなすトランジスタの入力と入力端子間に並
    列に接続された第一のキャパシタと第一のインダクタよ
    りなる第一の並列共振回路と、 前記入力端子と前記第一の並列共振回路の接続点と接地
    間に直列接続された第二のキャパシタと第二のインダク
    タよりなる第一の直列共振回路と、 前記トランジスタの出力と出力端子間に並列に接続され
    た第三のキャパシタと第三のインダクタよりなる第二の
    並列共振回路と、 前記出力端子と前記第二の並列共振回路との接続点と接
    地間に直列接続された第四のキャパシタと第四のインダ
    クタよりなる第二の直列共振回路と、 を備え、 前記第１、及び第二の並列共振回路は、前記第一の周波
    数に対して容量的に働き、前記第二の周波数に対して誘
    導的に働き、前記第一、及び第二の周波数に対してイン
    ピーダンスの整合をとる構成としたことを特徴とする請
    求項１記載のアナログ増幅回路。
19. 【請求項１９】前記第１、及び第二の直列共振回路が、
    前記第一の周波数に対して誘導的に働き、前記第二の周
    波数に対して容量的に働く、ことを特徴とする請求項１
    ８記載のアナログ増幅回路。
20. 【請求項２０】前記第１、及び第二の直列共振回路は、
    前記第一、第二の周波数に対してともに誘導的に働き、
    前記トランジスタのインピーダンスが所定の範囲にある
    ときに、前記第一の周波数に対して容量性成分、前記第
    二の周波数に対して誘導性成分に、インピーダンスを変
    換する、ことを特徴とする請求項１８記載のアナログ増
    幅回路。
21. 【請求項２１】前記第１、及び第二の直列共振回路は、
    前記第一、第二の周波数に対してともに容量的に働き、
    前記トランジスタのインピーダンスが所定の範囲にある
    とき、前記第一の周波数に対して誘導性成分、前記第二
    の周波数に対して容量性成分に、インピーダンスを変換
    する、ことを特徴とする請求項１８記載のアナログ増幅
    回路。
22. 【請求項２２】前記整合回路として、 前記増幅器をなすトランジスタの入力と入力端子間に直
    列に接続された第一のキャパシタと第一のインダクタよ
    りなる第一の直列共振回路と、 前記トランジスタの入力と前記第一の直列共振回路の接
    続点と接地間に並列接続された第二のキャパシタと第二
    のインダクタよりなる第一の並列共振回路と、前記トラ
    ンジスタの出力と出力端子間に直列に接続された第三の
    キャパシタと第三のインダクタよりなる第二の直列共振
    回路と、 前記トランジスタの出力と前記第二の直列共振回路との
    接続点と接地間に並列接続された第四のキャパシタと第
    四のインダクタよりなる第二の並列共振回路と、 を備え、 前記第１、及び第二の直列共振回路は、前記第一の周波
    数に対して容量的に働き、前記第二の周波数に対して誘
    導的に働き、前記第一、及び第二の周波数に対してイン
    ピーダンスの整合をとる構成としたことを特徴とする請
    求項１記載のアナログ増幅回路。
23. 【請求項２３】前記第１、及び第二の並列共振回路は、
    前記第一の周波数に対して誘導的に働き、前記第二の周
    波数に対して容量的に働く、ことを特徴とする請求項２
    ２記載のアナログ増幅回路。
24. 【請求項２４】前記第１、及び第二の並列共振回路は、
    前記第一、第二の周波数に対してともに誘導的に働き、
    前記トランジスタのインピーダンスが所定の範囲にある
    とき、前記第一の周波数に対して誘導性成分、前記第二
    の周波数に対して容量性成分に、インピーダンスを変換
    する、ことを特徴とする請求項２２記載のアナログ増幅
    回路。
25. 【請求項２５】前記第１、及び第二の並列共振回路は、
    前記第一、第二の周波数に対してともに容量的に働き、
    前記トランジスタのインピーダンスが所定の範囲にある
    とき、前記第１、及び第二の並列共振回路は、前記第一
    の周波数に対して誘導性成分、前記第二の周波数に対し
    て容量性成分に、インピーダンスを変換する、ことを特
    徴とする請求項２２記載のアナログ増幅回路。
26. 【請求項２６】前記整合回路として、 前記増幅器をなすトランジスタの入力と入力端子間に並
    列に接続された第一のキャパシタと第一のインダクタよ
    りなる第一の並列共振回路と、 前記トランジスタの入力と前記第一の並列共振回路の接
    続点と接地間に直列接続された第二のキャパシタと第二
    のインダクタよりなる第一の直列共振回路と、前記トラ
    ンジスタの出力と出力端子間に並列に接続された第三の
    キャパシタと第三のインダクタよりなる第二の並列共振
    回路と、 前記トランジスタの出力と前記第二の並列共振回路との
    接続点と接地間に直列接続された第四のキャパシタと第
    四のインダクタよりなる第二の直列共振回路と、 を備え、 前記第１、及び第二の並列共振回路は、前記第一の周波
    数に対して容量的に働き、前記第二の周波数に対して誘
    導的に働き、前記第一、及び第二の周波数に対してイン
    ピーダンスの整合をとる構成としたことを特徴とする請
    求項１記載のアナログ増幅回路。
27. 【請求項２７】前記第１、及び第二の直列共振回路は、
    前記第一の周波数に対して誘導的に働き、前記第二の周
    波数に対して容量的に働く、ことを特徴とする請求項２
    ６記載のアナログ増幅回路。
28. 【請求項２８】前記第１、及び第二の直列共振回路は、
    前記第一、第二の周波数に対してともに誘導的又は、と
    もに容量的に働き、前記トランジスタのインピーダンス
    が所定の範囲にあるとき、前記第１、及び第二の直列共
    振回路は、前記第一の周波数に対して誘導性成分、前記
    第二の周波数に対して容量性成分に、インピーダンスを
    変換する、ことを特徴とする請求項２６記載のアナログ
    増幅回路。
29. 【請求項２９】前記増幅器をなすトランジスタの入力と
    入力端子間に、並列に接続された第一のキャパシタと第
    一のインダクタよりなる第一の共振回路と、第一の位相
    回転素子とを直列接続し、 前記トランジスタの出力と出力端子間に、並列に接続さ
    れた第二のキャパシタと第二のインダクタよりなる第二
    の共振回路と、第二の位相回転素子の直列回路とを直列
    接続し、 前記増幅器のインピーダンスが第一の周波数で誘導性、
    第二の周波数で容量性となるように、前記位相回転素子
    で位相回転させ、前記共振回路によって、スミスチャー
    トの中心付近にインピーダンスを変換する構成とされて
    いる、ことを特徴とする請求項４記載のアナログ増幅回
    路。
30. 【請求項３０】前記第１、第二の共振回路が、キャパシ
    タとインダクタの直列共振回路、又は、キャパシタとイ
    ンダクタの並列共振回路よりなる、ことを特徴とする請
    求項２９記載のアナログ増幅回路。
31. 【請求項３１】前記第１の周波数が、前記第２の周波数
    よりも低い周波数帯のものである、ことを特徴とする請
    求項１４乃至３０のいずれか一に記載のアナログ増幅回
    路。