CN104733810B

CN104733810B - 开关电路及高频模块

Info

Publication number: CN104733810B
Application number: CN201410673640.9A
Authority: CN
Inventors: 岸本健
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-12-24
Filing date: 2014-11-21
Publication date: 2019-06-21
Anticipated expiration: 2034-11-21
Also published as: JP5862653B2; JP2015122627A; US10756727B2; CN104733810A; US20150180467A1

Abstract

本发明提供一种不易受谐振频率的影响，且能抑制隔离特性的变动的开关电路以及包括该开关电路的高频模块。开关电路(10)包括：第一输出输入端子(T1)、第二输入输出端子(T2)、第三输入输出端子(T3)、第一晶体管(11)、第二晶体管(12)、电感器(14)、电阻(16)。第一晶体管(11)电连接在第一输入输出端子(T1)和第二输入输出端子(T2)之间。第二晶体管(12)电连接在第一输入输出端子(T1)和第三输入输出端子(T3)之间。电感器(14)及电阻(16)串联电连接在第二输入输出端子(T2)和第三输入输出端子(T3)之间。

Description

开关电路及高频模块

技术领域

本发明涉及开关电路及具备该开关电路的高频模块。

背景技术

高频开关是用于切换高频信号的传输路径的开关。例如，在移动电话或无线LAN(Local Area Network：局域网)等这样的无线通信设备中，高频开关用于切换各频带(Band)、或者用于在发送信号的传输路径和接收信号的传输路径之间进行相互切换。

例如，日本专利特开平9-107203号公报(专利文献1)中公开了SPDT(Single PoleDouble Throw：单刀双掷)开关电路。该开关电路的目的在于获得所期望频率下的高隔离性。开关电路对第一传输路径和第二传输路径进行切换，该第一传输路径从输入输出端子向接收端子传输信号，该第二传输路径从发送端子向输入输出端子传输信号。开关电路包括设置于发送端子与接收端子之间的电感器。

现有技术文献

专利文献

专利文献1：日本专利特开平9-107203号公报

发明内容

发明所要解决的问题

根据上述文献，由FET(场效应晶体管)具有的寄生电容和电感器构成谐振电路。谐振电路的谐振频率设定为使用频率。由此，在该使用频率中，能期待实现较高的隔离性。

然而，开关电路的隔离性越高，在包含该使用频率的规定频带中，隔离性的偏差变大。因电感值的偏离或者FET寄生电容的偏离这样的原因而导致谐振频率发生变动。因而，可能会发生如下问题：在隔离性的偏差较大的情况下，由于谐振频率发生变动，因此在具有相同结构的多个开关电路之间隔离特性较大偏离。

因而，本发明的目的在于，提供一种不易受谐振频率的影响，且能抑制隔离特性的变动的开关电路以及包括该开关电路的高频模块。

解决技术问题所采用的技术方案

本发明的一个方面所涉及的开关电路包括：第一输入输出端子；第二输入输出端子；第三输入输出端子；第一FET，其将源极端以及漏极端中的一方与第一输入输出端子电连接，且将源极端及漏极端中的另一方与第二输入输出端子电连接；第二FET，其将源极端以及漏极端中的一方与第一输入输出端子电连接，且将源极端及漏极端中的另一方与第三输入输出端子电连接；以及串联电连接在第二输入输出端子与第三输入输出端子之间的电感器及电阻。

优选为，第一FET及第二FET中的至少一方包含串联连接在第一输入输出端子、与第二及第三输入输出端子中对应的输入输出端子之间的多个FET元件。多个FET元件中的各FET元件的控制端子构成为接受共用的旁路电压。

优选为，开关电路的所有结构要素集成于半导体基板。

优选为电感器包含通过将导线卷绕于半导体基板的表面而形成的螺旋电感器。

优选为，电阻包含螺旋电感器的电阻分量。

优选为，导线的线宽在5μm以下。

优选为，导线的厚度在2μm以下。

本发明的其它方面所涉及的高频模块包括：上述开关电路；以及低噪声放大器，其具备与第二输入输出端子相连接的输入端。

优选为，高频模块还包括：功率放大器，其具备与第三输入输出端子相连接的输出端。

优选为，高频模块还包括开关元件。开关元件配置在低噪声放大器的输入端与低噪声放大器的输出端之间，对低噪声放大器的输入端是否与低噪声放大器的输出端短路进行切换。

发明效果

根据本发明，能提供一种不易受谐振频率的影响，且能抑制隔离特性的变动的开关电路以及包括该开关电路的高频模块。

附图说明

图1是表示本发明的实施方式所涉及的开关电路的基本结构的电路图。

图2是表示形成第一传输路径时的开关电路10的等效电路图。

图3是表示对本发明的实施方式所涉及的开关电路的隔离特性与使用贴片电感器的现有技术的开关电路的隔离特性进行对比的图。

图4是表示本发明的实施方式所涉及的开关电路中、电感值为10nH(中央侧)时的隔离性以及插入损耗的频率特性的图。

图5是表示本发明的实施方式所涉及的开关电路中、电感值为9nH(-10％)时的隔离性以及插入损耗的频率特性的图。

图6是表示本发明的实施方式所涉及的开关电路中、电感值为11nH(+10％)时的隔离性以及插入损耗的频率特性的图。

图7是表示使用贴片电感器的现有技术的开关电路中、电感值为5.6nH(中央侧)时的隔离性以及插入损耗的频率特性的图。

图8是表示使用贴片电感器的现有技术的开关电路中、电感值为5.1nH(-10％)时的隔离性以及插入损耗的频率特性的图。

图9是表示使用贴片电感器的现有技术的开关电路中、电感值为6.2nH(+10％)时的隔离性以及插入损耗的频率特性的图。

图10是表示本发明的实施方式所涉及的开关电路中、电阻值为50Ω时的隔离性以及插入损耗的频率特性的图。

图11是表示本发明的实施方式所涉及的开关电路中、电阻值为100Ω时的隔离性以及插入损耗的频率特性的图。

图12是表示本发明的实施方式所涉及的开关电路中、电阻值为150Ω时的隔离性以及插入损耗的频率特性的图。

图13是表示本发明的实施方式所涉及的开关电路中、电阻值为200Ω时的隔离性以及插入损耗的频率特性的图。

图14是表示本发明的实施方式所涉及的开关电路中、电阻值为250Ω时的隔离性以及插入损耗的频率特性的图。

图15是表示本发明的实施方式所涉及的开关电路10的优选结构的第一示例的图。

图16是表示本发明的实施方式所涉及的开关电路10的更优选结构的第二示例的图。

图17是表示本发明的实施方式所涉及的开关电路10的更优选结构的第三示例的图。

图18是表示本发明的实施方式所涉及的开关电路10的一个实现例的图。

图19是用于说明图18所示的电感器14的尺寸的图。

图20是示意性表示电感器14的第一俯视图。

图21是示意性表示电感器14的第二俯视图。

图22是表示具备本发明的实施方式所涉及的开关电路10的高频模块100的一个结构例的图。

图23是用于说明从图22所示的高频模块100发送信号时的动作的图。

图24是用于说明图22所示的高频模块100接收信号时的动作的图。

图25是表示包含图22所示的高频模块100的高频电路200的结构的示意图。

具体实施方式

下面，基于附图，说明本发明的实施方式。另外，在以下附图中，对于相同或相当的部分标注相同的参照编号，并不重复其说明。

本说明书中“电连接”包含两个要素直接连接的情况、以及两个要素经由其它要素相连接的情况这两种。“要素”包含无源元件、有源元件、端子以及线路等，但并不限于此。

(开关电路)

图1是表示本发明的实施方式所涉及的开关电路的基本结构的电路图。参照图1，本发明的实施方式所涉及的开关电路10包括：第一输出输入端子T1、第二输入输出端子T2、第三输入输出端子T3、第一晶体管11、第二晶体管12、电感器14、电阻16。本说明书中，“输入输出端子”是指可作为输入端子以及输出端子的任一方利用的端子。因而，并不限于能进行从该端子输入信号及输出信号的元件。

第一晶体管11电连接在第一输入输出端子T1和第二输入输出端子T2之间。第一晶体管11具有第一端1a、第二端1b、控制端子1c。第一晶体管11的第一端1a与第一输入输出端子T1电连接。第一晶体管11的第二端1b与第二输入输出端子T2电连接。第一晶体管11根据施加于控制端子1c的控制电压V1来控制它的导通状态及截止状态。

第二晶体管12电连接在第一输入输出端子T1和第三输入输出端子T3之间。第二晶体管12具有第一端2a、第二端2b、控制端子2c。第二晶体管12的第一端2a与第一输入输出端子T1电连接。第二晶体管12的第二端2b与第三输入输出端子T3电连接。第二晶体管12根据施加于控制端子2c的控制电压V2来控制它的导通状态及截止状态。

具体而言，第一晶体管11及第二晶体管12分别是FET。第一晶体管11的第一端1a是FET的源极端，第一晶体管11的第二端1b是FET的漏极端。同样，第二晶体管12的第一端2a是FET的源极端，第二晶体管12的第二端2b是FET的漏极端。其中，也可以FET的第一端(1a、2a)是该FET的漏极端，FET的第二端(1b、2b)是该FET的源极端。

上述“第一端”及“第二端”也可分别称为“第一输入输出电极”及“第二输入输出电极”。此外，“漏极端”及“源极端”也可以分别称为“漏极电极”及“源极电极”。

电感器14及电阻16串联电连接在第二输入输出端子T2和第三输入输出端子T3之间。因而，电感器14的一端与第二输入输出端子T2及第一晶体管11的第二端1b电连接。电感器14的另一端与电阻16的一端相连接。电阻16的另一端与第三输入输出端子T3及第二晶体管12的第二端2b电连接。

图1所示的开关电路10能起到SPDT开关的功能。在该情况下，第一晶体管11和第二晶体管12互补地导通截止。

更具体而言，将第一晶体管11设为导通状态，将第二晶体管12设为截止状态。在该情况下，在第一输入输出端子T1和第二输入输出端子T2之间形成第一传输路径。另一方面，将第一晶体管11设为截止状态，将第二晶体管12设为导通状态。在该情况下，在第一输入输出端子T1和第三输入输出端子T3之间形成第二传输路径。

图2是表示形成第一传输路径时的开关电路10的等效电路图。参照图2，第一传输路径等效地表示作为连接第一输入输出端子T1和第二输入输出端子T2的线路。另一方面，由于第二传输路径被切断，因此第二晶体管12等效地表现为电容Coff。

电感器14和电容Coff构成并联谐振电路。另外，对于电阻16的作用将在后文进行说明。在并联谐振电路的谐振频率下，能提高第一输入输出端子T1和第三输入输出端子T3之间的隔离性。

该并联谐振电路的谐振频率由电感器14的电感值和电容Coff的电容值所决定。具体而言，将谐振频率设定为开关电路10的动作频带内所期望的频率(例如中心频率)。因而，开关电路10能在动作频带中实现高隔离性。

另外，形成第二传输路径时的开关电路10的等效电路与将图2的等效电路图中的第二输入输出端子T2和第三输入输出端子相替换的电路相同。因而，在形成第二传输路径的情况下，在谐振电路的谐振频率下能提高第一输入输出端子T1和第二输入输出端子T2之间的隔离性。

由电感器14及电容Coff构成的并联谐振电路的Q值能表示为ω₀/(ω₂－ω₁)。ω₀是并联谐振电路的谐振频率。ω₁是在比谐振频率ω₀低频侧、振动能量成为峰值的一半的频率。ω₂是在比谐振频率高频侧、振动能量成为峰值的一半的频率。将(ω₂－ω₁)称为半幅值。

假设在图2所示的并联谐振电路中省略了电阻16。在该情况下，并联谐振电路的Q会变高。Q值越高，就能在谐振频率下实现越高的隔离性。

因而，若并联谐振电路的Q值变高，则半幅值变小。因而，包含该谐振频率的规定频带内的隔离性的偏差增大。此处，隔离性的偏差能定义为在某个频带中、隔离性最大值与最小值之间的差。

由于电感器14的电感值的偏离、或者电容Coff的电容值的偏离这样的原因而导致并联谐振电路的谐振频率ω₀发生变动。因而，在隔离性的偏离较大的情况下，由于谐振频率发生变动，因此在具有相同结构的多个开关电路之间隔离特性较大偏离。

本发明的实施方式中，开关电路10包括与电感器14串联连接的电阻16。利用电阻16能在谐振电路的Q值下降的情况下扩大半幅值。由此，能在较宽的频带中缩小隔离性的偏差。其结果是，相对于电感器14的电感值的偏离、或者电容Coff的电容值的偏离，能实现隔离性偏差的偏离较小的开关电路。

图3是表示对本发明的实施方式所涉及的开关电路的隔离特性与使用贴片电感器的现有技术的开关电路的隔离特性进行对比的图。参照图3，曲线A1表示根据本发明的实施方式所涉及的开关电路获得的，第一输入输出端子T1和第三输入输出端子T3之间的隔离性的频率特性。曲线A2表示根据使用贴片电感器的现有技术的开关电路获得的，第一输入输出端子T1和第三输入输出端子T3之间的隔离性的频率特性。曲线A3表示第一传输路径将信号从第一输入输出端子T1传输到第二输入输出端子T2的情况下的插入损耗的频率特性。

另外，曲线A1的电感器14的电感值为10nH，电阻16的电阻值为100Ω。曲线A2的贴片电感器的电感值为5.6nH。另外，贴片电感器利用于省略了电阻的现有技术的结构中。对于本发明的实施方式所涉及的开关电路以及现有技术的开关电路在5.5GHz附近谐振时的曲线A1和曲线A2之间的电感值的差异，其是由本发明的实施方式的螺旋电感和由螺旋形结构构成的贴片电感器所具有的寄生电容之差所引起的。

电容Coff的电容值例如为0.0835pF。但是，这些数值是用于说明本发明的一个实施方式的数值。此外，图3所示的频率是用于说明本发明一个实施方式的频率。

“m1”所示的记号表示频率5GHz下第二传输路径的插入损耗。“m2”所示的记号表示频率6GHz下第二传输路径的插入损耗。“m3”所示的记号表示频率5GHz下第一传输路径的隔离性。“m4”所示的记号表示频率谐振频率下第一传输路径的隔离性。“m5”所示的记号表示频率6GHz下第一传输路径的隔离性。曲线A1～A3以及标记m1～m5的定义在后文所说明的图中也相同，因此以后的说明中不再重复。

曲线图的横轴表示频率，曲线图的纵轴表示隔离性以及插入损耗。对于纵轴的数值(负值)，它的绝对值越大，表示隔离性越高。

在使用贴片电感器的现有技术的开关电路的情况下，如曲线A2所示，在谐振频率(5.45GHz附近)隔离性变高。然而，在5GHz～6GHz频率的范围内，隔离性的偏差较大。与此相对，本发明的实施方式中，如曲线A1所示，在5GHz～6GHz频率的范围内，隔离性的偏差较小，为2dB左右。即，通过本发明的实施方式，能在较宽的频带中缩小隔离性偏差。通过本发明的实施方式，在5GHz～6GHz频率的范围内第二传输路径的插入损耗几乎不发生变化。

如上所述，通过本发明的实施方式，例如即使电感器的电感值发生变动，也不易受到谐振频率的影响，且能抑制隔离特性的变动。对于这一点，将示出具体示例来详细说明。

图4～图6是表示变更本发明的实施方式所涉及的开关电路所包含的电感器的电感值时的隔离性以及插入损耗的频率特性的图。图4是表示本发明的实施方式所涉及的开关电路中、电感值为10nH(中央侧)时的隔离性以及插入损耗的频率特性的图。图5是表示本发明的实施方式所涉及的开关电路中、电感值为9nH(-10％)时的隔离性以及插入损耗的频率特性的图。图6是表示本发明的实施方式所涉及的开关电路中、电感值为11nH(+10％)时的隔离性以及插入损耗的频率特性的图。

参照图4～图6，5GHz～6GHz的频带中的隔离性偏差在电感值为10nH的情况下，约为2.017dB，在电感值为9nH的情况下，约为3.03dB，在电感值为11nH的情况下，约为3.895dB。

图7～图9是表示使用贴片电感器的现有技术的开关电路中、变更电感器的电感值时的隔离性以及插入损耗的频率特性的图。图7是表示使用贴片电感器的现有技术的开关电路中、电感值为5.6nH(中央侧)时的隔离性以及插入损耗的频率特性的图。图8是表示使用贴片电感器的现有技术的开关电路中、电感值为5.1nH(-10％)时的隔离性以及插入损耗的频率特性的图。图9是表示使用贴片电感器的现有技术的开关电路中、电感值为6.2nH(+10％)时的隔离性以及插入损耗的频率特性的图。

另外，电感器使用了贴片电感器。为了使贴片电感器的电容较大，且将谐振频率的范围设为5GHz～6GHz，电感值与图4～图6的情况相比较小。图7～图9所示的电感值与图4～图6的情况相比较小的原因在于，由本发明的实施方式的螺旋电感和由螺旋形结构构成的贴片电感器所具有的寄生电容之差所引起。

参照图7～图9，曲线A2表示第二传输路径的隔离性的频率特性，曲线A4表示第一传输路径的插入损耗的频率特性。5GHz～6GHz的频带中的隔离性偏差在电感值为5.6nH的情况下，约为28.322dB，在电感值为5.1nH的情况下，约为27.785dB，在电感值为6.2nH的情况下，约为40.134dB。

如图4～图9所示，通过本发明的实施方式，即使在电感值发生变动的情况下也能利用电阻16缩小隔离偏差。

图10～图14是表示本发明的实施方式所涉及的开关电路中、使电阻16的电阻值变化时的隔离性以及插入损耗的频率特性的图。图10是表示本发明的实施方式所涉及的开关电路中、电阻值为50Ω时的隔离性以及插入损耗的频率特性的图。图11是表示本发明的实施方式所涉及的开关电路中、电阻值为100Ω时的隔离性以及插入损耗的频率特性的图。图12是表示本发明的实施方式所涉及的开关电路中、电阻值为150Ω时的隔离性以及插入损耗的频率特性的图。图13是表示本发明的实施方式所涉及的开关电路中、电阻值为200Ω时的隔离性以及插入损耗的频率特性的图。图14是表示本发明的实施方式所涉及的开关电路中、电阻值为250Ω时的隔离性以及插入损耗的频率特性的图。

参照图10～图14，电阻值越大隔离性降得越低，并且隔离性偏差变小。另一方面，即使电阻值发生变化，频率5GHz下的插入损耗与频率6GHz下的插入损耗之差也不会发生较大的变化。因而，如图10～图14所示，电阻16的电阻值能根据开关电路10所需的隔离性以及隔离性偏差来适当进行设定。

在图1所示的电路中，第一晶体管11以及第二晶体管12均由单一的晶体管构成。然而，本发明的实施方式所涉及的开关电路10的结构并不限于此。例如，也可以如以下所说明的那样，第一晶体管11以及第二晶体管12中的至少一方包含多级连接的多个晶体管元件。

多个晶体管元件串联电连接在第一输入输出端子T1、与第二输入输出端子T2以及第三输入输出端子T3中的对应的端子之间。并且，多级连接的多个晶体管元件的各晶体管元件构成为获得共用的控制电压的控制端子。利用多级连接的多个晶体管元件能提高开关电路的耐电性。另外，多级连接的多个晶体管元件的个数在2个以上即可，并不特别限定。

图15是表示本发明的实施方式所涉及的开关电路10的优选结构的第一示例的图。参照图15，第一晶体管11包括串联连接的晶体管元件11a、11b。晶体管元件11a、11b均为FET。晶体管元件11a的控制端子与晶体管元件11b的控制端子相互连接而构成控制端子1c。因而，晶体管元件11a、11b的各自的控制端子(栅极)获得共用的控制电压V1。

图16是表示本发明的实施方式所涉及的开关电路10的优选结构的第二示例的图。参照图16，第二晶体管12包括串联连接的晶体管元件12a、12b。晶体管元件12a、12b均为FET。晶体管元件12a的控制端子与晶体管元件12b的控制端子相互连接而构成控制端子2c。因而，晶体管元件12a、12b各自的控制端子(栅极)获得共用的控制电压V2。

图17是表示本发明的实施方式所涉及的开关电路10的优选结构的第三示例的图。参照图17，第一晶体管11包括串联连接的晶体管元件11a、11b。并且，第二晶体管12包括串联连接的晶体管元件12a、12b。第一晶体管11的结构及第二晶体管12的结构分别与图15所示的结构以及图16所示的结构相同，因此以后的说明中不再重复。

图18是表示本发明的实施方式所涉及的开关电路10的一个实现例的图。参照图18，开关电路10的所有要素均集成于半导体基板8。具体而言，半导体基板8具有形成有第一晶体管11以及第二晶体管12的晶体管区域5。第一输入输出端子T1、第二输入输出端子T2及第三输入输出端子T3例如由形成于半导体基板8的表面的焊盘来实现。

电感器14是通过将导线(线路)在半导体基板8的表面配置成螺旋状而形成的螺旋电感器。第一晶体管11、第二晶体管12以及电感器14集成于半导体基板8，从而能通过缩短布线长度来减小开关电路10的传输路径中产生的相位差。并且，一般而言，螺旋电感器与贴片电感器的螺旋形结构相比具有寄生电容较小的倾向。第一晶体管11、第二晶体管12以及电感器14集成于半导体基板8，从而能使开关电路小型化。

一个实施方式中，半导体基板8是化合物半导体(例如砷化镓(GaAs)或者锗化硅(SiGe))基板。但是，半导体基板8也可以是硅(Si)基板。图18是易于理解地表示开关电路10的结构要素的图。因而，开关电路10的结构要素的配置并不限于图18所示。

图19是用于说明图18所示的电感器14的尺寸的图。参照图19，电感器14通过由导电性材料(例如金(Au))构成的线路14a形成。本实施方式中，线路14a(导线)的线宽W为5μm以下，线路14a的厚度Th为2μm以下。

通过将线路14a的线宽W设为5μm以下，从而能实现电感器14的小型化。并且，通过将线路14a的厚度Th设为2μm以下，从而能降低在电感器14的线路14a间产生的电容。

电感器14是螺旋电感器，因此线路14a的内周侧的部分与线路14a的外周侧的部分相对。通过该相对的两个部分形成寄生电容。能使得布线的厚度越小，相对部分的面积也越小。由此，能使电感器14(螺旋电感器)的寄生电容减小。因而，能使螺旋电感器的绕组中所产生的电容性耦合减小。

图20是示意性表示电感器14的第一俯视图。参照图20，为了将电感器14的内周侧的端部例如与第二输入输出端子T2(参照图18)相连接，设置有跨接部19。电感器14的外周侧的端部例如与第三输入输出端子T3(参照图18)相连接。根据该结构，利用电感器14的电阻分量能实现电阻16。因而，能使平面布局变得紧凑，因此能缩小开关电路10的尺寸。另外，为了易于理解地说明电感器14，图20中未表示晶体管区域5(图21也同样)。

图21是示意性表示电感器14的第二俯视图。如图21所示，为了获得所期望的电阻值，也可以不仅利用电感器14的电阻分量，还利用与电感器14相连的电阻来实现电阻16。电阻16例如可以形成于半导体基板8中，也可以形成于半导体基板8的表面。此外，也可以将用于使电感器14的内周侧的端部与第二输入输出端子T2相连接的跨接部(引出线)作为电阻16使用。

(高频模块)

图22是表示具备本发明的实施方式所涉及的开关电路10的高频模块100的一个结构例的图。参照图22，高频模块100作为用于无线通信的前端电路而实现。如图22所示，例如高频模块100具有适用于被称作数字预失真(Digital Pre-Distortion；以下也称为“DPD”)的技术的结构。

具体而言，高频模块100包括：开关电路10、低噪声放大器(LNA)20、开关元件30、功率放大器(Power Amplifier；PA)40。开关电路10的第一输入输出端子T1与天线90相连接。开关电路10的第二输入输出端子T2与PA40的输出端相连接。开关电路10的第三输入输出端子T3与LNA20的输入端相连接。

开关元件30对LNA20的输入端是否与LNA20的输出端相短路进行切换。换言之，开关元件30形成用于使来自第三输入输出端子T3的信号分路到LNA20的路径。

除了开关电路10以外，也可以将LNA20、开关元件30、PA40集成于同一半导体基板。或者也可以利用多个半导体芯片实现高频模块100。根据该结构，开关电路10和LNA20形成为一体。由此，能降低因开关电路10和LNA20之间的连接部分所产生的寄生分量(电容分量或者电阻分量)。因而，能降低损耗。

并且，开关电路10和PA40形成为一体。由此，能降低因开关电路10和PA40之间的连接部分所产生的寄生分量(电容分量或者电阻分量)。因而，能降低损耗。

LNA20的输出端与逆失真推定电路101(reverse distortion estimatingcircuit)相连接。PA40的输入端与前置补偿器(predistorter)102相连接。

图23是用于说明从图22所示的高频模块100发送信号时的动作的图。参照图22，开关电路10进行动作使得在第一输入输出端子T1和第二输入输出端子T2之间形成传输路径。

PA40对输入信号进行放大，并输出该放大后的信号。从PA40输出的信号从开关电路10的第二输入输出端子T2经由第一传输路径传输到开关电路10的第一输入输出端子T1。天线90以电波的方式输出传输到开关电路10的第一输入输出端子T1的信号。

一般，功率放大器要求较高的功率效率和较高的线性。另一方面，功率效率和功率放大器的线性之间具有权衡关系。因而，在为了省电而使用线性较低的功率放大器来放大信号的情况下，可能会由于功率放电器的非线性失真而导致通信品质的下降或者对其它的通信系统造成干扰。

解决上述问题的高效率的技术中的一个便是上述DPD。开关电路10的隔离性存在极限，因此从PA40发送到开关电路10的信号的一部分会泄漏到第二传输路径。将该泄漏信号作为用于推定逆失真的反馈信号来使用。

通过使开关元件30导通，泄漏到第二传输路径的信号绕过LNA20。并且，由于旁路开关103断开，因此绕过LNA20后的信号输入至逆失真推定电路101。逆失真推定电路101生成与所输入的信号产生的失真呈相反方向的失真信号。前置补偿器102对输入信号和逆失真推定电路101生成的信号进行合成，并将合成后的信号输出到PA40。通过利用DPD能抑制功耗的增加，并且能获得降低了失真后的发送信号。

为了实现DPD，在开关电路10中，需要将适当大小的信号泄漏到第二传输路径。即，开关电路10需要具有适当的隔离特性。在图3的曲线A2所示的隔离特性的情况下，频带(例如5GHz～6GHz)内的隔离性偏差较大。因而，若从功率放大器输出的信号的频率发生变化，则泄漏到第二传输路径的信号大小可能发生较大变化。

与此相对，通过本发明的实施方式，开关电路10能在较宽的频带中缩小隔离性偏差。由此，能在该频带中使输入至逆失真推定电路101的泄漏信号的强度稳定。输入至逆失真推定电路101的信号的强度若是稳定，则有利于逆失真的推定。因而，根据本发明的实施方式，能利用DPD提供合适的高频电路。

图24是用于说明图22所示的高频模块100接收信号时的动作的图。参照图24，对高频模块100的接收动作进行说明。开关电路10切换成在第一输入输出端子T1和第三输入输出端子T3之间形成第二传输路径。若天线90接收到信号，则该信号从第一输入输出端子T1传递到第二传输路径，并发送至第三输入输出端子T3。

在天线90接收到的信号强度较小的情况下，利用LNA20对接收信号进行放大。在该情况下，使开关元件30断开。另一方面，在天线90接收到的信号强度较高的情况下，使LNA20断开，并使开关元件30导通。因而，信号绕过LNA20。另外，在高频模块100接收信号时，使旁路开关103导通。由此，高频模块100所接收到的信号绕过逆失真推定电路101，因此不通过逆失真推定电路101。

图25是表示包含图22所示的高频模块100的高频电路200的结构的示意图。参照图25，高频电路200包括高频模块100、RFIC(Radio Frequency Integrated Circuit：射频集成电路)150、基板160。高频模块100、RFIC150安装于基板160。

高频模块100包括开关电路(SW)10、LNA20、开关元件30(图25中未图示)、PA40。RFIC150对高频模块100进行控制。RFIC150也可以包括逆失真推定电路101、前置补偿器102、旁路开关103(参照图22)。根据该结构，能利用DPD提供适合的高频电路。

本次公开的实施方式应视作在所有方面均为示例，而并非限制。应当认为本发明的范围并不由上述说明表示，而是由权利要求的范围表示，包含与权利要求的范围同等意义及范围内的所有变更。

标号说明

1a，2a 第一端(晶体管)、1b，2b 第二端(晶体管)、1c，2c 控制端子(晶体管)、5 晶体管区域、8 半导体基板、10 开关电路、11 第一晶体管、11a、11b、12a、12b 晶体管元件、12第二晶体管、14 电感器、14a 线路、16 电阻、19 跨线部、20 低噪声放大器(LNA)、30 开关元件、40 功率放大器、90 天线、100 高频模块、101 逆失真推定电路、102 前置补偿器、103旁路开关、150 RFIC、160 基板、200 高频电路、A1～A4曲线、T1 第一输入输出端子、T2 第二输入输出端子、T3 第三输入输出端子、Th 厚度(线路)、V1，V2 控制电压、W 线宽(线路)、m1～m5 标记。

Claims

1.一种高频模块，其特征在于，包括：

开关电路；

与所述开关电路相连的低噪声放大器；以及

与所述开关电路相连的功率放大器，

所述开关电路包括：

第一输入输出端子；

第二输入输出端子；

第三输入输出端子；

第一FET，其将源极端以及漏极端中的一方与所述第一输入输出端子电连接，且将所述源极端及所述漏极端中的另一方与所述第二输入输出端子电连接；

第二FET，其将源极端以及漏极端中的一方与所述第一输入输出端子电连接，且将所述源极端及所述漏极端中的另一方与所述第三输入输出端子电连接；以及

串联电连接在所述第二输入输出端子与所述第三输入输出端子之间的电感器及电阻，

根据开关电路所需的隔离性以及隔离性偏差来设定所述电阻的电阻值，

所述开关电路的所有结构要素集成于半导体基板，

所述电感器包含通过将导线卷绕于所述半导体基板的表面而形成的螺旋电感器，

所述电阻包含所述螺旋电感器的电阻分量，

所述低噪声放大器具备与所述第三输入输出端子相连接的输入端，

所述功率放大器具备与所述第二输入输出端子相连接的输出端，

在所述开关电路中，所述第一输入输出端子与所述第二输入输出端子之间形成第一传输路径的情况下，从所述功率放大器发送至所述开关电路的信号的一部分流至所述低噪声放大器的输出端，

还包括：开关元件，其配置在所述低噪声放大器的所述输入端与所述低噪声放大器的输出端之间，对所述低噪声放大器的所述输入端是否与所述低噪声放大器的所述输出端短路进行切换，

在所述开关电路中，所述第一输入输出端子与所述第二输入输出端子之间形成第一传输路径的情况下，所述开关元件将所述低噪声放大器的所述输入端与所述输出端短路。

2.如权利要求1所述的高频模块，其特征在于，

所述第一FET及所述第二FET中的至少一方包含串联连接在所述第一输入输出端子、与所述第二输入输出端子及第三输入输出端子中对应的输入输出端子之间的多个FET元件，

多个所述FET元件的各FET元件的控制端子构成为获得共用的旁路电压。

3.如权利要求1或2所述的高频模块，其特征在于，

所述导线的线宽在5μm以下。

4.如权利要求1或2所述的高频模块，其特征在于，

所述导线的厚度在2μm以下。

5.如权利要求3所述的高频模块，其特征在于，

所述导线的厚度在2μm以下。