JPH0514081A - 電界効果トランジスタ増幅器 - Google Patents
電界効果トランジスタ増幅器Info
- Publication number
- JPH0514081A JPH0514081A JP15830991A JP15830991A JPH0514081A JP H0514081 A JPH0514081 A JP H0514081A JP 15830991 A JP15830991 A JP 15830991A JP 15830991 A JP15830991 A JP 15830991A JP H0514081 A JPH0514081 A JP H0514081A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- series
- wavelength
- stub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 マイクロ波帯の広帯域ＦＥＴ増幅器を得る。
【構成】 ソ−ス接地されたＦＥＴ１と入力整合回路１
３と出力整合回路１４とを有するＦＥＴ増幅器におい
て、上記ＦＥＴ１のゲ−ト端子に直列のインダクタンス
が含まれる場合、上記ＦＥＴ１のゲ−ト端子と接地間
に、上記ゲ−ト端子にインダクタを介して、それぞれ長
さが１／８波長の開放スタブ５と短絡スタブ６よりなる
並列共振回路と、抵抗との直列回路を設けるか、もしく
は上記ゲ−ト端子に直列のインダクタを介して、抵抗と
長さが１／８波長の開放スタブ５よりなる直列回路と、
抵抗と長さが１／８波長の短絡スタブよりなる直列回路
との並列回路を設けて構成したことを特徴とする。
３と出力整合回路１４とを有するＦＥＴ増幅器におい
て、上記ＦＥＴ１のゲ−ト端子に直列のインダクタンス
が含まれる場合、上記ＦＥＴ１のゲ−ト端子と接地間
に、上記ゲ−ト端子にインダクタを介して、それぞれ長
さが１／８波長の開放スタブ５と短絡スタブ６よりなる
並列共振回路と、抵抗との直列回路を設けるか、もしく
は上記ゲ−ト端子に直列のインダクタを介して、抵抗と
長さが１／８波長の開放スタブ５よりなる直列回路と、
抵抗と長さが１／８波長の短絡スタブよりなる直列回路
との並列回路を設けて構成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明はマイクロ波帯の広帯域
電界効果トランジスタ増幅器に関するものである。
電界効果トランジスタ増幅器に関するものである。
【０００２】
【従来の技術】図５は例えば、“Microwave Circuit De
sign Using Linear and Nonlinear Techniques”John W
iley & Sons, pp.180-192,（ Nov.1989 ）に示された従
来の電界効果トランジスタ（以下、ＦＥＴと呼ぶ）増幅
器の構成図であり、図において１はソ−ス接地されたＦ
ＥＴ、２，３はそれぞれ上記ＦＥＴ１のゲ−ト端子Ｇ，
ドレイン端子Ｄに直列に接続されたインダクタ、５，６
は上記ＦＥＴ１のゲ−ト端子からインダクタ２を介して
並列接続の長さが１／８波長の開放スタブ，長さが１／
８波長の短絡スタブである。
sign Using Linear and Nonlinear Techniques”John W
iley & Sons, pp.180-192,（ Nov.1989 ）に示された従
来の電界効果トランジスタ（以下、ＦＥＴと呼ぶ）増幅
器の構成図であり、図において１はソ−ス接地されたＦ
ＥＴ、２，３はそれぞれ上記ＦＥＴ１のゲ−ト端子Ｇ，
ドレイン端子Ｄに直列に接続されたインダクタ、５，６
は上記ＦＥＴ１のゲ−ト端子からインダクタ２を介して
並列接続の長さが１／８波長の開放スタブ，長さが１／
８波長の短絡スタブである。
【０００３】次に動作について説明する。図５のＦＥＴ
増幅器においては、ソ−ス接地されたＦＥＴのゲ−ト端
子から直列のインダクタンス２を介して、長さが１／８
波長の開放スタブと長さが１／８波長の短絡スタブを並
列に設け、上記ＦＥＴの入力インピ−ダンスの周波数に
対する変化を少くし、広帯域化を図っている。
増幅器においては、ソ−ス接地されたＦＥＴのゲ−ト端
子から直列のインダクタンス２を介して、長さが１／８
波長の開放スタブと長さが１／８波長の短絡スタブを並
列に設け、上記ＦＥＴの入力インピ−ダンスの周波数に
対する変化を少くし、広帯域化を図っている。
【０００４】
【発明が解決しようとする課題】従来のＦＥＴ増幅器は
上記のように構成されているので、直列のインダクタン
スを含むＦＥＴのゲ−ト端子と接地間に、キャパシタと
インダクタより構成される並列共振回路を接続した回路
と同等の働きをし、上記ＦＥＴの入力インピ−ダンスの
周波数に対する変化を少くしていると考えられるが、基
本的にリアクティブ素子を用いての整合であるため、入
力インピ−ダンスの周波数に対する変化を少くするにも
限度があり、広帯域化が難しいという課題があった。
上記のように構成されているので、直列のインダクタン
スを含むＦＥＴのゲ−ト端子と接地間に、キャパシタと
インダクタより構成される並列共振回路を接続した回路
と同等の働きをし、上記ＦＥＴの入力インピ−ダンスの
周波数に対する変化を少くしていると考えられるが、基
本的にリアクティブ素子を用いての整合であるため、入
力インピ−ダンスの周波数に対する変化を少くするにも
限度があり、広帯域化が難しいという課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、マイクロ波帯の広帯域ＦＥＴ増幅
器を得ることを目的とする。
めになされたもので、マイクロ波帯の広帯域ＦＥＴ増幅
器を得ることを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の請求項１に係るＦＥＴ増幅器は、ソ−
ス接地されたＦＥＴと入力整合回路と出力整合回路とを
有するＦＥＴ増幅器において、上記ＦＥＴのゲ−ト端子
にインダクタンスが含まれる場合、上記ゲ−ト端子と接
地間に、上記ゲ−ト端子に直列のインダクタを介して、
それぞれ長さが１／８波長の開放スタブと短絡スタブよ
りなる並列共振回路と、抵抗との直列回路を設けるか、
もしくは上記ゲ−ト端子に直列のインダクタを介して、
抵抗と長さが１／８波長の開放スタブよりなる直列回路
と、抵抗と長さが１／８波長の短絡スタブよりなる直列
回路との並列回路を設けて構成したものである。
めに、この発明の請求項１に係るＦＥＴ増幅器は、ソ−
ス接地されたＦＥＴと入力整合回路と出力整合回路とを
有するＦＥＴ増幅器において、上記ＦＥＴのゲ−ト端子
にインダクタンスが含まれる場合、上記ゲ−ト端子と接
地間に、上記ゲ−ト端子に直列のインダクタを介して、
それぞれ長さが１／８波長の開放スタブと短絡スタブよ
りなる並列共振回路と、抵抗との直列回路を設けるか、
もしくは上記ゲ−ト端子に直列のインダクタを介して、
抵抗と長さが１／８波長の開放スタブよりなる直列回路
と、抵抗と長さが１／８波長の短絡スタブよりなる直列
回路との並列回路を設けて構成したものである。
【０００７】
【作用】上記のように構成されたこの発明の請求項１に
係るＦＥＴ増幅器では、ソ−ス接地されたＦＥＴのゲ−
ト端子と接地間に、上記ゲ−ト端子に直列のインダクタ
ンスを介して、それぞれ長さが１／８波長の開放スタブ
と短絡スタブよりなる並列共振回路と、抵抗との直列回
路を設けるか、もしくは上記ゲ−ト端子に直列のインダ
クタンスを介して、抵抗と長さが１／８波長の開放スタ
ブよりなる直列回路と、抵抗と長さが１／８波長の短絡
スタブよりなる直列回路との並列回路を設けることによ
り、ゲ−ト端子に直列のインダクタンスを含むＦＥＴの
入力インピ−ダンスの周波数に対する変化を少くするこ
とができる。
係るＦＥＴ増幅器では、ソ−ス接地されたＦＥＴのゲ−
ト端子と接地間に、上記ゲ−ト端子に直列のインダクタ
ンスを介して、それぞれ長さが１／８波長の開放スタブ
と短絡スタブよりなる並列共振回路と、抵抗との直列回
路を設けるか、もしくは上記ゲ−ト端子に直列のインダ
クタンスを介して、抵抗と長さが１／８波長の開放スタ
ブよりなる直列回路と、抵抗と長さが１／８波長の短絡
スタブよりなる直列回路との並列回路を設けることによ
り、ゲ−ト端子に直列のインダクタンスを含むＦＥＴの
入力インピ−ダンスの周波数に対する変化を少くするこ
とができる。
【０００８】
【実施例】実施例１． 以下、この発明における実施例１を図を参照して説明す
る。図１は、実施例１を示すＦＥＴ増幅器の構成図であ
る。図において、１はソ−ス接地されたＦＥＴで、ゲ−
ト端子Ｇ，ドレイン端子Ｄ，ソ−ス端子Ｓを有してい
る。ソ−ス端子Ｓはバイヤホ−ルまたはワイヤボンディ
ングにより接地されている。２，３はそれぞれ上記ＦＥ
Ｔ１のゲ−ト端子Ｇ，ドレイン端子Ｄに直列に接続され
るインダクタ、４，５，６は上記ＦＥＴ１のゲ−ト端子
Ｇと接地間に、上記インダクタ２を介して接続される回
路の構成要素の抵抗，長さが１／８波長の開放スタブ，
長さが１／８波長の短絡スタブである。１３は入力整合
回路、１４は出力整合回路、７，８，９は上記入力整合
回路１３を構成する分布定数線路、１０，１１，１２は
上記出力整合回路１４を構成する分布定数線路である。
る。図１は、実施例１を示すＦＥＴ増幅器の構成図であ
る。図において、１はソ−ス接地されたＦＥＴで、ゲ−
ト端子Ｇ，ドレイン端子Ｄ，ソ−ス端子Ｓを有してい
る。ソ−ス端子Ｓはバイヤホ−ルまたはワイヤボンディ
ングにより接地されている。２，３はそれぞれ上記ＦＥ
Ｔ１のゲ−ト端子Ｇ，ドレイン端子Ｄに直列に接続され
るインダクタ、４，５，６は上記ＦＥＴ１のゲ−ト端子
Ｇと接地間に、上記インダクタ２を介して接続される回
路の構成要素の抵抗，長さが１／８波長の開放スタブ，
長さが１／８波長の短絡スタブである。１３は入力整合
回路、１４は出力整合回路、７，８，９は上記入力整合
回路１３を構成する分布定数線路、１０，１１，１２は
上記出力整合回路１４を構成する分布定数線路である。
【０００９】次に動作について説明する。図１のソ−ス
接地されたＦＥＴ１の等価回路は図６のように示される
ので、直列のインダクタンスを含むＦＥＴ１のゲ−ト端
子Ｇと接地間に、ＦＥＴ１のゲ−ト端子Ｇに直列のイン
ダクタ２を介して、長さが１／８波長の開放スタブ５及
び長さが１／８波長の短絡スタブ６よりなる並列共振回
路と、抵抗４とを直列に接続したＦＥＴ１の入力アドミ
タンスは式１の様に表すことができる。
接地されたＦＥＴ１の等価回路は図６のように示される
ので、直列のインダクタンスを含むＦＥＴ１のゲ−ト端
子Ｇと接地間に、ＦＥＴ１のゲ−ト端子Ｇに直列のイン
ダクタ２を介して、長さが１／８波長の開放スタブ５及
び長さが１／８波長の短絡スタブ６よりなる並列共振回
路と、抵抗４とを直列に接続したＦＥＴ１の入力アドミ
タンスは式１の様に表すことができる。
【００１０】
【数１】
【００１１】ここで、Ｒは抵抗４の抵抗値，Ｗは開放ス
タブ５及び短絡スタブ６の特性インピーダンス，ｄは開
放スタブ５及び短絡スタブ６の長さ，βは位相定数，Ｒ
ｉはＦＥＴ１のゲ−ト・ソ−ス間抵抗，ＬｉはＦＥＴ１
のゲ−ト端子に含まれる直列のインダクタンスと上記ゲ
−ト端子に直列に接続するインダクタ２のインダクタン
スの和，ＣｇｓはＦＥＴ１のゲ−ト・ソ−ス間キャパシ
タンス，ωは角周波数である。今、例えば上記の開放ス
タブ５及び短絡スタブ６の特性インピ−ダンスＷを５０
Ω、長さｄを中心周波数で１／８波長となるように設定
し、上記抵抗４の値を０Ω，５Ω，１０Ωと変化させた
場合について、入力アドミタンスを表す式１から入力イ
ンピ−ダンスを求め、これをスミスチャ−トにプロット
したものを図７に示す。但し、ゲート幅を５ｍｍのＦＥ
Ｔを用い、周波数は１４ＧＨｚ〜１８ＧＨｚで計算して
いる。図７より、直列のインダクタンスを含むＦＥＴ１
のゲ−ト端子Ｇと接地間に、上記ゲ−ト端子Ｇに直列の
インダクタ２を介して、長さが１／８波長の開放スタブ
５と長さが１／８波長の短絡スタブ６よりなる並列共振
回路と、抵抗４とを直列に接続し、上記抵抗４の値Ｒを
０Ωから５Ω，１０Ωと増やしたとき、入力インピ−ダ
ンスの周波数特性が改善されるのがわかる。これによ
り、式１から求めたＦＥＴ１の入力インピ−ダンスは入
力側に接続される入力整合回路１３により広帯域にわた
って、所望のインピ−ダンスに整合させることができ
る。
タブ５及び短絡スタブ６の特性インピーダンス，ｄは開
放スタブ５及び短絡スタブ６の長さ，βは位相定数，Ｒ
ｉはＦＥＴ１のゲ−ト・ソ−ス間抵抗，ＬｉはＦＥＴ１
のゲ−ト端子に含まれる直列のインダクタンスと上記ゲ
−ト端子に直列に接続するインダクタ２のインダクタン
スの和，ＣｇｓはＦＥＴ１のゲ−ト・ソ−ス間キャパシ
タンス，ωは角周波数である。今、例えば上記の開放ス
タブ５及び短絡スタブ６の特性インピ−ダンスＷを５０
Ω、長さｄを中心周波数で１／８波長となるように設定
し、上記抵抗４の値を０Ω，５Ω，１０Ωと変化させた
場合について、入力アドミタンスを表す式１から入力イ
ンピ−ダンスを求め、これをスミスチャ−トにプロット
したものを図７に示す。但し、ゲート幅を５ｍｍのＦＥ
Ｔを用い、周波数は１４ＧＨｚ〜１８ＧＨｚで計算して
いる。図７より、直列のインダクタンスを含むＦＥＴ１
のゲ−ト端子Ｇと接地間に、上記ゲ−ト端子Ｇに直列の
インダクタ２を介して、長さが１／８波長の開放スタブ
５と長さが１／８波長の短絡スタブ６よりなる並列共振
回路と、抵抗４とを直列に接続し、上記抵抗４の値Ｒを
０Ωから５Ω，１０Ωと増やしたとき、入力インピ−ダ
ンスの周波数特性が改善されるのがわかる。これによ
り、式１から求めたＦＥＴ１の入力インピ−ダンスは入
力側に接続される入力整合回路１３により広帯域にわた
って、所望のインピ−ダンスに整合させることができ
る。
【００１２】図３は、図１の構成を実現するＦＥＴ増幅
器の構造図の一例であり、図において、１はソ−ス接地
されたＦＥＴで、２，３はそれぞれＦＥＴ１と、入力整
合回路１３，出力整合回路１４とを接続する金ワイヤで
あり、図１に示すインダクタ２，３に相当する。４，
５，６は上記ＦＥＴ１のゲ−ト端子Ｇと接地間に接続さ
れる回路の構成要素である抵抗，長さが１／８波長の開
放スタブ，長さが１／８波長の短絡スタブである。１３
は入力整合回路、１４は出力整合回路、７、８、９は上
記の入力整合回路１３を構成する分布定数線路であり、
１０，１１，１２は上記出力整合回路１４を構成する分
布定数線路である。
器の構造図の一例であり、図において、１はソ−ス接地
されたＦＥＴで、２，３はそれぞれＦＥＴ１と、入力整
合回路１３，出力整合回路１４とを接続する金ワイヤで
あり、図１に示すインダクタ２，３に相当する。４，
５，６は上記ＦＥＴ１のゲ−ト端子Ｇと接地間に接続さ
れる回路の構成要素である抵抗，長さが１／８波長の開
放スタブ，長さが１／８波長の短絡スタブである。１３
は入力整合回路、１４は出力整合回路、７、８、９は上
記の入力整合回路１３を構成する分布定数線路であり、
１０，１１，１２は上記出力整合回路１４を構成する分
布定数線路である。
【００１３】実施例２． 以下、この発明における実施例２を図を参照して説明す
る。図２は、実施例２を示すＦＥＴ増幅器の構成図であ
る。図において、１はソ−ス接地されたＦＥＴで、ゲ−
ト端子Ｇ，ドレイン端子Ｄ，ソ−ス端子Ｓを有してい
る。ソ−ス端子Ｓはバイヤホ−ルまたはワイヤボンディ
ングにより接地される。２，３はそれぞれ上記ＦＥＴ１
のゲ−ト端子Ｇとドレイン端子Ｄに直列に接続されるイ
ンダクタ、１６，５は上記ＦＥＴ１のゲ−ト端子と接地
間に、上記インダクタ２を介して接続される回路の構成
要素の抵抗，長さが１／８波長の開放スタブであり、１
５，６は同じく上記ＦＥＴ１のゲ−ト端子と接地間に、
上記インダクタ２を介して接続される回路の構成要素の
抵抗，長さが１／８波長の短絡スタブである。１３は入
力整合回路、１４は出力整合回路、７，８，９は上記入
力整合回路１３を構成する分布定数線路、１０，１１，
１２は上記出力整合回路１４を構成する分布定数線路で
ある。
る。図２は、実施例２を示すＦＥＴ増幅器の構成図であ
る。図において、１はソ−ス接地されたＦＥＴで、ゲ−
ト端子Ｇ，ドレイン端子Ｄ，ソ−ス端子Ｓを有してい
る。ソ−ス端子Ｓはバイヤホ−ルまたはワイヤボンディ
ングにより接地される。２，３はそれぞれ上記ＦＥＴ１
のゲ−ト端子Ｇとドレイン端子Ｄに直列に接続されるイ
ンダクタ、１６，５は上記ＦＥＴ１のゲ−ト端子と接地
間に、上記インダクタ２を介して接続される回路の構成
要素の抵抗，長さが１／８波長の開放スタブであり、１
５，６は同じく上記ＦＥＴ１のゲ−ト端子と接地間に、
上記インダクタ２を介して接続される回路の構成要素の
抵抗，長さが１／８波長の短絡スタブである。１３は入
力整合回路、１４は出力整合回路、７，８，９は上記入
力整合回路１３を構成する分布定数線路、１０，１１，
１２は上記出力整合回路１４を構成する分布定数線路で
ある。
【００１４】次に動作について説明する。図２のソ−ス
接地されたＦＥＴ１の等価回路は図６のように示される
ので、直列のインダクタンスを含むＦＥＴ１のゲ−ト端
子Ｇに、直列のインダクタ２を介して、抵抗１６と長さ
が１／８波長の開放スタブ５よりなる直列回路と、抵抗
１５と長さが１／８波長の短絡スタブ６よりなる直列回
路とを並列に接続したＦＥＴ１の入力アドミタンスは式
２の様に表すことができる。
接地されたＦＥＴ１の等価回路は図６のように示される
ので、直列のインダクタンスを含むＦＥＴ１のゲ−ト端
子Ｇに、直列のインダクタ２を介して、抵抗１６と長さ
が１／８波長の開放スタブ５よりなる直列回路と、抵抗
１５と長さが１／８波長の短絡スタブ６よりなる直列回
路とを並列に接続したＦＥＴ１の入力アドミタンスは式
２の様に表すことができる。
【００１５】
【数２】
【００１６】ここで、Ｒは抵抗１５，１６の抵抗値，Ｗ
は開放スタブ５及び短絡スタブ６の特性インピーダン
ス，ｄは開放スタブ５及び短絡スタブ６の長さ，βは位
相定数，ＲｉはＦＥＴ１のゲ−ト・ソ−ス間抵抗，Ｌｉ
はＦＥＴ１のゲ−ト端子に含まれるインダクタンスと上
記ゲ−ト端子Ｇに直列に接続するインダクタ２のインダ
クタンスの和，ＣｇｓはＦＥＴ１のゲ−ト・ソ−ス間キ
ャパシタンス，ωは角周波数である。今、例えば上記の
開放スタブ５及び短絡スタブ６の特性インピ−ダンスＷ
を５０Ω，長さｄを中心周波数で１／８波長となるよう
に設定し、上記抵抗１５及び１６の値を０Ωから，５
Ω，１０Ωと変化させた場合について、ＦＥＴ１の入力
アドミタンスを表す式２から入力インピ−ダンスを求
め、これをスミスチャ−トにプロットしたものを図８に
示す。但し、ここではゲート幅が５ｍｍのＦＥＴを用
い、周波数は１４ＧＨｚ〜１８ＧＨｚで計算している。
図８より、直列のインダクタンスを含むＦＥＴ１のゲ−
ト端子Ｇに、直列に接続のインダクタ２を介して、抵抗
１６と長さが１／８波長の開放スタブ５よりなる直列回
路と、抵抗１５と長さが１／８波長の短絡スタブ６より
なる直列回路とを並列接続し、上記抵抗１５，１６の値
Ｒを０Ωから，５Ω，１０Ωと増やしたとき、ＦＥＴ１
の入力インピ−ダンスの周波数特性が改善されるのがわ
かる。これにより、式２から求めたＦＥＴ１の入力イン
ピ−ダンスは入力側に接続される入力整合回路１３によ
り広帯域にわたって所望のインピ−ダンスに整合させる
ことができる。
は開放スタブ５及び短絡スタブ６の特性インピーダン
ス，ｄは開放スタブ５及び短絡スタブ６の長さ，βは位
相定数，ＲｉはＦＥＴ１のゲ−ト・ソ−ス間抵抗，Ｌｉ
はＦＥＴ１のゲ−ト端子に含まれるインダクタンスと上
記ゲ−ト端子Ｇに直列に接続するインダクタ２のインダ
クタンスの和，ＣｇｓはＦＥＴ１のゲ−ト・ソ−ス間キ
ャパシタンス，ωは角周波数である。今、例えば上記の
開放スタブ５及び短絡スタブ６の特性インピ−ダンスＷ
を５０Ω，長さｄを中心周波数で１／８波長となるよう
に設定し、上記抵抗１５及び１６の値を０Ωから，５
Ω，１０Ωと変化させた場合について、ＦＥＴ１の入力
アドミタンスを表す式２から入力インピ−ダンスを求
め、これをスミスチャ−トにプロットしたものを図８に
示す。但し、ここではゲート幅が５ｍｍのＦＥＴを用
い、周波数は１４ＧＨｚ〜１８ＧＨｚで計算している。
図８より、直列のインダクタンスを含むＦＥＴ１のゲ−
ト端子Ｇに、直列に接続のインダクタ２を介して、抵抗
１６と長さが１／８波長の開放スタブ５よりなる直列回
路と、抵抗１５と長さが１／８波長の短絡スタブ６より
なる直列回路とを並列接続し、上記抵抗１５，１６の値
Ｒを０Ωから，５Ω，１０Ωと増やしたとき、ＦＥＴ１
の入力インピ−ダンスの周波数特性が改善されるのがわ
かる。これにより、式２から求めたＦＥＴ１の入力イン
ピ−ダンスは入力側に接続される入力整合回路１３によ
り広帯域にわたって所望のインピ−ダンスに整合させる
ことができる。
【００１７】図４は、図２の構成を実現するＦＥＴ増幅
器の構造図の一例であり、図において、１はソ−ス接地
されたＦＥＴで、２，３はそれぞれＦＥＴ１と入力整合
回路１３，出力整合回路１４とを接続する金ワイヤであ
り、図２に示すインダクタ２，３に相当する。１６，５
は上記ＦＥＴ１のゲ−ト端子に接続される抵抗と長さが
１／８波長の開放スタブ、１５，６は同じく上記ＦＥＴ
１のゲ−ト端子に接続される抵抗と長さが１／８波長の
短絡スタブである。１３は入力整合回路、１４は出力整
合回路、７，８，９は上記入力整合回路を構成する分布
定数線路、１０，１１，１２は上記出力整合回路を構成
する分布定数線路である。
器の構造図の一例であり、図において、１はソ−ス接地
されたＦＥＴで、２，３はそれぞれＦＥＴ１と入力整合
回路１３，出力整合回路１４とを接続する金ワイヤであ
り、図２に示すインダクタ２，３に相当する。１６，５
は上記ＦＥＴ１のゲ−ト端子に接続される抵抗と長さが
１／８波長の開放スタブ、１５，６は同じく上記ＦＥＴ
１のゲ−ト端子に接続される抵抗と長さが１／８波長の
短絡スタブである。１３は入力整合回路、１４は出力整
合回路、７，８，９は上記入力整合回路を構成する分布
定数線路、１０，１１，１２は上記出力整合回路を構成
する分布定数線路である。
【００１８】
【発明の効果】以上のようにこの発明の請求項１によれ
ば、電界効果トランジスタのゲ−ト端子にインダクタン
スが含まれる場合、上記ゲ−ト端子と接地間に、上記ゲ
−ト端子に直列のインダクタを介して、それぞれ長さが
１／８波長の開放スタブと短絡スタブよりなる並列共振
回路と、抵抗との直列回路を設けるか、もしくは上記ゲ
−ト端子に直列のインダクタを介して、抵抗と長さが１
／８波長の開放スタブよりなる直列回路と、抵抗と長さ
が１／８波長の短絡スタブよりなる直列回路との並列回
路を設けることにより、電界効果トランジスタの入力イ
ンピ−ダンスの周波数に対する変化が少くなり、広帯域
電界効果トランジスタ増幅器を得ることができる。
ば、電界効果トランジスタのゲ−ト端子にインダクタン
スが含まれる場合、上記ゲ−ト端子と接地間に、上記ゲ
−ト端子に直列のインダクタを介して、それぞれ長さが
１／８波長の開放スタブと短絡スタブよりなる並列共振
回路と、抵抗との直列回路を設けるか、もしくは上記ゲ
−ト端子に直列のインダクタを介して、抵抗と長さが１
／８波長の開放スタブよりなる直列回路と、抵抗と長さ
が１／８波長の短絡スタブよりなる直列回路との並列回
路を設けることにより、電界効果トランジスタの入力イ
ンピ−ダンスの周波数に対する変化が少くなり、広帯域
電界効果トランジスタ増幅器を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施例１によるＦＥＴ増幅器の構成
図である。
図である。
【図２】この発明の実施例２によるＦＥＴ増幅器の構成
図である。
図である。
【図３】図１で示したＦＥＴ増幅器の構造図の一例であ
る。
る。
【図４】図２で示したＦＥＴ増幅器の構造図の一例であ
る。
る。
【図５】従来のＦＥＴ増幅器の構成図である。
【図６】図１，図２に示すソ−ス接地のＦＥＴの等価回
路図である。
路図である。
【図７】図１のＦＥＴの入力インピ−ダンスの周波数特
性を説明する図である。
性を説明する図である。
【図８】図２のＦＥＴの入力インピ−ダンスの周波数特
性を説明する図である。
性を説明する図である。
１ ＦＥＴ ２ インダクタ ３ インダクタ ４ 抵抗 ５ 開放スタブ ６ 短絡スタブ ７ 分布定数線路 ８ 分布定数線路 ９ 分布定数線路 １０ 分布定数線路 １１ 分布定数線路 １２ 分布定数線路 １３ 入力整合回路 １４ 出力整合回路 １５ 抵抗 １６ 抵抗 １７ ゲ−ト端子 １８ ドレイン端子 １９ ソ−ス端子 ２０ ゲ−ト・ソ−ス間抵抗 ２１ ゲ−ト・ソ−ス間キャパシタンス ２２ 相互コンダクタンス ２３ ドレイン・ソ−ス間キャパシタンス ２４ ドレイン・ソ−ス間抵抗
Claims (1)
- 【特許請求の範囲】 【請求項１】 ソ−ス接地された電界効果トランジスタ
と入力整合回路と出力整合回路とを有する電界効果トラ
ンジスタ増幅器において、上記電界効果トランジスタの
ゲ−ト端子にインダクタンスが含まれる場合、上記ゲ−
ト端子と接地間に、上記ゲ−ト端子に直列のインダクタ
を介して、それぞれ長さが１／８波長の開放スタブと短
絡スタブよりなる並列共振回路と、抵抗との直列回路を
設けるか、もしくは上記ゲ−ト端子に直列のインダクタ
を介して、抵抗と長さが１／８波長の開放スタブよりな
る直列回路と、抵抗と長さが１／８波長の短絡スタブよ
りなる直列回路との並列回路を設けて構成したことを特
徴とする電界効果トランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15830991A JPH0514081A (ja) | 1991-06-28 | 1991-06-28 | 電界効果トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15830991A JPH0514081A (ja) | 1991-06-28 | 1991-06-28 | 電界効果トランジスタ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514081A true JPH0514081A (ja) | 1993-01-22 |
Family
ID=15668815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15830991A Pending JPH0514081A (ja) | 1991-06-28 | 1991-06-28 | 電界効果トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514081A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244763A (ja) * | 2007-03-27 | 2008-10-09 | Mitsubishi Electric Corp | マイクロ波増幅器 |
| JP2011171922A (ja) * | 2010-02-17 | 2011-09-01 | Mitsubishi Electric Corp | 高周波スイッチ回路 |
| US10756727B2 (en) | 2013-12-24 | 2020-08-25 | Murata Manufacturing Co., Ltd. | Switching circuit and high-frequency module |
-
1991
- 1991-06-28 JP JP15830991A patent/JPH0514081A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244763A (ja) * | 2007-03-27 | 2008-10-09 | Mitsubishi Electric Corp | マイクロ波増幅器 |
| JP2011171922A (ja) * | 2010-02-17 | 2011-09-01 | Mitsubishi Electric Corp | 高周波スイッチ回路 |
| US10756727B2 (en) | 2013-12-24 | 2020-08-25 | Murata Manufacturing Co., Ltd. | Switching circuit and high-frequency module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015968A (en) | Feedback cascode amplifier | |
| US6049250A (en) | Dittributed feed back distributed amplifier | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JP2892452B2 (ja) | 増幅回路 | |
| US7768348B2 (en) | High-frequency circuit | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPH03101305A (ja) | 電界効果トランジスタ増幅器 | |
| US5412347A (en) | Compact cascadable microwave amplifier circuits | |
| US4947136A (en) | Variable gain distributed amplifier | |
| JP2724253B2 (ja) | 増幅器 | |
| JPH0514081A (ja) | 電界効果トランジスタ増幅器 | |
| JPH1155047A (ja) | 低雑音増幅器 | |
| JPH04284005A (ja) | 発振回路 | |
| JP2864195B2 (ja) | 分布増幅器 | |
| JP5019989B2 (ja) | 高周波増幅器 | |
| US5099155A (en) | Active element filter network | |
| JPH08204472A (ja) | 高周波増幅回路 | |
| JPH05251962A (ja) | 増幅器 | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| JP2841724B2 (ja) | 半導体装置 | |
| JP3211859B2 (ja) | 能動フィルタ | |
| JP2771170B2 (ja) | 可変減衰装置 | |
| JPH0514080A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 |