JP3946665B2 - 大信号高周波スイッチ回路 - Google Patents
大信号高周波スイッチ回路 Download PDFInfo
- Publication number
- JP3946665B2 JP3946665B2 JP2003146642A JP2003146642A JP3946665B2 JP 3946665 B2 JP3946665 B2 JP 3946665B2 JP 2003146642 A JP2003146642 A JP 2003146642A JP 2003146642 A JP2003146642 A JP 2003146642A JP 3946665 B2 JP3946665 B2 JP 3946665B2
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- switch circuit
- frequency switch
- potential
- parallel resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、通信機器及びレーダ等に使用される大信号高周波スイッチ回路に関するものである。
【0002】
【従来の技術】
通信機器やレーダなどの送受切換回路やアンテナ切換スイッチ回路には、大電力に対応したピンダイオードが用いられる。入力端子と複数の出力端子とを接続する高周波信号の経路に、並列共振手段を介して接地させたピンダイオードを設け、このピンダイオードに順方向あるいは逆方向のバイアス電位を印加して、当該ピンダイオードのインピーダンスを制御することにより高周波信号の所望の経路を遮断あるいは接続して入力端子と接続される出力端子を切換えている。
【0003】
高周波スイッチ回路はピンダイオードの電圧−容量特性によって接続状態あるいは遮断状態の優劣が決定される。ピンダイオードの電圧−容量特性は、小さい電位が印加された状態で大きく容量変化が生じ、印加される電位が大きくなるほど容量変化が小さくなる。このような特性を有していることから、高周波スイッチ回路に備えるピンダイオードには、電圧ドライバ等を用いて大きな電位を印加し、容量変化を抑制して当該ピンダイオードが接続される共振部等の発振を防いでいる。
【0004】
また、入力端子と複数の出力端子との間にそれぞれピンダイオードを直列に接続し、これらのピンダイオードに印加する電位によって当該ピンダイオードのインピーダンスの高低を制御して入力端子と所望の出力端子とを接続し、入力端子と出力端子間で生じる信号の損失を抑制した構成も用いられている(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開平10−308602公報(第4頁〜第5頁、図3)
【0006】
【発明が解決しようとする課題】
従来の大信号高周波スイッチ回路は、以上のように構成されているので、ピンダイオードによって出力端子の接続を切換える大信号高周波スイッチ回路の動作を安定させるには、入力端子から入力される信号の振幅がピンダイオードの容量変化の大きな特性領域にかからない様にバイアス電位を設定しなければならず、ピンダイオードに印加する制御信号の電位を十分大きくする必要があり、当該バイアス電位をピンダイオードへ供給する電圧ドライバ回路の消費電力が大きくなり、さらにはピンダイオードの駆動電源を必要とする場合もあることから、特に衛星或いは航空機搭載用レーダ等に用いるときに要求される軽量化、低消費電力化が図れないという課題あった。
【0007】
この発明は、上記のような課題を解決するためになされたもので、ピンダイオードのバイアス電位を小さくしても発振が起こらず、安定した動作が行える大信号高周波スイッチ回路を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係る大信号高周波スイッチ回路は、各ピンダイオードと各並列共振手段との接続部分に発振を抑制する抵抗素子をそれぞれ接続し、電圧ドライブ手段が各ピンダイオードの容量変化が大きくなる電位のバイアス電位を生成して各ピンダイオードを制御するものである。
【0009】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による大信号高周波スイッチ回路の構成を示すブロック図である。図示したものはピンダイオードを用いたSingle Pole Double Throw(以下、SPDTと記載する)、即ち二分岐スイッチ回路の一例である。
【0010】
通信器等から出力される高周波信号は電力増幅器1によって大電力の高周波信号に増幅され、二分岐スイッチ回路2の入力端子3へ入力される。電圧ドライバ回路(電圧ドライブ手段)7は、電源の正電位4及び負電位5が供給され、外部制御信号6に基づいて切換え制御信号(バイアス電位)を生成し、二分岐スイッチ回路2を制御する。二分岐スイッチ回路2は、電圧ドライバ回路7から入力した切換え制御信号に基づいて、入力端子3を出力端子8または出力端子9のいずれか一方にスルー接続させる。このようにして電力増幅器1の出力信号は、選択された出力端子8に接続されたアンテナ10または出力端子9に接続されたアンテナ11の何れかから放出される。
【0011】
図2は、この発明の実施の形態1による大信号高周波スイッチ回路の構成を示す回路図である。図示したものは図1に示した二分岐スイッチ回路2に該当する部分である。入力端子3にはDCカットコンデンサ15及びDCカットコンデンサ23の一端が接続される。DCカットコンデンサ15の他端にはピンダイオード14のアノードが接続される。また、このピンダイオード14のアノードにはインダクタ27及びDCカットコンデンサ16の一端が接続される。インダクタ27の多端には抵抗26が直列接続され、この抵抗26の他端には電位Aが電圧ドライバ回路7から供給される制御端子12が接続される。DCカットコンデンサ16の他端には出力端子8が接続される。ピンダイオード14のカソードには抵抗(抵抗素子)301の一端と共振部(並列共振手段)29が接続される。
【0012】
共振部29は、一端を接地して並列に配されたコンデンサ25とインダクタ28から成り、コンデンサ25の他端にはピンダイオード14のカソードが接続され、インダクタ28の他端には抵抗301の他端が接続される。
【0013】
DCカットコンデンサ23の他端にはピンダイオード17のカソードが接続される。また、このピンダイオード17のカソードにはインダクタ20及びDCカットコンデンサ24の一端が接続される。インダクタ20の多端には抵抗19が直列接続され、この抵抗19の他端には電位Bが電圧ドライバ回路7から供給される制御端子13が接続される。DCカットコンデンサ24の他端には出力端子9が接続される。ピンダイオード17のカソードには抵抗(抵抗素子)302の一端と共振部(並列共振手段)22が接続される。
【0014】
共振部22は、一端を接地して並列に配されたコンデンサ18とインダクタ21から成り、コンデンサ18の他端にはピンダイオード17のカソードが接続され、インダクタ21の他端には抵抗302の他端が接続される。
【0015】
次に、動作について説明する。
ここでは、例えば図1に示した入力端子3と出力端子8とを接続させ、アンテナ10から出力信号を出力させるときの二分岐スイッチ回路2の動作を説明する。
【0016】
入力端子3と出力端子8とを接続させるとき、電圧ドライバ回路7は、外部から入力された外部制御信号6に基づいて制御端子12に負電位の電位Aを供給し、制御端子13には正電位の電位Bを供給する。ピンダイオード14は、抵抗26とインダクタ27を介してアノードに負電位が印加されることから逆方向にバイアスされ、ピンダイオード14のアノード・カソード間が高インピーダンス状態となる。すると高周波信号を取り扱ううえで、入力端子3と出力端端子8とをつなぐ高周波信号経路の接地接続がオープン状態になり、入力端子3と出力端子8との間が導通状態になって入力端子3から入力された高周波信号はDCカットコンデンサ15,16を経て出力端子8から出力される。
【0017】
ピンダイオード17は、アノードに正電位が印加されることから順方向にバイアスされ、アノード・カソード間のインピーダンスが低くなってオン状態になる。ピンダイオード17のカソードはコンデンサ18を介して接地されているので、入力端子3と出力端子9とをつなぐ高周波信号経路から高周波成分が除去され、入力端子3と出力端子9との間がオープン状態となる。また、ピンダイオード17のアノードに印加される電位Bは正電位なので、直流電流が制御端子13から抵抗19、インダクタ20、ピンダイオード17、インダクタ21を介して接地へ流れる。この直流電流の値は抵抗19によって与えられ、また、インダクタ20,21がチョークコイルとして高周波信号と直流成分とを分離し、インダクタ20は制御端子13に高周波信号が漏洩することを防ぎ、インダクタ21は直流成分を接地へ導く。なお、大信号高周波スイッチ回路が切換え接続する高周波信号の波長をλとしたとき、抵抗301に接続されるインダクタ28及び抵抗302に接続されるインダクタ21の線路長をλ/4として構成すると、当該インダクタ21,28は高周波信号に抵抗成分として作用しなくなり、透過特性を劣化させることなく大信号高周波スイッチ回路を動作させることができる。
【0018】
実施の形態1による二分岐スイッチ回路2は、図2に示したように入力端子3を中心にして左右対称となるように回路が構成されている。入力端子3と出力端子9との間を接続するときは、電圧ドライバ回路7が制御端子12へ印加する電位Aを正電位とし、また制御端子13へ印加する電位Bを負電位とする。このように電位A,Bを印加することにより、ピンダイオード14,17にそれぞれ供給されるバイアス電位が前述の動作説明と逆転し、各抵抗、各コンデンサ、各インダクタが図2において左右対称となるように前述の説明に対応して作用し、入力端子3と出力端子9が接続される。なお、この発明の大信号高周波スイッチ回路は、図示した左右対称となるような構成に限定されない。
【0019】
ここで二分岐スイッチ回路2に用いるピンダイオード14,17について説明する。図3は、ピンダイオードの電圧−容量特性を示す説明図である。入力端子3から入力される高周波信号が正弦波の場合は、例えばピンダイオード14には、制御端子12に印可された負電位を中心とした正弦波状の電圧が印加される。このとき、図3に示すように、ピンダイオード14の容量も電圧変化に伴って変化する。ピンダイオード14の容量は、高い負電位が印加されると変化量が小さくなり、小さい負電位が印加されると変化量が大きくなり、印加される負電位と容量は、いわゆる反比例する関係である。
【0020】
図3に示したように、ピンダイオード14は容量変化が大きい負電位領域の特性がバラクタダイオードの特性と同様で、二次曲線を描くように負電位が小さくなるほど急峻に容量が変化する。ピンダイオード14は、このような特性を有することから小さい負電位が印加されると、ピンダイオード14と共振部29との間でパラメトリック相互作用が生じ、入力端子3から入力された信号の周波数でポンピングが行われ、共振部29を構成するコンデンサ25とインダクタ28によって決定される共振周波数で発振を引き起こす。ここではピンダイオード14及びピンダイオード14が接続される共振部29,制御端子12を用いて説明したが、ピンダイオード17及びピンダイオード17が接続される共振部22,制御端子13に負電位が印加されたときの作用も前述の説明と同様である。
【0021】
図4は、実施の形態1による二分岐スイッチ回路の共振部を模擬表現した説明図である。図4(a)は、例えば図2に示した共振部22から抵抗302を除いて構成したもの、また共振部29から抵抗301を除いて構成したものを模擬した回路で、図4(b)は、例えば図2に示した共振部22また共振部29を模擬した回路である。図4(c)は、図4(a),(b)の各模擬回路を構成するピンダイオード14,17から接地をみたときの透過損失、即ち二端子対Sパラメータを示すものである。
【0022】
図4(a)において、ピンダイオード14のカソードとコンデンサ25などを接続した部分、及びピンダイオード17のカソードとコンデンサ18などを接続した部分がTerm1で表される。また、インダクタ21,28及びコンデンサ18,25の共振部22,29の接地部分がTerm2で表され、インダクタ21,28はL1で表され、コンデンサ18,25はC1で表される。図4(b)において、ピンダイオード14のカソードとコンデンサ25と抵抗301とを接続した部分、及びピンダイオード17のカソードとコンデンサ18と抵抗302とを接続した部分がTerm3で表される。また、インダクタ21,28及びコンデンサ18,25などの共振部22,29の接地部分がTerm4で表され、抵抗301,302はR1で表され、インダクタ21,28はL2で表され、コンデンサ18,25はC2で表される。図4(c)において特性曲線401は図4(a)の模擬回路のシミュレーション結果のS(2,1)を示すもので、特性曲線402は図4(b)の模擬回路のシミュレーション結果のS(4,3)を示すものである。
【0023】
共振部22,29の共振周波数の透過損失、即ち共振点の深さはQuality factor(以下、Q値と記載する)の大きさに比例すると考えられていることから、図4(b)に示した模擬回路は、明らかに図4(a)に示した模擬回路よりもQ値が小さくなっていることが図4(c)の各特性曲線からわかる。このことから、図2に示した共振部22,29は抵抗301,302を図2に示したように備えることによってQ値が小さくなり、伝送させる高周波信号が共振部22,29の共振周波数であっても発振が抑制されて動作が安定し、入力端子3から出力端子8または出力端子9へ伝送させる高周波信号の損失が抑制される。また、このようにピンダイオード14,17に小さな負電位を印加しても共振部22,29が発振を起こさなくなることから、電源ドライバ回路7は、ピンダイオード14,17に供給する負電位を小さくすることが可能になって消費電力を少なくすることができる。
【0024】
以上のように、実施の形態1によれば、ピンダイオード14,17と共振部22,29を構成するインダクタ21,28との間に抵抗301,302をそれぞれ直列に接続したので、ピンダイオード14,17及び共振部22,29のQ値を下げて発振を抑制することができるという効果がある。
【0025】
また、発振を抑制してピンダイオード14,17に小さな負電位を電圧ドライバ回路7に印加させ、大信号高周波スイッチ回路の切換え動作を駆動させるようにしたので、電圧ドライバ回路7の省電力化が図れるという効果がある。
【0026】
また、ピンダイオード14,17へ印加するバイアス電位を別途設けることなく、単一電源で二分岐スイッチ回路2の駆動が可能になるように構成したので、大信号高周波スイッチ回路を備えたシステム全体の小型化、軽量化、及び低コスト化が図れるという効果がある。
【0027】
実施の形態2.
図5は、この発明の実施の形態2による大信号高周波スイッチ回路の構成を示す回路図である。図示したものは、図1に示した二分岐スイッチ回路2に該当する部分である。図2に示したものと同一あるいは相当する部分に同じ符号を付し、その説明を省略する。
【0028】
図5に示した二分岐スイッチ回路2は、図2に示した抵抗302の代わりに共振部22のコンデンサ18及びインダクタ28に対して並列に接続された抵抗(抵抗素子)502を備え、また抵抗301の代わりに共振部29のコンデンサ25及びインダクタ21に対して並列に接続された抵抗(抵抗素子)501を備えたものである。このように抵抗501,502をそれぞれ共振部22,29に接続して、当該二分岐スイッチ回路2を備えた大信号高周波スイッチ回路のQ値を下げている。その他の部分は図2に示したものと同様に構成され、ここでは詳細な説明を省略する。
【0029】
次に、動作について説明する。
図2に示した二分岐スイッチ回路2と同様な動作の説明を省略し、実施の形態2による二分岐スイッチ回路2の特徴となる動作について説明する。図6は、実施の形態2による二分岐スイッチ回路の共振部を模擬表現した説明図である。図6(a)は、図5に示した共振部22から抵抗502を除いて構成したもの、また共振部29から抵抗501を除いて構成したものを模擬した回路で、図6(b)は、図5に示した共振部22また共振部29を模擬した回路である。図6(c)は、図6(a),(b)の各模擬回路を構成するピンダイオード14,17から接地をみたときの透過損失、即ち二端子対Sパラメータを示すものである。
【0030】
図6(a)において、ピンダイオード14のカソードとコンデンサ25などを接続した部分、及びピンダイオード17のカソードとコンデンサ18などを接続した部分がTerm1で表される。また、インダクタ21,28及びコンデンサ18,25の共振部22,29の接地部分がTerm2で表され、インダクタ21,28はL1で表され、コンデンサ18,25はC1で表される。図6(b)において、ピンダイオード14のカソードとコンデンサ25とインダクタ28と抵抗501とを接続した部分、及びピンダイオード17のカソードとコンデンサ18とインダクタ21と抵抗502とを接続した部分がTerm3で表される。また、インダクタ21,28とコンデンサ18,25と抵抗501,502の接地部分、即ち共振部22,29の接地部分がTerm4で表され、抵抗501,502はR1で表され、インダクタ21,28はL2で表され、コンデンサ18,25はC2で表される。図6(c)において特性曲線601は図6(a)の模擬回路のシミュレーション結果のS(2,1)を示すもので、特性曲線602は図6(b)の模擬回路のシミュレーション結果のS(4,3)を示すものである。
【0031】
実施の形態1において説明したように、共振部22,29の共振周波数の透過損失、即ち共振点の深さはQ値の大きさに比例すると考えられていることから、図6(b)に示した模擬回路は、明らかに図6(a)に示した模擬回路よりもQ値が小さくなっていることが図6(c)の各特性曲線からわかる。図4(c)に示した特性曲線402と図6(c)に示した特性曲線602とを比較すると、このシミュレーション結果では周波数帯域によって透過損失が異なっており、使用する高周波信号の周波数に応じて図2に示した二分岐スイッチ回路2、または図5に示した二分岐スイッチ回路2を使用することで高周波信号の透過損失を極めて小さく抑えることができる。
【0032】
以上のように、実施の形態2によれば、共振部22,29を構成するコンデンサ18,25及びインダクタ21,28と並列に抵抗501,502をそれぞれ接続したので、ピンダイオード14,17及び共振部22,29のQ値を下げて発振を抑制することができるという効果がある。
【0033】
また、発振を抑制してピンダイオード14,17に小さな負電位を電圧ドライバ回路7に印加させ、大信号高周波スイッチ回路の切換え動作を駆動させるようにしたので、電圧ドライバ回路7の省電力化が図れるという効果がある。
【0034】
また、ピンダイオード14,17へ印加するバイアス電位を別途設けることなく、単一電源で二分岐スイッチ回路2の駆動が可能になるように構成したので、大信号高周波スイッチ回路を備えたシステム全体の小型化、軽量化、及び低コスト化が図れるという効果がある。
【0035】
【発明の効果】
以上のように、この発明によれば、各ピンダイオードと各並列共振手段との接続部分に発振を抑制する抵抗素子をそれぞれ接続し、電圧ドライブ手段が各ピンダイオードの容量変化が大きくなる低電位のバイアス電位を生成して各ピンダイオードを制御するようにしたので、ピンダイオード及び並列共振手段の発振を抑制することにより、小さい電位で切換え動作を行うことができるようになり、省電力化が図れるという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による大信号高周波スイッチ回路の構成を示すブロック図である。
【図2】 この発明の実施の形態1による大信号高周波スイッチ回路の構成を示す回路図である。
【図3】 ピンダイオードの電圧−容量特性を示す説明図である。
【図4】 実施の形態1による二分岐スイッチ回路の共振部を模擬表現した説明図である。
【図5】 この発明の実施の形態2による大信号高周波スイッチ回路の構成を示す回路図である。
【図6】 実施の形態2による二分岐スイッチ回路の共振部を模擬表現した説明図である。
【符号の説明】
1 電力増幅器、2 二分岐スイッチ回路、3 入力端子、4 正電位、5 負電位、6 外部制御信号、7 電圧ドライバ回路(電圧ドライブ手段)、8,9 出力端子、10,11 アンテナ、12,13 制御端子、14,17 ピンダイオード、15,16,23,24 DCカットコンデンサ、18,25 コンデンサ、19,26 抵抗、20,21,27,28 インダクタ、22,29 共振部(並列共振手段)、301,302,501,502 抵抗(抵抗素子)。
Claims (5)
- 入力端子と各出力端子との間を接続する高周波信号経路と、一端が接地された複数の並列共振手段と、前記並列共振手段の他端と前記高周波信号経路とをそれぞれ接続する複数のピンダイオードと、前記各ピンダイオードに印加する正電位及び負電位のバイアス電位を生成する電圧ドライブ手段とを備え、前記電圧ドライブ手段から供給されたバイアス電位により前記各ピンダイオードを制御して前記入力端子と前記各出力端子との接続を切換える大信号高周波スイッチ回路において、
前記各ピンダイオードと前記各並列共振手段との接続部分に発振を抑制する抵抗素子をそれぞれ接続し、
前記電圧ドライブ手段は、前記各ピンダイオードの容量変化が大きくなる電位の前記バイアス電位を生成して前記各ピンダイオードを制御することを特徴とする大信号高周波スイッチ回路。 - 電圧ドライブ手段は、入力端子と所望の出力端子とを接続状態とする所定のピンダイオードに逆方向の電位のバイアス電位を供給することを特徴とする請求項1記載の大信号高周波スイッチ回路。
- 電圧ドライブ手段は、負電位のバイアス電位を並列共振手段とカソードとを接続させた所定のピンダイオードのアノードへ供給することを特徴とする請求項2記載の大信号高周波スイッチ回路。
- ピンダイオードと並列共振手段を成すインダクタとの間に発振を抑制する抵抗素子を接続したことを特徴とする請求項1記載の大信号高周波スイッチ回路。
- ピンダイオードと並列共振手段を成すインダクタ及びコンデンサとの接続部分に、発振を抑制する抵抗素子の一端を接続し当該発振を抑制する抵抗素子の他端を接地させたことを特徴とする請求項1記載の大信号高周波スイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003146642A JP3946665B2 (ja) | 2003-05-23 | 2003-05-23 | 大信号高周波スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003146642A JP3946665B2 (ja) | 2003-05-23 | 2003-05-23 | 大信号高周波スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004350144A JP2004350144A (ja) | 2004-12-09 |
JP3946665B2 true JP3946665B2 (ja) | 2007-07-18 |
Family
ID=33533437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003146642A Expired - Fee Related JP3946665B2 (ja) | 2003-05-23 | 2003-05-23 | 大信号高周波スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3946665B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5077657B2 (ja) * | 2007-07-12 | 2012-11-21 | Necネットワーク・センサ株式会社 | レーダ装置及びレーダ装置における電力切換方法 |
JP2010252161A (ja) * | 2009-04-17 | 2010-11-04 | Hitachi Kokusai Electric Inc | ダイオードスイッチ回路 |
JP5862653B2 (ja) * | 2013-12-24 | 2016-02-16 | 株式会社村田製作所 | スイッチング回路および高周波モジュール |
KR101833516B1 (ko) | 2016-12-30 | 2018-02-28 | 주식회사 유텔 | 고출력신호 경로선택 시스템 |
TWI639308B (zh) | 2017-11-08 | 2018-10-21 | 和碩聯合科技股份有限公司 | 射頻開關電路 |
-
2003
- 2003-05-23 JP JP2003146642A patent/JP3946665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004350144A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050062B2 (ja) | インピーダンス整合特性を制御するために発生器の出力とプラズマ容器の入力との間に結合された制御されたインピーダンス・ネットワーク | |
JP3946665B2 (ja) | 大信号高周波スイッチ回路 | |
US4639691A (en) | Oscillator | |
US20040263270A1 (en) | Oscillator circuit and oscillator | |
JPH10150321A (ja) | 電圧制御発振器 | |
JPH09294018A (ja) | 高周波二帯域発振回路 | |
JP2002261543A (ja) | 2バンド発振器 | |
JP2000049534A (ja) | 電圧制御発振器 | |
EP1368889B1 (en) | Low power crystal oscillator | |
JPH11186844A (ja) | 電圧制御発振器 | |
JPH11168324A (ja) | 電圧制御発振器 | |
KR100538614B1 (ko) | 전압 제어 발진기 | |
EP1081846B1 (en) | Voltage controled oscillator | |
JPH104315A (ja) | 高周波発振回路 | |
JP2002335109A (ja) | 共振器 | |
JP2001251139A (ja) | マイクロ波発振回路 | |
KR100386175B1 (ko) | 전압제어발진기 | |
JPS626504A (ja) | 電圧制御発振器 | |
JP4677696B2 (ja) | 平衡型発振回路およびそれを用いた電子装置 | |
JP2883566B2 (ja) | 発振装置 | |
KR100518453B1 (ko) | 단일 공진부를 포함하는 듀얼 밴드 전압 제어 발진기 | |
GB2420923A (en) | Broadband power amplifier and impedance matching circuit | |
JP2006261822A (ja) | 発振回路 | |
JP2008060841A (ja) | 2波切替型発振器 | |
JPH10242712A (ja) | マイクロ波可変減衰回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |