CN104660183A - 放大器电路 - Google Patents
放大器电路 Download PDFInfo
- Publication number
- CN104660183A CN104660183A CN201410645603.7A CN201410645603A CN104660183A CN 104660183 A CN104660183 A CN 104660183A CN 201410645603 A CN201410645603 A CN 201410645603A CN 104660183 A CN104660183 A CN 104660183A
- Authority
- CN
- China
- Prior art keywords
- emitter
- amplifier circuit
- switch
- transistor
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000007850 degeneration Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
公开了一种放大器电路,包括:输入端子,配置为接收射频输入信号;输出端子,配置为提供射频输出信号;第一晶体管,具有第一集电极、第一发射极和第一基极;第二晶体管,具有第二集电极、第二发射极和第二基极;旁路开关;以及控制器。第一基极连接至输入端子和第二发射极。第一集电极连接至电路电压源和输出端子。第一发射极连接至地和第二基极。第二集电极连接至集电极电压源。旁路开关连接在第一基极和输出端子之间。控制器配置为根据射频输入信号的幅度级别来按照正常操作模式或旁路操作模式来操作放大器电路,其中控制器配置为在正常操作模式下关断旁路开关,并且在旁路操作模式下接通旁路开关,以选择性地旁路第一晶体管。
Description
技术领域
本公开涉及放大器,具体地而非排除地,涉及一种例如在无线局域网(WLAN)应用中可以配置用于射频(RF)信号的低噪声放大器(LNA)。
背景技术
微波和毫米波频率放大器和LNA已经被越来越多地实现在转变频率(transit frequency)ft>100GHz的硅双极型和金属-氧化物FET技术中。
发明内容
根据本发明的第一方面,提出了一种放大器电路,包括:输入端子,配置为接收射频输入信号;输出端子配置为提供射频输出信号;第一晶体管,具有第一集电极、第一发射极和第一基极;第二晶体管,具有第二集电极、第二发射极和第二基极;旁路开关;以及控制器。第一基极连接至输入端子和第二发射极;第一集电极连接至电路电压源和输出端子;第一发射极连接至地和第二基极;第二集电极连接至集电极电压源;以及旁路开关连接在第一基极和输出端子之间。控制器配置为根据射频输入信号的幅度级别按照正常操作模式或旁路操作模式来操作放大器电路,其中控制器配置为在正常操作模式下关断旁路开关,并且在旁路操作模式下接通旁路开关,以选择性地旁路第一晶体管。
如果控制器接通旁路开关以旁路第一晶体管,那么在不存在第二晶体管的情况下,将要求诸如串联隔离开关之类的器件以防止谐波信号产生。对于使用标准硅NMOS器件的放大器电路在高频下的操作来说,这种开关可能实施起来非常困难和昂贵,这至少部分地是由于过多的损耗引起的。有利地,放大器电路中的第二晶体管用于抵消放大器电路中的二次谐波失真。可以将第一晶体管看作是主放大器件,并且可以将第二晶体管看作是谐波抵消器件。
控制器可以配置为将射频输入信号的幅度级别与预定的幅度阈值进行比较,以确定是按照正常操作模式还是按照旁路操作模式操作。可能存在多个预定的阈值级别以说明滞后现象,并且控制器可以配置为将射频输入信号的幅度级别与所选择的预定幅度阈值进行比较。
控制器可以配置为当射频输入信号的幅度级别在预定的幅度阈值以上时按照旁路操作模式操作。控制器可以配置为当射频输入信号的幅度级别在预定幅度阈值以下时按照正常操作模式操作。
第一晶体管和第二晶体管可以匹配。也就是说,可以将第一和第二晶体管看作是等同或相同的晶体管,每一个均连接在如上所述的放大器电路中。第一晶体管和第二晶体管每一个均可以具有以下的一个或多个:相同的面积;相同的形状因子;相同的形状;以及相同的朝向。
通过匹配第一和第二晶体管,放大器电路有利地用于抵消二次谐波失真,而与任意过程变量无关。这是因为,由于晶体管匹配/等同导致电路关于第一和第二晶体管是对称的。
放大器电路可以包括偏置电路。控制器可以配置为控制偏置电路,使得在正常操作模式下偏置电路向第一晶体管的第一基极提供偏置电压。控制器可以配置为控制偏置电路,使得在旁路操作模式下偏置电压与第一晶体管的第一基极断开。放大器电路可以包括经由第一发射极偏置开关选择性地可连接至第一发射极的第一发射极偏置电压源。放大器电路可以包括经由第二发射极偏置开关选择性地可连接至第二发射极的第二发射极偏置电压源。控制器可以配置为在旁路操作模式下操作第一发射极偏置开关和第二发射极偏置开关,使得向第一发射极和第二发射极施加偏置电压。控制器可以配置为在正常模式下操作第一发射极偏置开关和第二发射极偏置开关,使得将偏置电压从第一发射极和第二发射极断开。
通过包括第一和第二电压源,有利地,可以将第一和第二晶体管偏置,这加强了对放大器电路中信号失真的消除,并且增加了放大器电路的线性度。
放大器电路可以包括第一电容器。第一电容器可以连接在输入端子和旁路开关之间的结与第一基极之间。放大器电路可以包括第二电容器。第二电容器可以连接在输入端子和旁路开关之间的结与第二发射极之间。
有利地,按照这种方式连接第一和第二电容器良好地维持了电路关于第一晶体管和第二晶体管的对称性,另外,这些电容器通过用作DC块来防止由第一和第二电压源提供的偏置彼此干扰。
第一发射极偏置电压源可以配置为供应电压,所述电压是第二发射极偏置电压源配置为供应的电压的实质上一半。由于电路的对称性,这种情况有利地出现,并且提供更加简单且可预测的放大器电路操作。
放大器电路可以包括:输入电容器,在输入端子与第一基极、第二发射极和旁路开关之间的结之间。放大器电路可以包括:输出电容器,在输出端子与旁路开关、第一集电极和电压源之间的结之间。
放大器电路可以包括:上拉电感器,连接在地与旁路开关、输出端子和第一集电极之间的结之间。放大器电路可以包括:输入电感器,连接在输入端子与第一基极、第二发射极和旁路开关之间的结之间。放大器电路可以包括:退化电感器,连接在地与第一发射极和第二基极之间的结之间。
根据本发明的另一个方面,提出了一种包括如上所述的放大器电路的电子设备。
根据本发明的另一个方面,提出了一种包括如上所述的放大器电路的集成电路。
附图说明
现在将参考附图作为示例描述实施例,其中:
图1a示出了包括旁路开关的放大器电路的电路图,其中晶体管基极断开;
图1b示出了包括旁路开关的放大器电路的电路图,其中晶体管发射极断开;
图2a-2c示出了包括第一和第二晶体管以及旁路开关的放大器电路的电路图;以及
图3a-3c示出了包括第一和第二晶体管、第一和第二电容器、第一和第二电压源和旁路开关的放大器电路的电路图。
具体实施方式
这里描述的一个或多个实施例涉及放大器电路,配置为当按照正常/高增益模式操作时对接收的射频输入信号进行放大,当按照旁路模式操作时允许信号通过电路而没有明显放大。放大器电路可以包括匹配的背对背晶体管对,使得在正常模式下晶体管之一执行放大,而在旁路模式下晶体管对一起可以有利地减小或最小化输出信号中的偶次(与奇次相对)谐波干扰。匹配的晶体管可以每一个均在电路中具有相同的形状因子、形状和/或朝向。(相同尺寸/面积)的晶体管在电路中并排地按照类似的方式朝向用于将它们进行匹配,并且可以有助于工艺参数跟踪。
通过以下描述,可以将放大器电路描述为按照正常操作模式或者旁路操作模式操作。正常模式可以看作是有源模式、高增益模式或放大器模式。旁路模式可以看作是非放大模式或者无源模式。
可以针对2.4GHz和5.8GHz频率下的WLAN应用在双极型工艺中实现低噪声放大器(LNA)。不同频率收发机的共同定位可能需要接收机LNA处理较大的信号,因为信号源可能位于靠近放大器处。在其他情况下,信号源可以相对远离放大器,导致了较小/较弱的接收信号。当LNA接收大输入信号时,放大器偏置可以关断,并且然后可以使用开关将放大器器件旁路。下面参考图1a来描述这种情况。即使放大器器件在关断状态,旁路模式中的信号电平可以产生谐波。在一些应用中,要求返回到天线的谐波的功率级别在-45dB以下。
这里描述的放大器电路包括至少一个晶体管。所示的晶体管是双极结型晶体管(BJT),具有标记为基极、集电极和发射极的端子。在如图2a-2c和3a-3c所示具有两个匹配晶体管的示例中,配对的晶体管可以具有公共发射极/源极,或者是级联或背靠背配置的。
图1a示出了可以在正常模式和旁路模式两者操作的放大器电路。这种放大器电路的正常模式可以用于对弱接收信号进行放大,也就是说具有低功率级别的信号。在放大信号时,在信号中添加尽可能小的噪声,因为添加的噪声将与输入信号一起被放大器电路放大,这是为什么可以使用LNA的原因。
放大器电路包括:输入端子RFin102,配置为接收射频输入信号;以及输出端子RFout104,配置为提供射频输出信号。放大器电路100还包括:晶体管Q1106,具有集电极108、发射极110和基极112、连接开关S2114和旁路开关S3116。偏置电路150连接至偏置电压节点132。偏置电压节点132位于输入端子RFin102和连接开关S2114的第一端子之间。连接开关S2114的第二端子连接至晶体管106的基极112。偏置电路150配置为当电路按照正常模式操作时向晶体管Q1106的基极112提供偏置电压。偏置电路150包括偏置开关S1152,配置为当电路100按照正常模式操作时接通以允许提供偏置电压,并且配置为当电路100按照旁路模式操作时关断,使得不会将偏置电流从偏置电路150提供至基极112。
输入端子RFin102经由连接开关S2114可连接至基极112。输入端子RFin102经由旁路开关S3116可连接至输出端子RFout104。集电极108连接至电路电压源Vcc120和输出端子RFout104。发射极110连接至地118。
在输入端子RFin102处提供的大输入信号可以在频率方面非常接近输出端子RFout104处预期的输出信号。因此,当晶体管Q1106用于对大信号进行放大时,可能难以滤除由输入信号在输出信号上引起的干扰。因此,可能不希望将大输入信号提供给晶体管Q1106的基极112,因为这可能引起输出信号中的谐波干扰。因此,可以针对大输入信号使用旁路开关S3116将晶体管Q1旁路,允许放大器电路100按照旁路模式操作。
在正常模式下,接通偏置开关S1152和连接开关S2114,并且关断旁路开关S3116。来自与开关S2114相关联的放大器电路100的损耗可能增加放大器电路100的噪声指数。具体地,当在高频RF和微波频率使用NMOS场效应晶体管时,这种附加的损耗可以引起问题。如果使用较小的输入信号,输出信号中的噪声级别可以是可接受的低。连接开关S2114应该具有尽可能低的损耗以减小放大器电路100中的噪声。这种非常低损耗的开关可能要求尖端技术。如果不是不可能的话,可能拥有这样的连接开关S2114可能是非常困难的,所述连接开关实现了足够低的损耗以提供可接受的放大器。
随着性能要求的增加,实现可接受的连接开关S2114可能变得更加具有挑战性。典型地,开关不具有0Q电阻,并且具有寄生电容。可以将连接开关S2114制造得尽可能大以减小损耗,但是其在高信号频率下仍然具有相关联的寄生电容。寄生电容可以是非线性的,并且可以对于其上设置放大器电路的集成电路的衬底具有不希望的影响,从而对于放大器电路的性能也具有不希望的影响。
在图1a中,当旁路开关S3116接通并且偏置开关S1和连接开关S2关断时,放大器电路100可以按照旁路模式操作。当接收到大输入信号时,可以使用旁路模式。因此,在旁路模式下可以将输入信号直接从输入端子RFin102路由至输出端子RFout104。这在大输入信号条件下提供了晶体管Q1106的基极112与输入信号的隔离。
作为示例,可以将小输入信号看作是比放大器的压缩点低约10-15dB的信号。例如,对于0dB的输入压缩,可以将小信号看作是小于-10dBm的信号。可以将大信号看作是更接近放大器的压缩点的信号。
图1b示出了可以按照正常模式和旁路模式两者来操作的另一放大器电路160。如图1a所示,放大器电路160包括输入端子RFin162、输出端子RFout 164、晶体管Q1166、偏置电路194以及旁路开关S3176,所述偏置电路194连接至位于输入端子RFin162和晶体管Q1166的基极172之间的偏置电压节点192。发射极偏置电压源VE186经由发射极偏置开关S4188可连接至发射极166。图1b中的连接开关S2184位于与图1a的连接开关不同的位置,使得不必如同图1a的放大器电路中的连接开关S2那样要求连接开关S2184为超低损耗开关。图1b的连接开关S2不直接位于输入端子RFin和晶体管Q1的基极172之间的串联路径上,而是代替地连接在发射极170和地178之间。在该示例中,电感器Le190串联连接在连接开关S2184和地178之间。
接通连接开关S2184将发射极170经由电感器Le190连接至地178,允许电流流过晶体管Q1,因此使能晶体管Q1用作放大器。当关断连接开关S2184时,发射极170不连接至地179,并且晶体管Q1不能能导通,因此不不能进行放大。
电路可以通过接通偏置开关S1196、接通连接开关S2184、关断发射极偏置开关S4188并且关断旁路开关S3176按照正常模式操作。电路可以通过关断偏置开关S1196、关断连接开关S2184、接通发射极偏置开关S4188并且接通旁路开关S3176按照旁路模式操作。可以将晶体管Q1166看作在旁路模式下关断。
晶体管Q1166在旁路模式下不会将接收的信号放大,因为信号将晶体管Q1166旁路,并且信号从输入端子RFin162通过旁路开关S3176传递至输出端子RFout164。发射极偏置开关S4188在旁路模式下接通以反向偏置晶体管(用作二极管),并且当电路无源操作时提高线性性能。
晶体管Q1166的非线性基极-发射极结使晶体管Q1166类似于零偏置二极管工作,零偏置二极管是失真器件并且因此在电路中不是想要的。为了减小在输出端子RFout164以及在输入端子RFin162处谐波(例如,二次谐波)产生信号失真的可能性,在该示例中,在旁路操作模式下通过接通发射极偏置开关S4188来将发射极偏置电压源VE186连接至发射极170。这用于向晶体管166的基极-发射极结施加反向偏置。将正电压VE186与基极-发射极结相连使基极-发射极结背向偏置/反向偏置,这可以减小放大器电路160中的失真。当放大器电路160按照旁路模式操作时,这种背向偏置用于将晶体管Q1166线性化,并且因此改进了性能。
然而,由于现代晶体管的窄且高速SiGe基极-发射极结的小击穿电压,从VE186施加的背向偏置能够受到限制。另外,连接开关S2184仍然应当尽可能大(例如,2mm开关)以成为低损耗器件,这可能需要大的片上面积,而这并不总是想要的。
因此,当图1b的放大器电路160按照旁路模式操作时,仍然可能在输出端子RFout164和输入端子RFin162两处都具有不可接受高级别的二次谐波。通过与图2a-2c和图3a-3c相关如下所述的放大器电路解决了这些问题。
图2a示出了包括两个背靠背晶体管206、214的放大器电路200。放大器电路200可以按照正常模式和旁路模式操作,而不要求施加反向偏置的情况。图2b说明了图2a的电路如何按照正常模式操作。图2c说明了图2a的电路如何按照旁路模式操作。
图2a-2c所示的放大器电路包括与匹配器件相结合的放大器器件(例如,晶体管),使得当放大器按照旁路模式操作时,减小、最小化或者抵消偶数次谐波(尤其是二次谐波),而不会显著地影响正常模式下的电路性能。匹配器件可以看作是提供二次谐波减小/最小化功能,并且在一些示例中可以允许放大器电路在约5dBm隔离级别(blocker level)下随着工艺和温度变化产生50dBc的二次谐波抑制性能。
图2的放大器电路200包括:输入端子RFin202,配置为接收射频输入信号;以及输出端子RFout204,配置为提供射频输出信号。放大器电路还包括:第一晶体管Q1206,具有第一集电极208、第一发射极210和第一基极212;以及第二晶体管Q2214,具有第二集电极216、第二发射极218和第二基极220。在该示例中,第一晶体管Q1206是放大器器件,而第二晶体管Q2是如上所的匹配器件。放大器电路200还包括旁路开关S3222和控制器201。应该理解的是控制器201可以操作如图2a所述的所有开关,尽管也可以说明为控制旁路开关S3222以便不会使附图过分复杂。
第一基极212连接至输入端子RFin202和第二发射极218。输入端子RFin202也可经由旁路开关S3222连接至输出端子RFout204。第一集电极208连接至电路电压源Vcc224和输出端子RFout204。第一发射极210连接至地226和第二基极220。第二集电极216连接至集电极电压源228,使得第二集电极216模拟了(mimic)第一晶体管Q1206的第一集电极208。当放大器电路200中使用AC信号时,因为将电压源Vcc224旁路至AC地,集电极电压源228用作地。第二发射极218连接至输入端子RFin202和第一基极212。旁路开关S3222连接在输入端子RFin202和输出端子RFout204之间。在这种示例中,偏置电路250连接在输入端子RFin202与第一基极212、第二发射极218和旁路开关S3222之间的结之间。
在该示例中,第二晶体管Q2214和第一晶体管Q1206匹配(它们是具有相同特性(例如面积、形状因子、形状和朝向)的相同类型晶体管)。用于放大的主要有源器件是第一晶体管Q1206。在放大器电路200中将第二晶体管Q2214添加于第一晶体管Q1206两端,以抵消由第一晶体管Q1206产生的失真。第二晶体管Q2214的发射极连接在有源晶体管Q1206的基极212,并且第二晶体管Q2214的基极220连接至第一晶体管Q1206的发射极210。这有利地提供了对称电路,所述对称电路用于减小/最小化电路200中的二次谐波。
控制器201配置为根据在输入端子RFin202处接收的射频输入信号的幅度级别来关断或接通旁路开关S3222。按照这种方式,可以将第一晶体管Q1206选择性地旁路。控制器201可以配置为将射频输入信号的幅度级别与预定幅度阈值级别进行比较,以确定是关断还是接通旁路开关S3222。可以存在两个预定的阈值级别来提供电路中的滞后现象。如果提供给输入端子RFin202的射频输入信号的幅度级别在预定幅度阈值级别以上,那么接通旁路开关S3222使得不提供放大。如果提供给输入端子RFin202的射频输入信号的幅度级别在预定幅度阈值级别以上,那么关断旁路开关S3222以便连接电路200中的第一晶体管Q1206并且放大信号。
在该示例中,放大器电路200还包括:第一电容器230,串联在输入端子RFin202与第一基极212、第二发射极218和旁路开关S3222之间的结之间。放大器电路200还包括:第二电容器232,串联在输出端子RFout204与旁路开关S3222、第一集电极208和电路电压源224之间的结之间。第一电容器230用作DC隔离(DC blocking)电容器,所述DC隔离电容器防止由偏置电路250提供的DC电流到达连接至输入端子RFin202的天线。第二电容器232用作DC隔离电容器,所述DC隔离电容器防止由偏置电路250提供的DC电流到达与放大器电路200的输出端子RFout204相连的级。
在该示例中,放大器电路200还包括三个电感器:上拉电感器Lc234,连接至电路电压源224与旁路开关S3222、输出端子RFout204和第一集电极208之间的结之间;输入电感器Ls236,连接在输入端子RFin202与第一基极212、第二发射极218和旁路开关S3222之间的结之间;以及退化电感器Le238,连接在地226与第一发射极210和第二基极220之间的结之间。电感器Lc234、Ls236和Le238配置为与晶体管的寄生电容值相结合将放大器电路200的阻抗与电源的阻抗相匹配。
第一晶体管Q1206可以与退化电感器/结合引线Le238阻抗匹配,并且输入/输入封装结合引线Ls236可以与50Q源之间阻抗匹配。可以通过优化基极电阻的电平对第一晶体管Q1206的尺寸/面积进行优化以产生可接受的噪声性能(也就是说,输出信号中可接受的低噪声级别)。这也带来了更接近50Q的“噪声匹配”。在理想电路中,退化电感器/结合引线Le238将与放大器电路的电容合作以产生等于50Q源的输入阻抗。在这种情况下,可以看作放大器与源阻抗匹配。
偏置电路250包括参考晶体管Q0、参考电流源l0和贝塔辅助(beta-helper)晶体管Qb,它们一起提供与电源和工艺变量无关的偏置电流级别。将参考晶体管Q0和贝塔辅助晶体管Qb设置为电流镜电路的一部分。
如果将第一晶体管Q1206旁路,则可以关断偏置电路250。通过在偏置电路250中接通开关S4254、接通开关S5258、并且关断开关S1来防止电流通过晶体管Q1206。
第一晶体管Q1206和第二晶体管Q2214相等(相同),并且彼此相反地连接,使得当电路处于旁路模式时第一晶体管Q1206和第二晶体管Q2214一起提供“奇次”传递函数,如参考下面的等式1和2所述。按照这种方式,第一晶体管Q1206和第二晶体管Q2214提供了二次谐波“抵消器”。所得到的“奇次”函数抵消了非线性失真,因此可以实现非常低的二次谐波失真。这种方法可以至少与在图1b的电路中使用非常大的连接开关S2同样有效。
对于参考图2a-2c所述的放大器电路,可能不需要施加如图1b的放大器电路所示的反向偏置。使用图2a的放大器电路200,可以实现55dB的失真,这在一些应用中是可接受的低级别。
在图2b中,示出了放大器电路200按照正常模式操作。接通偏置开关S1256。关断偏置开关S4254和S5258以及旁路开关S3222。关断的旁路开关S3222表现为寄生电容器Cs2off262,如图2b所示。第二晶体管Q2214反向偏置(也就是,截止),并且基极-发射极结耗尽。第二晶体管Q2214的发射极218连接至输入端子RFin202。第二晶体管Q2214的第二集电极216连接至集电极电压源228。因此,第二晶体管Q2214的集电极-发射极结反向偏置,并且用作小电容宿(capacitive sink)Cq2260,其只最低程度地影响电路操作。这是因为,与和电容宿Cq2并联的第一晶体管Q1206的基极-发射极结两端的电容Cπ1相比,电容宿Cq2具有较小的电容。随着电荷在反向偏置的结中变得更加分离,电容Cq2进一步减小。
在图2c中,示出了放大器电路200按照旁路模式操作。关断偏置开关S1256,并且接通偏置开关S4254和S5258以及旁路开关S3222。在向输入端子RFin202输入大信号时希望关断偏置(也就是,断开偏置电路250),因为其在第一晶体管Q1206的第一基极212处是不需要的。按照这种方式,不会浪费能量。然后,晶体管Q1206作为(反向)零偏置二极管(如图2c中的参考符号264所示)操作,与也作为二极管(如图2c中的参考符号266所示)操作的第二晶体管Q2214相匹配。
在一些示例中,可以通过向第一晶体管和第二晶体管的发射极施加适当的偏置电压来将二次谐波最小化效果进一步线性化,例如如图3a-3c所示,以当隔离级别在约11dBm时实现跟随工艺和温度的>65dBc二次谐波抑制性能。
图3a示出了包括两个背对背晶体管的放大器电路300,所述背对背晶体管每一个均可以具有为了改进的电路线性度而施加的电压偏置。图3b示出了图3a的电路如何按照正常模式操作。图3c说明了图3a的电路如何按照旁路模式操作。
图3a的放大器电路300包括图2a所示的部件。图2a-2c和图3a-3c之间类似的元件已经配置有类似的参考数字,并且不必参考图3a-3c再次详细地讨论与图2a-2c相关地讨论的公共元件。
当将第一晶体管Q1306和第二晶体管Q2314反向偏置时,放大器电路300可以更加线性地动作。这可以用于抵消放大器电路300中的失真。
图3a中的放大器电路30包括:第一发射极偏置电压源VE1382,经由第一发射极偏置开关S7384连接至第一发射极310;以及第二发射极偏置电压源VE2386,经由第二发射极偏置开关S6388连接至第二发射极318。可以分别通过发射极偏置开关S7384和S6388来接入发射极偏置电压源VE1382和VE2386,以反向偏置Q1/Q2晶体管对306、314的二次谐波抵消连接。这种放大器电路300可以在11dBm的输入级别下提供大于65dBc的二次谐波抑制。
放大器电路300包括第一电容器C13002和第二电容器C23004。第一电容器C13002连接在输入端子RFin302和旁路开关S3322之间的结与第一基极312之间。第二电容器C23004连接在输入端子RFin302和旁路开关S3322间的结与第二发射极318之间。在该示例中,第一电容器C13002和第二电容器C23004是相同的。它们用作DC隔离器以防止来自第一发射极偏置电压源VE1382的偏置和来自第二发射极偏置电压源VE2386的偏置彼此干扰。总体而言,放大器电路300有利地保持了对称性。
第一发射极偏置电压源VE1382和第二发射极偏置电压源VE2386可以分别均连接至公共电压源,并且分压器可以用于实现所要求的偏置电平。在一些示例中,第一发射极偏置电压源VE1382可以配置为供应电压,所述电压是第二发射极偏置电压源VE2386配置为供应的电压的实质上一半。例如,如果以反向偏置将0.8V连接至第一发射极310,则当从第二电压源VE2386连接1.6V时,可以将第二晶体管Q2314反向偏置相同的量。也就是说,从第二发射极偏置电压源VE2386施加的电压可以是从第一发射极偏置电压源VE1382施加的电压的两倍,以平衡电路。
图3b和3c示出了分别按照正常模式和旁路模式操作的放大器电路300。在图3c示出了在旁路模式下由第一发射极偏置电压源VE1施加至第一晶体管Q1306的反向偏置作为电压源364。在图3c中示出了在旁路模式下由第二发射极偏置电压源VE2施加至第二晶体管Q2314的反向偏置作为电压源366。当放大器电路300按照旁路模式操作时,第一和第二晶体管Q1306和Q2314表现为反向偏置的二极管364、366。
放大器电路300包括偏置电路350,所述偏置电路可以向第一晶体管Q1的第一基极312提供偏置电压。
与图2a的电路相比,图3a的放大器电路300可以允许二次谐波失真的进一步消除。可以由第一发射极偏置电压源VE1382和第二发射极偏置电压源VE2386将第一和第二晶体管Q1306和Q2314二者反向偏置以实现甚至更低的失真。例如,可以在输入端子RFin302处实现10dBm输入信号以满足规范标准。可以实现65dB的二次谐波失真减小,这是非常好的。否则这些级别可能不是可实现的,或者可能只能通过例如针对图1a所述的旁路开关S2使用大的昂贵开关来实现。
可以使用商用的双极型和BiCMOS技术来构建如这里所公开的放大器电路。
在图2a-2c和3a-3c的放大器电路200、300中,如下所述,出现了在旁路模式下由匹配的第一和第二晶体管Q1206、306和Q2214、314提供的“奇次”传递函数。
在旁路模式下,当偏置关断时,晶体管Q1206、306和Q2214、314用作如图2c和3c所示的背靠背连接的两个无源二极管264、364;266、366。当第一晶体管Q1206、306在正常模式期间接通时,第二晶体管Q2214、314处于关断状态,因此在正常模式下操作时第二晶体管Q2214、314不会显著地影响放大器电路200、300的性能。
将通过第一晶体管Q1的电流限定为:
其中is是饱和电流,q是电荷,Vbe是基极发射极电压,n是理想性因子(接近1),K是波尔兹曼常数,并且T是温度。
在旁路模式下,引入传递特性其中i2是通过第二晶体管Q2214、314的电流。
可以将放大器电路的净i-v特性表达为:
等式1
等式2
其中t是时间,并且In是n阶修正贝塞尔函数。
由于等式1的sinh函数(在等式2中由(2k+1)倍乘表示),这种函数具有“奇次”对称性。按照这种方式,在周期性正弦激励下抵消了包括二次谐波在内的“偶次”谐波。
因此,应该理解的是第二晶体管Q2214、314的添加产生了非线性传递函数,所述非线性传递函数抵消了偶次谐波,所述偶次谐波是当放大器电路200、300按照旁路模式操作时由晶体管Q1206、306产生的。
这里描述为“耦接”或“连接”的任意部件可以直接或间接耦接或连接。也就是说,一个或多个部件可以位于描述为耦接或连接的两个部件之间,同时仍然能够实现所需的功能。
Claims (15)
1.一种放大器电路,包括:
输入端子,配置为接收射频输入信号;
输出端子,配置为提供射频输出信号;
第一晶体管,具有第一集电极、第一发射极和第一基极;
第二晶体管,具有第二集电极、第二发射极和第二基极;
旁路开关;以及
控制器,
其中,
第一基极连接至输入端子和第二发射极;
第一集电极连接至电路电压源和输出端子;
第一发射极连接至地和第二基极;
第二集电极连接至集电极电压源;并且
旁路开关连接在第一基极和输出端子之间,以及
控制器配置为根据射频输入信号的幅度级别,按照正常操作模式或旁路操作模式来操作放大器电路,其中控制器配置为在正常操作模式下关断旁路开关,并且在旁路操作模式下接通旁路开关,以选择性地旁路第一晶体管。
2.根据权利要求1所述的放大器电路,其中控制器配置为将射频输入信号的幅度级别与预定的幅度阈值进行比较,以确定是按照正常操作模式还是按照旁路操作模式操作。
3.根据权利要求2所述的放大器电路,其中控制器配置为当射频输入信号的幅度级别在预定幅度阈值以上时按照旁路操作模式操作,并且当射频输入信号的幅度级别在所述预定幅度阈值以下时按照正常操作模式操作。
4.根据权利要求1至3中任一项所述的放大器电路,其中第一晶体管和第二晶体管相匹配。
5.根据权利要求1至4中任一项所述的放大器电路,其中第一晶体管和第二晶体管每一个均具有以下的一个或多个:相同的面积、相同的形状因子、相同的形状和相同的朝向。
6.根据权利要求1至5中任一项所述的放大器电路,还包括偏置电路,其中控制器配置为控制偏置电路,使得在正常操作模式下偏置电路向第一晶体管的第一基极提供偏置电压。
7.根据权利要求6所述的放大器电路,其中控制器配置为控制偏置电路,使得在旁路操作模式下偏置电压与第一晶体管的第一基极断开。
8.根据权利要求1至7中任一项所述的放大器电路,其中放大器电路包括:
第一发射极偏置电压源,经由第一发射极偏置开关选择性地连接至第一发射极;以及
第二发射极偏置电压源,经由第二发射极偏置开关选择性地连接至第二发射极;以及
其中控制器配置为在旁路操作模式下操作第一发射极偏置开关和第二发射极偏置开关,使得向第一发射极和第二发射极施加偏置电压。
9.根据权利要求8所述的放大器电路,其中控制器配置为在正常模式下操作第一发射极偏置开关和第二发射极偏置开关,使得将偏置电压从第一发射极和第二发射极断开。
10.根据权利要求8或9所述的放大器电路,其中第一发射极偏置电压源配置为供应的电压是第二发射极偏置电压源被配置供应的电压的实质上一半。
11.根据权利要求1至10中任一项所述的放大器电路,其中放大器电路还包括第一电容器和第二电容器,其中第一电容器连接在输入端子和旁路开关之间的结与第一基极之间,第二电容器连接在输入端子和旁路开关之间的结与第二发射极之间。
12.根据权利要求1至11中任一项所述的放大器电路,其中放大器电路包括以下的一个或多个:
输入电容器,在输入端子与第一基极、第二发射极和旁路开关之间的结之间;以及
输出电容器,在输出端子与旁路开关、第一集电极和电压源之间的结之间。
13.根据权利要求1至12中任一项所述的放大器电路,其中放大器电路包括以下的一个或多个:
上拉电感器,连接在电路电源电压与旁路开关、输出端子和第一集电极之间的结之间;
输入电感器,连接在输入端子与第一基极、第二发射极和旁路开关之间的结之间;以及
退化电感器,连接在地与第一发射极和第二基极之间的结之间。
14.一种电子设备,包括根据权利要求1至13中任一项所述的放大器电路。
15.一种集成电路,包括根据权利要求1至13中任一项所述的放大器电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13193163.6A EP2874311B1 (en) | 2013-11-15 | 2013-11-15 | An amplifier circuit |
EP13193163.6 | 2013-11-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104660183A true CN104660183A (zh) | 2015-05-27 |
CN104660183B CN104660183B (zh) | 2017-12-19 |
Family
ID=49578227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410645603.7A Active CN104660183B (zh) | 2013-11-15 | 2014-11-12 | 放大器电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9509265B2 (zh) |
EP (1) | EP2874311B1 (zh) |
CN (1) | CN104660183B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107171992A (zh) * | 2017-05-16 | 2017-09-15 | 云南大学 | 基于零偏值二极管的模拟预失真电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2570229B (en) * | 2016-08-31 | 2021-09-15 | Skyworks Solutions Inc | Multi-input amplifier with degeneration switching block and low loss bypass function |
TWI617131B (zh) * | 2016-12-30 | 2018-03-01 | 立積電子股份有限公司 | 放大電路 |
TWI790325B (zh) * | 2018-12-06 | 2023-01-21 | 聯華電子股份有限公司 | 自偏壓放大器 |
JP2021035016A (ja) * | 2019-08-29 | 2021-03-01 | 株式会社村田製作所 | 増幅回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020070809A1 (en) * | 2000-12-07 | 2002-06-13 | Motorola, Inc. | Low noise amplifier having bypass circuitry |
US6680641B1 (en) * | 1999-12-23 | 2004-01-20 | Alcatel | Bidirectional bipolar transistor switch arrangement |
US6930546B2 (en) * | 2003-09-26 | 2005-08-16 | International Business Machines Corporation | Bypass switch topology for low-noise amplifiers |
US20090298455A1 (en) * | 2008-05-28 | 2009-12-03 | Nec Electronics Corporation | Low noise receiving apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2361298C (en) | 2000-11-08 | 2004-10-12 | Research In Motion Limited | Impedance matching low noise amplifier having a bypass switch |
US8055230B1 (en) | 2008-03-25 | 2011-11-08 | Marvell International Ltd. | Low noise amplifier gain adaption based on a received signal strength indication of bluetooth and wlan signals |
-
2013
- 2013-11-15 EP EP13193163.6A patent/EP2874311B1/en active Active
-
2014
- 2014-11-12 CN CN201410645603.7A patent/CN104660183B/zh active Active
- 2014-11-13 US US14/540,559 patent/US9509265B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6680641B1 (en) * | 1999-12-23 | 2004-01-20 | Alcatel | Bidirectional bipolar transistor switch arrangement |
US20020070809A1 (en) * | 2000-12-07 | 2002-06-13 | Motorola, Inc. | Low noise amplifier having bypass circuitry |
US6930546B2 (en) * | 2003-09-26 | 2005-08-16 | International Business Machines Corporation | Bypass switch topology for low-noise amplifiers |
US20090298455A1 (en) * | 2008-05-28 | 2009-12-03 | Nec Electronics Corporation | Low noise receiving apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107171992A (zh) * | 2017-05-16 | 2017-09-15 | 云南大学 | 基于零偏值二极管的模拟预失真电路 |
Also Published As
Publication number | Publication date |
---|---|
EP2874311B1 (en) | 2016-07-20 |
US20150137884A1 (en) | 2015-05-21 |
US9509265B2 (en) | 2016-11-29 |
CN104660183B (zh) | 2017-12-19 |
EP2874311A1 (en) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102287445B1 (ko) | 저잡음 증폭기를 바이패스하는 시스템 및 방법 | |
Liu et al. | A wideband analog-controlled variable-gain amplifier with dB-linear characteristic for high-frequency applications | |
US7256646B2 (en) | Neutralization techniques for differential low noise amplifiers | |
Fang et al. | Supply-scaling for efficiency enhancement in distributed power amplifiers | |
CN104660183B (zh) | 放大器电路 | |
CN104767491B (zh) | 放大器 | |
US8963612B1 (en) | Multiple mode RF circuit | |
CN104617905B (zh) | 射频放大器及射频放大方法 | |
US10014835B1 (en) | Frequency enhanced active transistor | |
Fang et al. | A tunable 5–7 GHz distributed active quasi-circulator with 18-dBm output power in CMOS SOI | |
Kim et al. | A Switchless, $ Q $-Band Bidirectional Transceiver in 0.12-$\mu $ m SiGe BiCMOS Technology | |
Kang et al. | Highly linear 0.18-/spl mu/m CMOS power amplifier with deep n-Well structure | |
Jeon et al. | A cascode feedback bias technique for linear CMOS power amplifiers in a multistage cascode topology | |
Jung et al. | An 80 MHz bandwidth and 26.8 dBm OOB IIP3 transimpedance amplifier with improved nested feedforward compensation and multi-order filtering | |
Xiao et al. | A 65-nm CMOS wideband TDD front-end with integrated T/R switching via PA re-use | |
US7598806B2 (en) | Distortion compensation circuit | |
Zhang et al. | Analysis and Design of a 0.6-to 10.5-GHz LNTA for Wideband Receivers | |
Wickert et al. | Analysis of totem-pole drivers in SiGe for RF and wideband applications | |
Rajashekharaiah et al. | A new gain controllable on-chip active balun for 5 GHz direct conversion receiver | |
Chen et al. | A 28-GHz-band highly linear stacked-FET power amplifier IC with high back-off PAE in 56-nm SOI CMOS | |
Lindstrand et al. | A 1.6–2.6 GHz 29dBm injection-locked power amplifier with 64% peak PAE in 65nm CMOS | |
JP2012004777A (ja) | 高周波増幅器 | |
US20070146078A1 (en) | Selective amplifier | |
CN112003576A (zh) | 提供增益扩展的功率放大器偏置网络 | |
US20220407471A1 (en) | Amplifiers with feedforward cancellation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |