CN104733809B - 开关电路和半导体模块 - Google Patents

开关电路和半导体模块 Download PDF

Info

Publication number
CN104733809B
CN104733809B CN201410558842.9A CN201410558842A CN104733809B CN 104733809 B CN104733809 B CN 104733809B CN 201410558842 A CN201410558842 A CN 201410558842A CN 104733809 B CN104733809 B CN 104733809B
Authority
CN
China
Prior art keywords
switching circuit
input
field effect
effect transistor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410558842.9A
Other languages
English (en)
Other versions
CN104733809A (zh
Inventor
岸本健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104733809A publication Critical patent/CN104733809A/zh
Application granted granted Critical
Publication of CN104733809B publication Critical patent/CN104733809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

本发明提供一种不易受到谐振频率的影响、且能够抑制隔离特性的变动的开关电路和半导体模块。开关电路(504)包括第1至第N+1输入输出端子(T1～T(N+1))、以及第1至第N FET(101～10N)，其中，N为2以上的整数，在将源极端和漏极端中的某一端称为第1端，另一端称为第2端时，第1输入输出端子(T1)与第1至第N FET(101～10N)中所有的第1端电连接。对于1到N中各整数i，第iFET的第2端与第i+1输入输出端子电连接。对于1到N中至少任一个整数j，电感器分量和电阻分量以串联方式电连接而得到的电路以与第j FET并联的方式电连接在第j FET的第1端与第2端之间。

Description

开关电路和半导体模块
技术领域
本发明涉及开关电路和半导体模块。
背景技术
高频开关是用于切换高频信号的传输路径的开关。例如，在移动电话或无线LAN(Local Area Network：局域网)等这样的无线通信设备中，高频开关使用于切换各频带(Band)、或者相互切换发送信号的传输路径和接收信号的传输路径。
例如在日本专利特开平9-107203号公报(专利文献1)中公开了SPDT(Single PoleDouble Throw：单刀双掷)开关电路。该开关电路的目的在于能够在规定的频率下得到较高的隔离度。该开关电路对从输入输出端子向接收端子传输信号的第1传输路径、以及从发送端子向输入输出端子传输信号的第2传输路径进行切换。该开关电路包括设置于发送端子和接收端子之间的电感器。
现有技术文献
专利文献
专利文献1：日本专利特开平9-107203号公报
发明内容
发明所要解决的技术问题
根据专利文献1，FET(场效应晶体管)所具有的寄生电容与电感器构成谐振电路。谐振电路的谐振频率设定为使用频率。由此，在该使用频率下，可期待实现较高的隔离度。
然而，开关电路的隔离度越高，在包含其使用频率在内的规定的频带中，隔离度的偏差越大。谐振频率因电感值的偏差、或FET的寄生电容的偏差这些主要原因而发生变动。因此，若隔离度的偏差较大，则由于谐振频率的变动，可能会产生以下问题：具有相同结构的多个开关电路之间的隔离特性出现较大的偏差。
因此，本发明的目的在于提供一种不易受到谐振频率的影响、且能够抑制隔离特性的变动的开关电路以及具备该开关电路的半导体模块。
解决技术问题所采用的技术方案
为了实现上述目的，基于本发明的开关电路包括：第1至第N+1输入输出端子；以及分别具有栅极端、源极端和漏极端的第1至第N场效应晶体管，其中，N为2以上的整数，在将所述源极端和所述漏极端中的某一个称为第1端，另一个称为第2端时，所述第1输入输出端子与所述第1至第N场效应晶体管中所有的所述第1端电连接，对于1到N中各整数i，第i场效应晶体管的所述第2端与第i+1输入输出端子电连接，对于1到N中至少任意一个整数j，电感器分量和电阻分量以串联方式电连接而成的电路以与第j场效应晶体管并联的方式电连接在第j场效应晶体管的所述第1端和所述第2端之间。
发明效果
根据本发明，能够实现不易受到谐振频率的影响、且能够抑制隔离特性的变动的开关电路。
附图说明
图1是表示基于本发明的实施方式1的开关电路的基本结构的电路图。
图2是基于本发明的实施方式1的开关电路中形成有第2传输路径的状态下的等效电路图。
图3是将基于本发明的实施方式1的开关电路的隔离特性与使用贴片电感器的现有技术的开关电路的隔离特性进行对比来表示的曲线图。
图4是表示基于本发明的实施方式2的开关电路的基本结构的电路图。
图5是表示基于本发明的实施方式3的开关电路的基本结构的电路图。
图6是基于本发明的实施方式3的开关电路中形成有第1传输路径的状态下的等效电路图。
图7是基于本发明的实施方式3的开关电路中形成有第2传输路径的状态下的等效电路图。
图8是表示基于本发明的实施方式4的开关电路的基本结构的电路图。
图9是表示基于本发明的实施方式5的开关电路的基本结构的电路图。
图10是表示基于本发明的实施方式6的开关电路的基本结构的电路图。
图11是表示基于本发明的实施方式7的开关电路的基本结构的电路图。
图12是基于本发明的实施方式8的半导体模块的示意俯视图。
图13是图12所示的电感器的线路尺寸的说明图。
图14是作为螺旋电感器的电感器及其周边的第1例的示意俯视图。
图15是作为螺旋电感器的电感器及其周边的第2例的示意俯视图。
图16是表示基于本发明的实施方式9的高频模块的一结构例的图。
图17是用于说明从图16所示的高频模块发送信号时的动作的说明图。
图18是用于说明图16所示的高频模块接收信号时的动作的说明图。
图19是包含图16所示的高频模块的高频电路的示意图。
实施方式
下面，基于附图来说明本发明的实施方式。另外，在下述附图中，对于相同或相当的部分标注相同的参考标号，且不重复对其进行说明。
本说明书中的“电连接”包括以下两种情况，即：两个要素直接连接的情况，以及两个要素经由其他要素连接的情况。“要素”包括无源元件、有源元件、端子、以及线路等，但并不限于此。
本说明书中的“输入输出端子”是指可用作输入端子和输出端子的任一个的端子。但是，可用作的含义并不等同于实际上被使用。因此，本说明书中的“输入输出端子”并不限定于既从该端子进行信号的输入又从该端子进行信号的输出这种情况。
(实施方式1)
(结构)
参照图1，对基于本发明的实施方式1的开关电路进行说明。
本实施方式的开关电路包括：第1至第N+1输入输出端子；以及分别具有栅极端、源极端和漏极端的第1至第N场效应晶体管(以下称为“FET”。)，其中，N为2以上的整数。在将所述源极端和所述漏极端中的某一个称为第1端，另一个称为第2端时，所述第1输入输出端子与所述第1至第N FET所有的所述第1端电连接。对于1到N中各整数i，第i FET的所述第2端与第i+1输入输出端子电连接。对于1到N中至少任一个整数j，电感器分量和电阻分量以串联方式电连接而得到的电路以与第j FET并联的方式电连接在第j FET的所述第1端与所述第2端之间。
假设N＝2的情况来作为一例，对本实施方式的开关电路501进行说明。如图1所示，开关电路501包括第1至第3输入输出端子T1～T3。开关电路501包括分别具有栅极端、源极端和漏极端的第1FET11和第2FET12。开关电路501中，第1FET11具有第1端1a和第2端1b，第2FET12具有第1端2a和第2端2b。这里，将源极端和漏极端中的某一个称为第1端，另一端称为第2端。可以将源极端和漏极端中的任一个称为第1端。第1输入输出端子T1与第1FET11和第2FET12两者的第1端1a、2a电连接。
并且，分别对于整数i＝1、2，第i FET的所述第2端与第i+1输入输出端子电连接。即，第1FET11的第2端1b与第2输入输出端子T2电连接，第2FET12的第2端2b与第3输入输出端子T3电连接。
并且，对于1到2中至少任一个整数j，电感器分量和电阻分量以串联方式电连接而得到的电路以与第j FET并联的方式电连接在第j FET的所述第1端与所述第2端之间。即，在开关电路501中，符合“1到2中至少任一个整数j”的整数j为1，如图1所示，作为电感器分量的电感器14与作为电阻分量的电阻16以串联方式电连接而成的电路以与第1FET11并联的方式电连接在第1FET11的第1端1a和第2端1b之间。
第1FET11除第1端1a和第2端1b以外还具备栅极端1c。第1FET11中第1端1a与第2端1b之间处于导通状态还是处于截止状态由施加于栅极端1c的控制电压V1来控制。第2FET12除第1端2a和第2端2b以外还具备栅极端2c。第2FET12中第1端2a与第2端2b之间处于导通状态还是处于截止状态由施加于栅极端2c的控制电压V2来控制。
电感器14与电阻16以串联方式电连接而成的电路以与第1FET11并联的方式电连接在第1FET11的第1端1a和第2端1b之间。在图1所示的示例中，第1FET11的第1端1a与第1输入输出端子T1电连接，因此，电感器14的一端也可与第1输入输出端子T1电连接。电感器14的另一端与电阻16的一端相连接。在图1所示的示例中，第1FET11的第2端1b与第2输入输出端子T2电连接，因此，电阻16的另一端也可与第2输入输出端子T2电连接。
(作用·效果)
图1所示的开关电路501可作为SPDT开关进行动作。该情况下，第1FET11和第2FET12以互补的方式进行导通截止。
更具体而言，在将第1FET11设为导通状态，第2FET12设为截止状态的情况下，在第1输入输出端子T1和第2输入输出端子T2之间形成第1传输路径。另一方面，在将第1FET11设为截止状态，第2FET12设为导通状态的情况下，在第1输入输出端子T1和第3输入输出端子T3之间形成第2传输路径。
图2示出表示形成第2传输路径时的开关电路501的等效电路图。图2中，第2传输路径被等效地表示为连接第1输入输出端子T1和第3输入输出端子T3的线路。另一方面，第1传输路径被第1FET11切断，这种处于截止状态的FET可视为电容器。因此，将第1FET11等效地表示为电容Coff。
电感器14与电容Coff构成并联谐振电路。另外，对于电阻16的作用将在后文中说明。在并联谐振电路的谐振频率下，能够提高第1输入输出端子T1和第2输入输出端子T2之间的隔离度。
该并联谐振电路的谐振频率由电感器14的电感值和电容Coff的电容值来决定。具体而言，谐振频率被设定为开关电路501的工作频带内的所希望的频率(例如中心频率)。因此，开关电路501在工作频带内可实现较高的隔离度。
由电感器14和电容Coff构成的并联谐振电路的Q值可由ω0/(ω2-ω1)来表示。ω0是并联谐振电路的谐振频率。ω1是在频率低于谐振频率ω0的低频侧、振动能量成为峰值的一半的频率。ω2是在频率高于谐振频率的高频侧、振动能量成为峰值的一半的频率。(ω2-ω1)被称为“半值宽度”。
作为比较对象，假设从图2所示的并联谐振电路中去除电阻16而得到的结构。使用贴片电感器的现有技术的开关电路与该结构相当。在该情况下，电感器的电感值越高，越能提高并联谐振电路的Q值。Q值越高，就越能在谐振频率下实现较高的隔离度。
然而，若并联谐振电路的Q值变高，则半值宽度变小。因此，在包含其谐振频率在内的规定频带内的隔离度的偏差变大。这里的“隔离度的偏差”可定义为在某频带内，隔离度的最大值与最小值之间的差。
并联谐振电路的谐振频率ω0会因电感器的电感值的偏差、或电容Coff的电容值的偏差这样的主要原因而发生变动。因此，在隔离度的偏差较大的情况下，由于谐振频率ω0的变动，在具有相同结构的多个开关电路之间，隔离特性出现较大的偏差。
本实施方式中，开关电路501具备与电感器14串联连接的电阻16。利用电阻16，一方面可降低并联谐振电路的Q值，一方面还可扩大半值宽度。由此，能够在整个较宽的频带内，减小隔离度的偏差。其结果是，能够实现相对于电感器14的电感值的偏差或电容Coff的电容值的偏差、隔离度偏差的差异较小的开关电路。
如上所述，在本实施方式中，能够实现不易受到谐振频率的影响、且能够抑制隔离特性的变动的开关电路。
(隔离特性的对比)
图3是将基于本实施方式的开关电路501的隔离特性与使用贴片电感器的现有技术的开关电路的隔离特性进行对比来表示的曲线图。在隔离特性的对比中，以下述状态为前提，即：第1FET11处于截止状态，第2FET12处于导通状态。即，该状态是指第1传输路径被切断，并形成第2传输路径的状态。图3中的曲线A1是由本实施方式的开关电路501而得到的，表示第1输入输出端子T1与第2输入输出端子T2之间的隔离度的频率特性。曲线A2是由使用贴片电感器的现有技术的开关电路而得到的，表示第1输入输出端子T1与第2输入输出端子T2之间的隔离度的频率特性。曲线A3表示在利用第2传输路径从第1输入输出端子T1向第3输入输出端子T3传输信号的情况下的插入损耗的频率特性。图3中表示为“S(2,1)”和“S(3,1)”的括号内的1，2，3中，编号“1”是指第1输入输出端子T1，编号“2”是指第3输入输出端子T3，编号“3”是指第2输入输出端子T2。
另外，电感器14的电感值为11nH，电阻16的电阻值为100Ω。电容Coff的电容值例如约为0.0835pF。但是，这些数值仅作为一个示例来示出，实际并不限于上述数值。图3所示的频率也只是为了说明而作为一个示例提取得到的。
图3中表示为“m1”的标记表示频率为5GHz时第2传输路径的插入损耗。表示为“m2”的标记表示频率为6GHz时第2传输路径的插入损耗。表示为“m3”的标记表示频率为5GHz时第1传输路径的隔离度。表示为“m4”的标记表示在谐振频率附近时第1传输路径的隔离度。表示为“m5”的标记表示频率为6GHz时第1传输路径的隔离度。
曲线图的横轴表示频率，曲线图的纵轴表示隔离度和插入损耗。纵轴的数值(负值)表示其绝对值越大，隔离度越高。
在并联谐振电路中不包含电阻16的情况下，即，在使用贴片电感器的现有技术的开关电路的情况下，如曲线A2所示，在谐振频率附近(5.6GHz附近)隔离度变高。然而，在5GHz～6GHz的频率范围内，隔离度的偏差较大。与此相对，在本实施方式中，如曲线A1所示，在5GHz～6GHz的频率范围内，隔离度的偏差较小，为2dB左右。即，根据本实施方式，能够减小整个较宽频带内的隔离度偏差。此外，在基于本实施方式的情况下，由曲线A3可知，在5GHz～6GHz的频率范围内，第2传输路径的插入损耗也几乎没有变化。
如上所述，本实施方式中，可确认能够实现即使在例如因电感器的电感值发生变动等而导致谐振频率发生变动的情况下，也不易受到其影响，且能够抑制隔离特性的变动的开关电路。
(实施方式2)
(结构)
参照图4，对基于本发明的实施方式2的开关电路进行说明。实施方式1中，以N＝2的情况为例进行了说明，但在本实施方式中，如图4所示，对通用化的结构进行说明。为了便于说明，在图4中以N看似是较大的整数来进行表示，但作为本发明的考虑方法，N可以是2以上的任意整数。
本实施方式的开关电路502包括：第1至第N+1输入输出端子T1、T2、T3、…、TN、T(N+1)、以及分别具有栅极端、源极端和漏极端的第1至第N FET101、102、…、10N-1、10N，其中，N为2以上的整数。在将所述源极端和所述漏极端中的某一个称为第1端，另一个称为第2端时，第1输入输出端子T1与所述第1至第N FET101、102、…、10N-1、10N所有的所述第1端电连接。对于1到N中各整数i，第i FET10i的所述第2端与第i+1输入输出端子T(i+1)电连接。对于1到N中至少任一个整数j，作为电感器分量的电感器14和作为电阻分量的电阻16以串联方式电连接而得到的电路以与第j FET10j并联的方式电连接在第j FET10j的所述第1端与所述第2端之间。
(作用·效果)
图4所示的开关电路502可作为SPNT(Single Pole N Throw：单刀N掷)开关进行动作。通过使从第1FET101到第N FET10N中的任一个导通，其他所有的FET截止，能够在第1输入输出端子T1、与从第2输入输出端子T2到第N+1输入输出端子T(N+1)中选择的任一个输入输出端子之间形成传输路径。此时处于截止的FET可视为电容Coff。因此，在第j FET10j处于截止状态的情况下，电感器14、电阻16、以及处于截止状态的第j FET10j所具有的电容Coff构成并联谐振电路。
但是，本实施方式中，可构成并联谐振电路的FET未必是所有的FET。在图4所示的示例中，多个FET中只有一个FET可构成并联谐振电路。因此，可获得的效果的程度是有限的。图4的结构只是为了说明原理而举出的单纯的示例。若要追求更好的效果，则可考虑将电感器14与电阻16以串联方式电连接而得到的电路分别与N个FET中尽可能多的FET并联连接。
如上所述，本实施方式中，由于在第j FET10j中构成并联谐振电路，因此能够实现不易受到谐振频率的影响，且能够抑制隔离特性的变动的开关电路，其中，第j FET10j以并联的方式与将电感器14和电阻16以串联方式电连接而得到的电路电连接。
(实施方式3)
(结构)
参照图5，对基于本发明的实施方式3的开关电路进行说明。本实施方式的开关电路503与实施方式1中设N＝2来说明的基本结构相同，但在实施方式1中，作为电感器分量的电感器14与作为电阻分量的电阻16以串联方式电连接而得到的电路仅与第1FET11以并联方式电连接，与此相对，在本实施方式中，如图5所示，该电路也同样地与第2FET12以并联方式电连接。
(作用·效果)
图5所示的开关电路503与实施方式1所示的开关电路501相同，可作为SPDT开关进行动作。该情况下，第1FET11和第2FET12以互补的方式进行导通截止。
在将第1FET11设为导通状态，第2FET12设为截止状态的情况下，在第1输入输出端子T1和第2输入输出端子T2之间形成第1传输路径。另一方面，在将第1FET11设为截止状态，第2FET12设为导通状态的情况下，在第1输入输出端子T1和第3输入输出端子T3之间形成第2传输路径。
图6示出表示形成第1传输路径时的开关电路503的等效电路图。第2传输路径被第2FET12切断，且第2FET12可视为电容Coff。因此，位于第2FET12侧的电感器14、电阻16、以及电容Coff构成并联谐振电路。另一方面，由于形成第1传输路径，位于第1FET11侧的电感器14和电阻16中没有电流流过，因此，可无视位于第1FET11侧的电感器14和电阻16的存在。此时，在并联谐振电路的谐振频率下，能够提高第1输入输出端子T1和第3输入输出端子T3之间的隔离度。
相反，图7示出表示形成第2传输路径时的开关电路503的等效电路图。第1传输路径被第1FET11切断，且第1FET11可视为电容Coff。因此，位于第1FET11侧的电感器14、电阻16、以及电容Coff构成并联谐振电路。另一方面，由于形成第2传输路径，位于第2FET12侧的电感器14和电阻16中没有电流流过，因此，可无视位于第2FET12侧的电感器14和电阻16的存在。此时，在并联谐振电路的谐振频率下，能够提高第1输入输出端子T1和第2输入输出端子T2之间的隔离度。
由于在第1传输路径和第2传输路径中均包含有以串联方式电连接在并联谐振电路内部的电阻16，因此，一方面可降低并联谐振电路的Q值，一方面可扩大半值宽度。其结果是，在整个较宽的频带内，能够减小隔离度的偏差，这一点与实施方式1中所说明的相同。
因此，在本实施方式中，也能够实现不易受到谐振频率的影响、且能够抑制隔离特性的变动的开关电路。
(实施方式4)
(结构)
参照图8，对基于本发明的实施方式4的开关电路进行说明。实施方式3中，以N＝2的情况为例进行了说明，但在本实施方式中，如图8所示，对通用结构进行说明。为了便于说明，在图8中以N看似是较大的整数来进行表示，但作为本发明的考虑方法，N可以是2以上的任意整数。本实施方式的基本结构与实施方式2相同，但本实施方式与实施方式2相比存在下述不同点。
本实施方式中，如图8所示，对于1到N中的各整数k，电感器分量和电阻分量以串联方式电连接而得到的电路以与第k FET并联的方式电连接在第k FET的所述第1端与所述第2端之间。换言之，对于从第1FET101到第N FET10N为止的所有的FET，分别并联连接有将电感器分量和电阻分量以串联方式电连接而得到的电路。
另外，从第1FET101到第N FET10N为止的所有FET中，以并联方式与各FET相连接的电路中所包含的电感器分量的电感值和电阻分量的电阻值不一定相等。
(作用·效果)
本实施方式的开关电路504可作为SPNT(Single Pole N Throw：单刀N掷)开关进行动作。尤其是在本实施方式中，由于输入输出端子的个数可较多，因此可适用于例如从多个频带中选择一个，由此来切换传输信号的频带的情况。
本实施方式中，通过仅将从N个FET中选择的一个FET设为导通，而将其他的FET设为截止，可形成从N条传输路径中选择的一条传输路径。此时，其他所有的传输路径的FET因被切断而可视为电容。处于切断状态的FET、与该FET并联连接的电感器、以及电阻分别构成并联谐振电路。因此，能够提高除所形成的一条传输路径以外的隔离度。
因此，在本实施方式中，也能够实现不易受到谐振频率的影响、且能够抑制隔离特性的变动的开关电路。
(实施方式5)
(结构)
在实施方式1所说明的开关电路501(参照图1)中，第1FET11和第2FET12分别由单一的FET构成。然而，基于本发明的开关电路的结构并不限于此。例如如下述说明的那样，第1FET11和第2FET12中的至少一个可以包含多级连接的多个FET元件。多个FET元件分别具有独立栅极端、源极端和漏极端。
“多级连接的多个FET元件”是指由多个FET元件以串联方式电连接得到的构件。在开关电路中，配置由多个FET元件以串联方式电连接而得到的构件，以此来取代单一的FET。并且，各FET元件具有在栅极端接受共同的控制电压的结构。通过使用多级连接的多个FET元件来取代单一的FET，能够提高开关电路的耐电性能。另外，“多级连接的多个FET元件”中所包含的FET元件的个数只要是2个以上即可，并没有特别的限制。
参照图9，对基于本发明的实施方式5的开关电路进行说明。
本实施方式的开关电路505具有与实施方式1中所说明的开关电路501共通的基本结构，但存在下述不同点。开关电路505中，对于1到N中至少任意一个整数m，第m FET在所述第1端和所述第2端之间包含有分别具有独立栅极端、并以串联方式电连接的多个FET元件，从所述第m FET的所述栅极端向所述多个FET元件各自的所述独立栅极端提供公共的偏置电压。在图9所示的示例中，N＝2，且“1到N中至少任意一个整数m”为1。即，第1FET11在第1端1a和第2端1b之间包含有分别具有独立栅极端、并以串联方式电连接的多个FET元件11a、11b，从第1FET11的栅极端1c向多个FET元件11a、11b各自的所述独立栅极端提供公共的偏置电压V1。
(作用·效果)
根据本实施方式，由于第1FET由多级连接的多个FET元件构成，因此，能够提高开关电路的耐电性能。
(实施方式6)
(结构)
参照图10，对基于本发明的实施方式6的开关电路进行说明。
本实施方式的开关电路506具有与实施方式5中所说明的开关电路505共通的基本结构，但存在下述不同点。在图10所示的示例中，N＝2，“1到N中至少任意一个整数m”不是1而是2。即，第1FET11是单一的FET，取而代之，第2FET12在第1端2a和第2端2b之间包含有分别具有独立栅极端、并以串联方式电连接的多个FET元件12a、12b。从第2FET12的栅极端2c向多个FET元件12a、12b各自的所述独立栅极端提供公共的偏置电压V2。
(作用·效果)
根据本实施方式，由于第2FET由多级连接的多个FET元件构成，因此，能够提高开关电路的耐电性能。
(实施方式7)
(结构)
参照图11，对基于本发明的实施方式7的开关电路进行说明。
本实施方式的开关电路507具有与实施方式1中所说明的开关电路501共通的基本结构，但存在下述不同点。在图11所示的示例中，N＝2，且“1到N中至少任意一个整数m”为1和2。即，第1FET11在第1端1a和第2端1b之间包含有分别具有独立栅极端、并以串联方式电连接的多个FET元件11a、11b，从第1FET11的栅极端1c向多个FET元件11a、11b各自的所述独立栅极端提供公共的偏置电压V1。并且，第2FET12在第2端2a和第2端2b之间包含有分别具有独立栅极端、并以串联方式电连接的多个FET元件12a、12b，从第2FET12的栅极端2c向多个FET元件12a、12b各自的所述独立栅极端提供公共的偏置电压V2。
(作用·效果)
根据本实施方式，由于第1FET和第2FET两者均分别由多级连接的多个FET元件构成，因此，能够提高开关电路的耐电性能。
另外，在实施方式5～7中，示出了下述示例，即：电感器分量和电阻分量以串联方式电连接而成的电路以一并跨过多级连接的多个FET元件的所有FET元件的方式与其进行并联方式的电连接，但连接方法并不限于此。电感器分量和电阻分量以串联方式电连接而成的电路也可以以仅跨过多级连接的多个FET元件中的一部分FET元件的方式与其进行并联方式的电连接。电感器分量和电阻分量以串联方式电连接而成的电路还可以以分别对多级连接的多个FET元件中的各FET元件一个个单独跨过的方式与其进行并联方式的电连接。但是，电感器分量和电阻分量以串联方式电连接而成的电路如实施方式5～7所图示的那样，优选为以一并跨过多级连接的多个FET元件的所有FET元件的方式与其进行并联方式的电连接。
(实施方式8)
(结构)
参照图12，对基于本发明的实施方式8的半导体模块进行说明。本实施方式的半导体模块中，在一个半导体基板上形成有至此为止任一实施方式所阐述的开关电路的所有的结构要素。在图12所举例示出的半导体模块601中，在一个半导体基板8上形成有开关电路501所有的结构要素。在设置于半导体基板8的表面的晶体管区域5形成有第1FET11和第2FET12。在半导体基板8表面的其他区域形成有电感器14。在半导体基板8表面的又一其他区域利用焊盘形成有第1输入输出端子T1、第2输入输出端子T2、以及第3输入输出端子T3。
这里，示出N＝2的开关电路501的例子，对于N为3以上的情况也是一样，只要在一个半导体基板上形成所有的结构要素即可。
(作用·效果)
根据本实施方式的半导体模块，由于在一个半导体基板上形成有开关电路的所有的结构要素，因此，能够避免在利用单独的布线连接结构要素彼此时所产生的不需要的寄生分量。
开关电路所包含的所述电感器分量优选为形成在所述半导体基板上的螺旋电感器。图12中示出这种结构的示例。即，电感器14是通过在半导体基板8的表面以漩涡状配置导线(线路)而形成的螺旋电感器。一般而言，螺旋电感器与贴片电感器的螺旋结构相比，具有寄生电容较小的倾向。因此，采用形成在半导体基板上的螺旋电感器来作为上述电感器分量有利于减小寄生分量。此外，通过将第1到第NFET以及与其关联的电感器集成在半导体基板8上，能够使开关电路小型化。
另外，半导体基板8例如为化合物半导体基板。这里所说的化合物半导体基板是指例如砷化镓(GaAs)基板或锗化硅(SiGe)基板。或者，半导体基板8也可以是硅(Si)基板。
另外，为了便于说明，图12是示意性地示出开关电路的结构要素的图。因此，开关电路的结构要素的实际配置并不限于图12所示的配置。
优选采用以下结构，即：所述电感器分量是由形成在所述半导体基板上的螺旋电感器得到的电感器分量，所述电阻分量是由所述螺旋电感器的线路电阻得到的电阻分量。通过采用上述结构，无需在电感器之外再单独配置电阻，从而能够使布局紧凑。其结果是，能够使开关电路小型化。
图13是用于说明图12所示的电感器14的线路尺寸的图。电感器14如已阐述的那样，是螺旋电感器，通过由导电型材料(例如金(Au))构成的线路14a来形成。若关注线路14a中一根的剖面形状，则线路14a具有线路宽度W和线路厚度Th。螺旋电感器的线路宽度W优选为在5μm以下。通过将线路宽度W设为5μm以下，能够实现电感器14的小型化。另一方面，螺旋电感器的线路14a的线路厚度Th优选为在2μm以下。通过采用这种结构，能够在螺旋电感器中得到足以起到作为电阻分量的作用的线路电阻。并且，还能够实现高频带侧的衰减特性优异的带通滤波器。
通过将线路厚度Th设为2μm以下，能够减少作为电感器14的螺旋电感器内因相邻的线路14a彼此相对而产生的寄生电容。这是因为线路厚度Th越小，则能够使相邻线路14a彼此相对的部分的面积越小。因此，通过减小线路厚度Th，能够减少螺旋电感器的线圈中所产生的电容性耦合。
图14示出作为螺旋电感器的电感器14的第1例。在本例中，为了将电感器14的内周侧的端部与例如第1FET的第1端相连接，配置有跳线19。电感器14的外周侧的端部例如与第1FET的第2端相连接，同时与第2输入输出端子T2相连接。根据该结构，能够利用电感器14的电阻分量来实现电阻16。因此，能够使平面布局紧凑，由此能够减小开关电路的尺寸。
图15示出作为螺旋电感器的电感器14的第2例。在本例中，为了得到所希望的电阻值，除了电感器14本身具有的电阻分量，还通过增加以与电感器14电连接的方式形成的电阻16来实现所需的电阻分量。电阻16可以形成在例如半导体基板8的内部，也可以形成在半导体基板8的表面。
(实施方式9)
(高频模块)
参照图16，对基于本发明的实施方式9的高频模块进行说明。高频模块801是作为用于无线通信的前端电路来实现的。如图16举例示出的那样，高频模块801具备与称为数字预失真(Digital Pre-Distortion：以下也称为“DPD”。)的技术相适合的结构。高频模块801具备实施方式1所说明的开关电路501。
具体而言，如图16所示，高频模块801包括开关电路501、低噪声放大器(Low NoiseAmplifier：以下称为“LNA”。)20、开关元件30、以及功率放大器(Power Amplifier：以下称为“PA”。)40。开关电路501的第1输入输出端子T1与天线90相连接。开关电路501的第2输入输出端子T2与LNA20的输入端相连接。开关电路501的第3输入输出端子T3与PA40的输出端相连接。
开关元件30对是否将LNA20的输入端与LNA20的输出端短接进行切换。换言之，开关元件30形成用于使来自第2输入输出端子T2的信号从LNA20旁路的路径。
在开关电路501的基础上，还可以在同一半导体基板上集成LNA20、开关元件30、以及PA40。或者也可以利用多个半导体芯片来实现高频模块801。开关电路501和LNA20可以形成为一体。由此，能够减少开关电路501与LNA20之间的连接部分所产生的寄生分量(电容分量或电阻分量)。因此，能够减小损耗。
开关电路501和PA40可以形成为一体。由此，能够减少开关电路501与PA40之间的连接部分所产生的寄生分量(电容分量或电阻分量)。因此，能够减小损耗。
LNA20的输出端与反向失真推定电路201相连接。PA40的输入端与前置补偿器(predistorter)202相连接。
参照图17，对从图16所示的高频模块801发送信号时的动作进行说明。为了发送信号，如图17所示，开关电路501以形成第1输入输出端子T1和第3输入输出端子T3之间的传输路径的方式进行动作。该传输路径是实施方式1中所提到的第2传输路径。另外，第1输入输出端子T1和第2输入输出端子T2之间的传输路径是第1传输路径。
PA40对输入信号进行放大，并输出该放大后的信号。从PA40输出的信号从开关电路501的第3输入输出端子T3经由第2传输路径传输到开关电路501的第1输入输出端子T1。天线90以电波的方式输出传输至开关电路501的第1输入输出端子T1的信号。
一般来说，要求功率放大器具有较高的功率效率和较高的线性度。另一方面，在功率效率和功率放大器的线性度之间存在一定的权衡关系。因此，在为节省功率而使用线性度较低的功率放大器来放大信号的情况下，由于功率放大器的非线性失真，有可能会导致通信品质的下降，或者对其他的通信系统产生阻碍。
解决这种的问题的高效率化技术之一即为上述的DPD。由于开关电路501的隔离度具有限度，因此，如图17所示，从PA40发送到开关电路501的信号的一部分泄漏到第1传输路径。即，信号的一部分向第2输入输出端子T2一侧泄漏。该泄漏信号被用作用于推定反向失真的反馈信号。
由于开关元件30导通，泄漏至第1传输路径的信号绕过LNA20。并且，由于旁路开关203截止，因此，绕过LNA20的信号被输入到反向失真推定电路201。反向失真推定电路201生成以与所输入的信号中所产生的失真相反的方向产生失真后的信号。前置补偿器202对原来的输入信号与反向失真推定电路201生成的信号进行合成，将合成后的信号输出至PA40。通过使用DPD能够抑制功耗的增加，并且能够得到失真得以减小的发送信号。
为了实现DPD，在开关电路501中，需要使适当大小的信号泄漏至第1传输路径。换言之，开关电路501需要具有适当的隔离特性。例如在开关电路具有图3的曲线A2所示的隔离特性的情况下，在频带(例如5GHz～6GHz)内的隔离偏差较大。因此，若从功率放大器输出的信号的频率发生变化，则泄漏至第1传输路径的信号的大小也有可能发生较大的变化。
与此相对，在本发明的实施方式1的开关电路501中，如图3的曲线A1所示，能够减小整个较宽的频带内的隔离偏差。由此，能够使输入到反向失真推定电路201的泄漏信号的强度在整个该较宽频带内较为稳定。若输入到反向失真推定电路201的信号的强度在整个较宽频带内较为稳定，则有利于反向失真的推定。
本实施方式的高频模块具备实施方式1的开关电路501，因此，若使用该高频模块，能够提供适于DPD的高频电路。
参照图18，对高频模块801的接收动作进行说明。为了接收信号，如图18所示，开关电路501被切换为在第1输入输出端子T1和第2输入输出端子T2之间形成第1传输路径。若天线90接收到信号，则该信号从第1输入输出端子T1经由第1传输路径发送至第2输入输出端子T2。
在天线90接收到的信号强度较小的情况下，如图18所示利用LNA20对接收信号进行放大。此时，开关元件30变为截止。另一方面，在天线90接收到的信号强度较高的情况下，LNA20截止，且开关元件30导通。因此，信号绕过LNA20。另外，在高频模块801接收信号时，旁路开关203导通。由此，由高频模块801接收到的信号绕过反向失真推定电路201，因此不通过反向失真推定电路201。
图19是表示包含图16所示的高频模块801的高频电路901的结构的示意图。如图19所示，高频电路901包括高频模块801、RFIC(Radio Frequency Integrated Circuit：射频集成电路)150、以及基板160。高频模块801与RFIC150安装于基板160。
高频模块801包括开关电路(SW)501、LNA20、开关元件30(图19中省略图示)、以及PA40、RFIC150控制高频模块801。RFIC150也可以包括反向失真推定电路201和前置补偿器202。根据这种结构，能够提供适于DPD的高频电路。
另外，本次所公开的上述实施方式在所有的方面均为例示而并非限制。本发明的范围由专利权利要求的范围来表示，而并非由上述说明来表示，此外，本发明的范围还包括与专利权利要求的范围等同的意思以及范围内的所有变更。
标号说明
1a，2a 第1端、
1b，2b 第2端、
1c，2c 栅极端、
5 晶体管区域
8 半导体基板、
101，102，…，10N-1，10N 第1至第NFET、
11 第1FET、
12 第2FET、
11a，11b，12a，12b FET元件、
14 电感器、
14a 线路、
16 电阻、
19 跳线、
20 低噪声放大器(LNA)、
30 开关元件、
40 功率放大器(PA)、
90 天线、
150RFIC、
160 基板、
201 反向失真推定电路、
202 前置补偿器、
203 旁路开关、
501，502，503，504，505，506，507 开关电路、
601 半导体模块、
801 高频特性模块、
901 高频电路、
A1，A2，A3 曲线、
T1 第1输入输出端子、
T2 第2输入输出端子、
T3 第3输入输出端子、
Th 线路厚度、
W 线路宽度、
V1，V2 控制电压。

Claims (9)

1.一种高频模块，该高频模块包括：
开关电路；
具有与所述开关电路连接的输入端的低噪声放大器；
具有与所述开关电路连接的输出端的功率放大器；以及
开关元件，该开关元件对是否将所述低噪声放大器的所述输入端与所述低噪声放大器的输出端短接进行切换，其特征在于，
所述开关电路包括：
第1至第N+1输入输出端子；以及
分别具有栅极端、源极端和漏极端的第1至第N场效应晶体管，
其中，N为2以上的整数，
在将所述源极端和所述漏极端中的某一个称为第1端，另一个称为第2端时，
所述第1输入输出端子与所述第1至第N场效应晶体管中所有的所述第1端电连接，
对于1到N中各整数i，第i场效应晶体管的所述第2端与第i+1输入输出端子电连接，
对于1到N中至少任意一个整数j，
电感器分量和电阻分量以串联方式电连接而成的电路以与第j场效应晶体管并联的方式电连接在第j场效应晶体管的所述第1端和所述第2端之间，
所述低噪声放大器的所述输入端与所述第j场效应晶体管的所述第2端连接，
所述功率放大器的所述输出端与所述第j+1场效应晶体管的所述第2端连接，
在所述开关元件将所述低噪声放大器的所述输入端与所述低噪声放大器的所述输出端短接的情况下，从所述第j场效应晶体管的所述第2端输出的信号绕过所述低噪声放大器。
2.如权利要求1所述的高频模块，其特征在于，
所述开关电路与所述低噪声放大器及所述功率放大器中的至少一方形成为一体。
3.如权利要求1或2所述的高频模块，其特征在于，
在所述开关电路中，
对于1到N中的各整数k，
电感器分量和电阻分量以串联方式电连接而成的电路以与第k场效应晶体管并联的方式电连接在第k场效应晶体管的所述第1端和所述第2端之间。
4.如权利要求1或2所述的高频模块，其特征在于，
在所述开关电路中，
对于1到N中至少任意一个整数m，
第m场效应晶体管在所述第1端与所述第2端之间包含有多个场效应晶体管元件，该多个场效应晶体管元件分别具有独立栅极端，且以串联方式电连接，
从所述第m场效应晶体管的所述栅极端向所述多个场效应晶体管元件各自的所述独立栅极端提供公共的偏置电压。
5.一种半导体模块，其特征在于，
在一个半导体基板上形成有权利要求1至4的任一项所述的高频模块的所有的结构要素。
6.如权利要求5所述的半导体模块，其特征在于，
所述电感器分量是形成在所述半导体基板上的螺旋电感器。
7.如权利要求5所述的半导体模块，其特征在于，
所述电感器分量是由形成在所述半导体基板上的螺旋电感器得到的电感器分量，所述电阻分量是由所述螺旋电感器的线路电阻得到的电阻分量。
8.如权利要求6或7所述的半导体模块，其特征在于，
所述螺旋电感器的线路宽度在5μm以下。
9.如权利要求6或7的任一项所述的半导体模块，其特征在于，
所述螺旋电感器的线路厚度在2μm以下。
CN201410558842.9A 2013-12-24 2014-10-20 开关电路和半导体模块 Active CN104733809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-265319 2013-12-24
JP2013265319A JP2015122628A (ja) 2013-12-24 2013-12-24 スイッチング回路および半導体モジュール

Publications (2)

Publication Number Publication Date
CN104733809A CN104733809A (zh) 2015-06-24
CN104733809B true CN104733809B (zh) 2019-01-15

Family

ID=53401242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410558842.9A Active CN104733809B (zh) 2013-12-24 2014-10-20 开关电路和半导体模块

Country Status (3)

Country Link
US (1) US10778211B2 (zh)
JP (1) JP2015122628A (zh)
CN (1) CN104733809B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993812B (zh) * 2015-07-21 2017-10-03 中国电子科技集团公司第二十四研究所 具有陷波器结构的高隔离度射频开关
CN105049014B (zh) * 2015-08-07 2017-11-10 康希通信科技（上海）有限公司 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN105049016B (zh) * 2015-08-07 2018-02-13 康希通信科技（上海）有限公司 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN105049015B (zh) * 2015-08-07 2018-01-16 康希通信科技（上海）有限公司 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
DE102016121865B4 (de) * 2016-11-15 2022-02-17 Thomas Meier Elektrische Schaltung zum Übertragen eines analogen Nutzsignals mit einer Kompensationsschaltung zum Kompensieren von Verzerrungen im Nutzsignal
CN107819174A (zh) * 2017-09-19 2018-03-20 四川海湾微波科技有限责任公司 一种lc谐振式单刀五掷微波开关
DE102020109391A1 (de) * 2019-04-04 2020-10-08 Analog Devices International Unlimited Company Hochfrequenzschalter mit steuerbarer resonanzfrequenz
WO2021140809A1 (ja) * 2020-01-10 2021-07-15 株式会社村田製作所 高周波モジュール及び通信装置
CN112653439B (zh) * 2020-12-16 2022-11-04 电子科技大学 一种多频带的单刀双掷开关
CN114079480A (zh) * 2021-11-04 2022-02-22 天津大学 一种低插入损耗高线性度的单刀双掷开关

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1653692A (zh) * 2002-05-17 2005-08-10 日本电气株式会社 高频开关电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682282B2 (ja) 1991-08-21 1997-11-26 株式会社村田製作所 積層チップｌｃフィルタ
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JPH0923101A (ja) * 1995-07-05 1997-01-21 Toshiba Corp 高周波スイッチ装置
JP3630797B2 (ja) * 1995-10-09 2005-03-23 三洋電機株式会社 半導体装置
WO1998029881A1 (en) * 1996-12-30 1998-07-09 Koninklijke Philips Electronics N.V. Device comprising an integrated coil
JPH10200302A (ja) 1997-01-14 1998-07-31 Mitsubishi Electric Corp 可変移相器
JP2002208848A (ja) * 2001-01-10 2002-07-26 Toshiba Microelectronics Corp 半導体スイッチ回路
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP4075459B2 (ja) * 2002-05-21 2008-04-16 株式会社村田製作所 高周波スイッチ回路
KR20040072404A (ko) * 2003-02-12 2004-08-18 엘지전자 주식회사 다중 비트 위상 천이기 및 그 제조 방법
JP3892865B2 (ja) * 2003-09-19 2007-03-14 株式会社東芝 半導体装置、通信装置および半導体装置の検査方法
US7468543B2 (en) 2003-09-19 2008-12-23 Kabushiki Kaisha Toshiba Semiconductor device, communication device, and semiconductor device inspecting method
US7152804B1 (en) * 2004-03-15 2006-12-26 Kovlo, Inc. MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
JP2008118233A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 移相器
JPWO2010098255A1 (ja) * 2009-02-24 2012-08-30 日本電気株式会社 高周波スイッチ回路
US9143184B2 (en) * 2010-10-19 2015-09-22 Rfaxis, Inc. Radio frequency multi-port switches
KR101250720B1 (ko) * 2010-12-21 2013-04-03 삼성전기주식회사 안테나 스위치 회로 및 그 스위칭 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1653692A (zh) * 2002-05-17 2005-08-10 日本电气株式会社 高频开关电路

Also Published As

Publication number Publication date
JP2015122628A (ja) 2015-07-02
CN104733809A (zh) 2015-06-24
US10778211B2 (en) 2020-09-15
US20150180466A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
CN104733809B (zh) 开关电路和半导体模块
US10840233B2 (en) Radio-frequency switch having stack of non-uniform elements
CN110311630A (zh) 用于旁路低噪声放大器的系统和方法
CN105049012B (zh) 用于射频集成电路的系统和方法
CN108476028B (zh) 集成的开关滤波器网络
CN101414852B (zh) 用于电力线载波通信的输出耦合及滤波电路
KR101428003B1 (ko) 트랜스포머 기반 ｒｆ 스위치 및 그 스위칭 방법
KR101613793B1 (ko) 스피커 코일을 통해 무선 주파수 신호를 전송하기 위한 시스템 및 방법
US8823458B2 (en) Circuit and power amplifier
CN105049015A (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
US10505533B2 (en) Systems and methods to switch radio frequency signals for greater isolation
US10715085B2 (en) Reconfigurable low-noise amplifier (LNA)
CN108063627A (zh) 射频收发开关
CN105049016B (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN109787570A (zh) 一种输出匹配电路和由其构成的功率放大器
CN109194291A (zh) 一种高增益高线性带旁路功能的单片式低噪声放大器
CN205017288U (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN104660183A (zh) 放大器电路
US10756727B2 (en) Switching circuit and high-frequency module
US20180343001A1 (en) Signal switching systems and modules and devices using same
US20160134281A1 (en) Switch isolation network
Pourakbar et al. An LC-based tunable low-isolation device for adaptive duplexers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant